KR100266419B1 - Contour correction method and contour correction circuit suitable for performing the same - Google Patents

Contour correction method and contour correction circuit suitable for performing the same Download PDF

Info

Publication number
KR100266419B1
KR100266419B1 KR1019970044650A KR19970044650A KR100266419B1 KR 100266419 B1 KR100266419 B1 KR 100266419B1 KR 1019970044650 A KR1019970044650 A KR 1019970044650A KR 19970044650 A KR19970044650 A KR 19970044650A KR 100266419 B1 KR100266419 B1 KR 100266419B1
Authority
KR
South Korea
Prior art keywords
signal
luminance
noise
generate
generating
Prior art date
Application number
KR1019970044650A
Other languages
Korean (ko)
Other versions
KR19990021143A (en
Inventor
조현덕
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970044650A priority Critical patent/KR100266419B1/en
Publication of KR19990021143A publication Critical patent/KR19990021143A/en
Application granted granted Critical
Publication of KR100266419B1 publication Critical patent/KR100266419B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/142Edging; Contouring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/21Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

PURPOSE: An image outline enhancing method and a circuit thereof are provided to enhance a vertical edge by a different processing course according to noise condition. CONSTITUTION: A signal detaching part(200) detaches a luminance signal from video signals so as to generate a first, a second, and a third luminance signal. A noise detecting part(300) detects a noise from the detached third luminance signal and generates first control signal. An amplifier(400) amplifies the detached second luminance signal so as to generate a second control signal based on the first control signal. An outputting part(500) adds the second control signal and the first luminance signal so as to generate a signal which enhances a vertical edge. The noise detecting part(300) includes a noise detector(310) for generating a noise detecting signal and a first switch(320) for generating a first control signal.

Description

윤곽 보정 방법 및 이를 수행하는데 적합한 윤곽 보정 회로Contour correction method and contour correction circuit suitable for performing the same

본 발명은 윤곽 보정 방법 및 이를 수행하는데 적합한 윤곽 보정 회로에 관한 것이다. 특히 본 발명은 수직 에지를 보정하기 위한 것으로서 노이즈의 상태에 따라 수직 에지를 보정하여 윤곽을 보정하는 방법 및 이를 수행하는데 적합한 윤곽보정 회로에 관한 것이다.The present invention relates to a contour correction method and a contour correction circuit suitable for performing the same. In particular, the present invention relates to a method for correcting the contour by correcting the vertical edge in accordance with the state of the noise for correcting the vertical edge, and a contour correction circuit suitable for performing the same.

제1도는 종래의 휘도 신호의 고역 부분을 강조하기 위한 윤곽 보정 회로를 나타낸 도면이다.1 is a diagram showing a contour correction circuit for emphasizing the high range portion of a conventional luminance signal.

종래의 윤곽 보정 회로는 제1도에 도시된 바와 같이, 제1 지연기(121), 제1 합산기(131), 그리고 2차 미분 회로(100)로 구성된다. 상기 2차 미분 회로(100)는 휘도 신호 입력 단자(101)로부터 입력되는 휘도 신호를 2차 미분하여 윤곽 보정용 신호(142)를 발생한다. 상기 2차 미분 회로(100)는 제2 지연기(122), 제3 지연기 (123), 제2 합산기(132), 감산기(141), 그리고 1/2 증폭기(151)로 구성된다.The conventional contour correction circuit is composed of a first retarder 121, a first summer 131, and a second derivative circuit 100, as shown in FIG. The second differential circuit 100 performs second derivative of the luminance signal input from the luminance signal input terminal 101 to generate the contour correction signal 142. The second derivative circuit 100 includes a second delayer 122, a third delayer 123, a second adder 132, a subtractor 141, and a half amplifier 151.

상기 제1 및 제2 지연기(121 및 122)는 입력 단자(101)를 통해 입력되는 휘도 신호를 각각 일정 시간 T 동안 지연시킨다. 상기 제2 지연기(122)는 T시간 지연시킨 휘도 신호를 상기 제1 합산기(131) 및 감산기(141)로 각각 출력한다.The first and second delayers 121 and 122 delay the luminance signal input through the input terminal 101 for a predetermined time T, respectively. The second delayer 122 outputs the luminance signal delayed by T time to the first summer 131 and the subtractor 141, respectively.

상기 제3 지연기(123)는 상기 제2 지연기(122)에 의해 T 시간 동안 지연된 휘도 신호를 T 시간만큼 더 지연시켜 2T 시간 지연된 휘도 신호를 제2 합산기(132)로 출력한다.The third delayer 123 further delays the luminance signal delayed for the T time by the second delayer 122 by T time, and outputs the 2T time delayed luminance signal to the second summer 132.

상기 제2 합산기(132)는 입력 단자(101)를 통해 입력되는 현재의 휘도 신호에 상기 제3 지연기(123)에 의해 2T 시간 지연된 휘도 신호를 합산하여 1/2 증폭기(151)로 출력한다. 상기 1/2 증폭기(151)는 상기 제2 합산기(132)로부터 입력되는 합산된 휘도 신호를 1/2 증폭하여 상기 감산기(141)로 출력한다. 상기 감산기(141)는 상기 제2 지연기(122)로 부터의 상기 T 시간 지연된 휘도 신호에서 상기 1/2 증폭기(151)로부터의 1/2 증폭 신호를 감산하여 윤곽 보정용 신호(142)를 발생하고, 상기 발생된 윤곽 보정 신호(142)를 상기 제1 합산기(131)에 제공한다. 상기 제1 합산기(131)는 상기 제1 지연기(121)로부터의 T 시간 지연된 휘도 신호에 상기 감산기(141)로부터의 상기 발생된 윤곽 보정용 신호(142)를 합산하여 윤곽 보정된 휘도 신호를 발생하여 출력 단자(103)를 통해 매트릭스(도시 안됨)로 출력한다.The second summer 132 sums the luminance signal delayed by the third delayer 123 by the third delayer 123 to the current luminance signal input through the input terminal 101 and outputs the luminance signal to the 1/2 amplifier 151. do. The 1/2 amplifier 151 amplifies the summed luminance signal input from the second summer 132 a half and outputs the amplified signal to the subtractor 141. The subtractor 141 subtracts the 1/2 amplified signal from the 1/2 amplifier 151 from the T time delayed luminance signal from the second delayer 122 to generate a contour correction signal 142. In addition, the generated contour correction signal 142 is provided to the first summer 131. The first summer 131 sums the generated contour correction signal 142 from the subtractor 141 to the luminance signal delayed by the T time from the first delayer 121 to obtain the contour corrected luminance signal. Is generated and output to the matrix (not shown) through the output terminal 103.

따라서, 상기한 종래의 윤곽 보정 회로에 있어서는 단순히 휘도 신호의 수직 방향 고역 부분을 강조하도록 되어 있으므로 휘도 신호의 레벨이 높은 경우에는 노이즈의 레벨도 크게 되어 상기 노이즈 레벨도 역시 강조되는 문제가 있다.Therefore, in the conventional contour correction circuit described above, the vertical high frequency portion of the luminance signal is simply emphasized, so that when the level of the luminance signal is high, the level of noise is increased, and the noise level is also emphasized.

본 발명은 상술한 종래의 문제점을 해결하기 위하여 안출한 것으로, 본 발명의 제1 목적은 노이즈의 상태에 따라 처리해 주는 경로를 틀리게 하여 수직 에지를 보정하는 윤곽 보정 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and a first object of the present invention is to provide a contour correction method for correcting vertical edges by incorrectly processing a path according to a noise state.

본 발명의 제2 목적은 상기한 방법을 수행하는데 특히 적합한 윤곽 보정 회로를 제공하는데 있다.It is a second object of the present invention to provide a contour correction circuit which is particularly suitable for performing the above method.

제1도는 종래의 윤곽 보정 회로를 도시하는 블럭도이다.1 is a block diagram showing a conventional contour correction circuit.

제2도는 본 발명의 일 실시예에 따른 윤곽 보정 회로 회로를 나타낸 블록도이다.2 is a block diagram showing a contour correction circuit circuit according to an embodiment of the present invention.

제3도는 제2도에 나타낸 윤곽 보정 회로의 동작의 원리를 설명하기 위한 흐름도이다.3 is a flowchart for explaining the principle of the operation of the contour correction circuit shown in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

210, 220 : 1H 지연기 230, 510 : 합산기210, 220: 1H delayer 230, 510: summer

240 : 1/2 증폭기 250 : 감산기240: 1/2 amplifier 250: Subtractor

310 : 노이즈 감지기 410 : 신호 변환기310: noise detector 410: signal converter

420 : α증폭기 430 : β증폭기420: α amplifier 430: β amplifier

320, 440 : 스위치320, 440: switch

상기한 본 발명의 제1 목적을 실현하기 위하여, 본 발명은 (a) 입력되는 신호를 분리하여 제1 신호, 제2 신호 및 제3 신호를 발생하는 단계; (b) 상기 분리된 제3 신호로부터 노이즈를 감지하여 제1 제어 신호를 발생하는 단계, (c) 상기 분리된 제2 신호를 증폭하여 상기 제1 제어 신호를 근거로 제2 제어 신호를 발생하는 단계, 그리고 (d) 상기 제2 제어 신호와 상기 제1 신호를 합산하여 수직 에지가 보정된 신호를 발생하는 단계로 이루어진 윤곽 보정 방법을 제공한다.In order to realize the first object of the present invention, the present invention comprises the steps of (a) generating a first signal, a second signal and a third signal by separating the input signal; (b) detecting a noise from the separated third signal to generate a first control signal, and (c) amplifying the separated second signal to generate a second control signal based on the first control signal And (d) summing the second control signal and the first signal to generate a signal whose vertical edge is corrected.

본 발명의 제2 목적을 실현하기 위하여, 본 발명은 입력 단자를 통하여 입력되는 신호를 분리하여 제1 신호, 제2 신호 및 제3 신호를 발생하기 위한 신호 분리부, 상기 분리된 제3 신호로부터 노이즈를 감지하여 제1 제어 신호를 발생하기 위한 노이즈 감지부, 상기 분리된 제2 신호를 증폭하여 상기 제1 제어 신호를 근거로 제2 제어 신호를 발생하기 위한 증폭부, 그리고 상기 증폭부로부터 출력된 제2 제어 신호와 상기 신호 분리부로부터 출력된 제1 신호를 합산하여 수직 에지가 보정된 신호를 발생하기 위한 출력부로 이루어진 윤곽 보정 회로를 제공한다.In order to realize the second object of the present invention, the present invention provides a signal separation unit for generating a first signal, a second signal, and a third signal by separating a signal input through an input terminal, from the separated third signal. A noise detector for detecting noise and generating a first control signal, an amplifier for amplifying the separated second signal to generate a second control signal based on the first control signal, and an output from the amplifier And an output unit for generating a signal having a vertical edge corrected by summing the second control signal and the first signal output from the signal separation unit.

상기 구성에 의하면, 수직 해상도를 높이기 위해 수직 방향 고역 부분의 신호를 강조해야 하는데 노이즈가 크게 되면 이 부분 역시 강조하게 되므로 노이즈가 클 때 노이즈 레벨이라고 생각되는 부분을 없애 주고, 신호라고 감지되는 부분을 크게 해주고 또한 노이즈가 없을 때, 또는 적을 때 그냥 고역 부분을 강조해 주는 방법으로 노이즈 양에 따라서 신호를 처리하는 경로를 다르게 해주므로써 화질을 개선한다.According to the above configuration, in order to increase the vertical resolution, the signal in the vertical high range should be emphasized, but if the noise becomes large, this portion is also emphasized, so that the noise level is eliminated when the noise is large, and the portion detected as a signal is removed. It also improves image quality by varying the path of signal processing according to the amount of noise, by increasing the high range when there is no noise or when there is little noise.

이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail the present invention through an embodiment of the present invention.

제2도는 본 발명의 일 실시예에 따른 수직 에지를 보정할 수 있는 윤곽 보정회로를 나타낸 도면이다.2 is a diagram illustrating a contour correction circuit capable of correcting a vertical edge according to an embodiment of the present invention.

제2도를 참조하면, 상기 수직 에지를 보정할 수 있는 윤곽 보정 회로는 신호 분리부(200), 노이즈 감지부(300), 증폭부(400) 및 출력부(500)로 구성된다.Referring to FIG. 2, the contour correction circuit capable of correcting the vertical edge includes a signal separation unit 200, a noise detector 300, an amplifier 400, and an output unit 500.

상기 신호 분리부(200)는 제1 1H 지연기(210), 제2 1H 지연기(220), 합산기 (230), 1/2증폭기(240) 및 감산기(250)로 구성된다.The signal splitter 200 includes a first 1H delayer 210, a second 1H delayer 220, a summer 230, a half amplifier 240, and a subtractor 250.

상기 제1 1H 지연기(210)는 입력 단자(109)로부터 신호를 공급받아 1H 라인동안 지연시킨 후 제2 1H 지연기(220), 상기 노이즈 감지부(300) 및 상기 출력부 (500)로 각각 출력한다.The first 1H delayer 210 receives a signal from the input terminal 109 and delays the signal during the 1H line, and then the second 1H delayer 220, the noise detector 300, and the output unit 500. Print each.

상기 제2 1H 지연기(220)는 상기 제1 1H 지연기(210)로부터 1H 라인 동안 지연된 제1 1H 지연 신호(211)를 재차 1H 라인 동안 지연시켜 발생한 제2 1H 지연 신호(221)를 합산기(230)에 출력한다.The second 1H delayer 220 adds the second 1H delay signal 221 generated by delaying the first 1H delay signal 211 delayed for the 1H line from the first 1H delayer 210 for the 1H line again. Output to the machine 230.

상기 합산기(230)는 상기 입력 단자를 통해 입력된 신호와 상기 제2 1H 지연신호(221)를 공급받아 합산 연산을 행하여 발생한 합산 신호(231)를 상기 1/2 증폭기(240)에 출력한다.The summer 230 receives a signal input through the input terminal and the second 1H delay signal 221 and outputs a sum signal 231 generated by performing a sum operation to the 1/2 amplifier 240. .

상기 1/2 증폭기(240)는 상기 합산기(230)로부터 공급된 합산 신호(231)를 1/2의 증폭율로 증폭 연산을 행하여 발생한 1/2 증폭 신호(241)를 상기 감산기 (250)에 출력한다.The half amplifier 240 subtracts the half amplified signal 241 generated by amplifying the sum signal 231 supplied from the summer 230 at a half amplification rate. Output to

상기 감산기(250)는 상기 1/2 증폭기(240)로부터 1/2 증폭 신호(241)와 상기 제1 1H 지연기(210)로부터 제1 1H 지연 신호(211)를 공급받아 감산 연산을 행하여 발생한 제2 신호(251)를 상기 증폭부(400)에 출력한다.The subtractor 250 receives the 1/2 amplified signal 241 from the 1/2 amplifier 240 and the first 1H delay signal 211 from the first 1H delay 210 to perform a subtraction operation. The second signal 251 is output to the amplifier 400.

상기 노이즈 감지부(300)는 노이즈 감지기(310) 및 제1 스위치(320)로 구성된다.The noise detector 300 includes a noise detector 310 and a first switch 320.

상기 노이즈 감지기(310)는 상기 신호 분리부(200)로부터 출력된 제1 1H 지연 신호(211)인 제3 신호를 공급받아 노이즈의 레벨을 감지하여 노이즈 감지 신호(311)를 제1 스위치(320)에 출력한다.The noise detector 310 receives a third signal, which is the first 1H delay signal 211 output from the signal separation unit 200, detects a level of noise, and converts the noise detection signal 311 into a first switch 320. )

상기 제1 스위치(320)는 제1 단자(325) 및 제2 단자(326)로 구성되어 상기 노이즈 감지기(310)로부터 노이즈 감지 신호(311)를 공급받아 제1 단자(325)에 제공하고, 메뉴얼 신호를 제2 단자(326)에 제공한다. 동작시 만일 메뉴얼 신호가 있다면 제2 단자를 선택하고, 매뉴얼 신호가 없다면 자동적으로 제1 단자를 선택하여 제1 제어 신호(321)를 상기 증폭부(400)에 출력한다.The first switch 320 is composed of a first terminal 325 and a second terminal 326 to receive a noise detection signal 311 from the noise detector 310 to provide to the first terminal 325, A manual signal is provided to the second terminal 326. In operation, if there is a manual signal, the second terminal is selected, and if there is no manual signal, the first terminal is automatically selected to output the first control signal 321 to the amplifier 400.

상기 증폭부(400)는 신호 변환기(410), α증폭기(420), β증폭기(430) 및 제2 스위치(440)로 구성된다.The amplifier 400 includes a signal converter 410, an α amplifier 420, a β amplifier 430, and a second switch 440.

상기 신호 변환기(410)는 상기 감산기(250)로부터 제2 신호(251)를 공급받아 노이즈의 레벨이 소정의 값보다 많으면 소정의 ±a 레벨 이하는 0으로 처리하여 변환하고, 노이즈의 레벨이 소정의 값보다 많으면 소정의 ±a 레벨 이상은 1로 처리하여 변환하여 변환 신호(411)를 상기 α증폭기(420)에 출력한다.The signal converter 410 receives the second signal 251 from the subtractor 250, and if the noise level is higher than a predetermined value, the signal converter 410 processes and converts 0 or less of the predetermined ± a level to 0, and the noise level is predetermined. If the value is greater than, the predetermined + a level or more is processed to 1 and converted to output the converted signal 411 to the α amplifier 420.

상기 α 증폭기(420)는 상기 신호 변환기(410)로부터 공급된 변환 신호(411)를 α의 증폭율로 증폭 연산을 행하여 발생한 α증폭 신호(421)를 제2 스위치(440)에 출력한다.The α amplifier 420 outputs the α amplified signal 421 generated by amplifying the converted signal 411 supplied from the signal converter 410 at an amplification rate of α to the second switch 440.

상기 β증폭기(430)는 상기 감산기(250)로부터 제2 신호(251)를 공급받아 β의 증폭율로 증폭 연산을 행하여 발생한 β증폭 신호(431)를 제2 스위치(440)에 출력한다.The β amplifier 430 receives the second signal 251 from the subtractor 250 and performs an amplification operation at the amplification rate of β to output the β amplification signal 431 generated by the second switch 440.

상기 제2 스위치(440)는 제1 단자(445) 및 제2 단자(446)로 구성되어 상기 노이즈 감지부(300)로부터 출력된 제1 제어 신호(321)를 근거로 노이즈 레벨이 작다면 제2 단자(446)를 접속시켜 β증폭 신호(431)를 제2 제어 신호(441)로 출력하고, 노이즈 레벨이 크다면 제1 단자(445)를 접속시켜 α증폭 신호(421)를 제2 제어신호(441)로 출력하여 상기 출력부(500)에 제공한다.The second switch 440 is composed of a first terminal 445 and a second terminal 446, if the noise level is small based on the first control signal 321 output from the noise detector 300, Connect the two terminals 446 to output the β amplified signal 431 as the second control signal 441. If the noise level is large, the first terminal 445 is connected to the second amplified signal 421 for the second control. The signal 441 is output to the output unit 500.

상기 출력부(500)는 제2 합산기(510)로 구성되어 상기 신호 분리부(200)의 제1 1H 지연기(210)로부터 출력된 제1 신호(211)와 상기 증폭부(400)의 제2 스위치(440)로부터 출력된 제2 제어 신호(441)를 합산하여 수직 에지가 보정된 신호(511)를 출력한다.The output unit 500 is composed of a second summer 510 to output the first signal 211 and the amplification unit 400 output from the first 1H delay unit 210 of the signal separation unit 200. The second control signal 441 output from the second switch 440 is summed to output a signal 511 having a vertical edge corrected.

상기와 같이 구성된 수직 에지를 보정하는 윤곽 보정 회로의 동작을 첨부 도면을 참조하여 보다 상세하게 설명한다.The operation of the contour correction circuit for correcting the vertical edge configured as described above will be described in more detail with reference to the accompanying drawings.

제3도는 제2도에 나타낸 수직 에지를 보정하는 윤곽 보정 회로의 동작 원리를 설명하기 위한 흐름도이다.3 is a flowchart for explaining the principle of operation of the contour correction circuit for correcting the vertical edge shown in FIG.

상기 입력 단자(109)를 통하여 상기 휘도 신호(Y)는 상기 신호 분리부(200)의 상기 제1 1H 지연기(210) 및 제1 합산기(230)에 입력된다. 상기 입력 단자(109)로부터 입력된 상기 휘도 신호(Y)를 입력받은 상기 제1 1H 지연기(210)는 휘도 신호(Y)를 1H 라인 동안 지연시킨 제1 1H 지연 신호(211)를 발생하여 상기 제1 1H 지연기(220), 상기 노이즈 감지부(300) 및 상기 출력부(500)에 각각 제공한다(단계 S1).The luminance signal Y is input to the first 1H retarder 210 and the first summer 230 of the signal separator 200 through the input terminal 109. The first 1H delayer 210 receiving the luminance signal Y input from the input terminal 109 generates a first 1H delay signal 211 which delays the luminance signal Y for 1H line. The first 1H retarder 220, the noise detector 300, and the output unit 500 are respectively provided (step S1).

상기 제2 1H 지연기(220)에 제공된 제1 1H 지연 신호(211)는 재차 1H 라인 동안 지연되어 제2의 1H 지연 신호(221)를 발생하여 상기 제1 합산기(230)에 제공한다(단계 S2).The first 1H delay signal 211 provided to the second 1H delayer 220 is again delayed during the 1H line to generate a second 1H delay signal 221 to provide to the first summer 230 ( Step S2).

상기 제1 합산기(230)에 제공된 제2 1H 라인 지연 신호(221)는 상기 입력 단자(109)를 통하여 제공된 휘도 신호(Y)와의 합산 연산으로 합산 신호(231)를 발생하고, 상기 합산 신호(231)는 1/2 증폭기(240)에 제공되어 1/2 증폭 연산이 행해진 후 발생된 1/2 증폭 신호(241)를 상기 감산기(250)에 제공한다(단계 S3).The second 1H line delay signal 221 provided to the first summer 230 generates a sum signal 231 through a sum operation with the luminance signal Y provided through the input terminal 109, and the sum signal. 231 is provided to the half amplifier 240 to provide the subtractor 250 with the half amplified signal 241 generated after the half amplification operation is performed (step S3).

상기 1/2 증폭 신호(241)는 감산기(250)에 제공되어 상기 제1 1H 지연기 (210)로부터 제공된 제1의 1H 지연 신호(211)와의 감산 연산을 행하여 발생된 제2 신호(251)를 증폭부(400)의 신호 변환기(410) 및 β 증폭기(430)에 각각 제공한다(단계 S4).The 1/2 amplified signal 241 is provided to the subtractor 250 to perform a subtraction operation with the first 1H delay signal 211 provided from the first 1H delay unit 210 to generate a second signal 251. Are supplied to the signal converter 410 and the β amplifier 430 of the amplifier 400 (step S4).

상기 제1 1H 지연기(210)로부터 발생된 제1의 1H 라인 지연 신호(211)는 노이즈 감지기(310)에 제공되어 노이즈가 감지된 노이즈 감지 신호(311)를 제1 스위치(320)의 제1 단자(325)에 제공한다(단계 S5).The first 1H line delay signal 211 generated from the first 1H delay unit 210 is provided to the noise detector 310 to output the noise detection signal 311 in which the noise is detected. One terminal 325 is provided (step S5).

제1 단자(325)에는 상기 노이즈 감지기(310)로부터 출력된 노이즈 감지 신호(311)가 제공되고 제2 단자(326)에는 외부(도시하지 않음)로부터 조정 가능한 매뉴얼 감지 신호가 제공되어 스위칭 연산을 행하여 제1 제어 신호(321)를 상기 증폭부(400)의 제2 스위치(440)에 제공한다(단계 S6).The first terminal 325 is provided with a noise detection signal 311 output from the noise detector 310 and the second terminal 326 is provided with an adjustable manual detection signal from the outside (not shown) to perform a switching operation. The first control signal 321 is then provided to the second switch 440 of the amplifier 400 (step S6).

상기 감산기 (250)로부터 제공된 제2 신호(251)는 상기 신호 변환기(410) 및 β 증폭기(430)에 각각 제공되어 신호 변환기(410)에 제공된 제2 신호(251)는 노이즈가 많을 때 ±a 레벨 이하는 0으로, 그리고 ±a 레벨 이상은 1로 처리되어 α증폭기(420)에 제공되어 발생된 α 증폭 신호(241)를 제1 단자(445)에 제공한다. 또한 노이즈가 없을 때 또는 적을 때에는 상기 감산기(250)로부터 제공된 제2 신호 (251)는 그냥 β증폭기(430)에 제공되어 β증폭 신호(431)를 발생하고 이를 제2 단자(446)에 제공한다(단계 S7).The second signal 251 provided from the subtractor 250 is provided to the signal converter 410 and the β amplifier 430, respectively, so that the second signal 251 provided to the signal converter 410 is ± a when there is a lot of noise. Level below is treated as 0 and level above + a is treated as 1 to be provided to the α amplifier 420 to provide the generated α amplified signal 241 to the first terminal 445. In addition, when there is no noise or less, the second signal 251 provided from the subtractor 250 is simply provided to the β amplifier 430 to generate the β amplification signal 431 and to provide it to the second terminal 446. (Step S7).

상기 노이즈 감지부(300)의 제1 스위치(320)로부터 출력된 제1 제어 신호 (321)를 근거로 노이즈가 많다면 제1 단자(445)를 선택하여 α증폭 신호(421)를, 그리고 노이즈가 없거나 작다면 제2 단자(446)를 선택하여 β증폭 신호(431)를 제2 제어신호(441)로써 제2 합산기(510)에 출력한다. 상기 제2 제어 신호(441)로써 발생된 α증폭 신호(421) 또는 β증폭 신호(431)는 제2 합산기(510)에 제공되어 상기 제1의 1H 지연 신호(211)와의 합산 연산을 행한 후 수직 에지 보정된 휘도 신호(511)를 발생한다(단계 S8).If there is a lot of noise based on the first control signal 321 output from the first switch 320 of the noise detector 300, the first terminal 445 is selected to generate an α amplified signal 421. If not or small, the second terminal 446 is selected and the β amplified signal 431 is output to the second summer 510 as the second control signal 441. The α amplifying signal 421 or the β amplifying signal 431 generated as the second control signal 441 is provided to the second summer 510 to perform a sum operation with the first 1H delay signal 211. Then, the vertical edge corrected luminance signal 511 is generated (step S8).

따라서, 상기 구성에 의하면, 수직 해상도를 높이기 위해서 입력된 휘도 신호의 수직 방향 고역 부분의 강조시 함께 강조된 노이즈에 대한 처리 경로를 다르게 해줌으로써 휘도 신호의 수직 에지를 강조하여 화질의 개선 효과를 높일 수 있다.Therefore, according to the above configuration, by enhancing the vertical edge of the luminance signal by increasing the processing path for the noise, which is emphasized when the vertical high frequency portion of the input luminance signal is emphasized in order to increase the vertical resolution, the improvement of the image quality can be enhanced. have.

상술한 바와 같이 본 발명은, 수직 해상도를 높이기 위해 수직 방향 고역 부분의 신호를 강조해야 하는데 노이즈가 크게 되면 이 부분 역시 강조하게 된다. 그래서 노이즈가 많을 때, 즉 노이즈 레벨이 클 때라고 생각되는 부분의 신호를 일정레벨 이하는 0으로 처리하고, 또한 일정 레벨 이상은 1로 처리하는 방식으로 큰 노이즈 레벨을 없애 주고 신호라고 감지되는 부분을 크게 해준다. 또한 노이즈가 없을 때 또는 적을 때 그냥 고역 부분을 강조해 준다. 그 결과 휘도 신호의 수직 에지를 노이즈의 양에 따라 보정하므로써 수직 해상도를 높여 화질을 개선할 수 있다.As described above, in order to increase the vertical resolution, the present invention should emphasize the signal in the vertical high-frequency part, but if the noise becomes large, this part is also emphasized. Therefore, when there is a lot of noise, that is, when the noise level is high, the signal of a part below a certain level is treated as 0 and the level above a certain level is treated as 1 to eliminate a large noise level. Make it louder. It also emphasizes the high end when there is no noise or when it is low. As a result, the vertical edge of the luminance signal can be corrected according to the amount of noise, thereby improving the vertical resolution and improving image quality.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the present invention described in the claims below. I can understand that you can.

Claims (9)

(a) 입력되는 영상신호의 휘도신호를 분리하여 제1 휘도신호, 제2 휘도신호 그리고 제3 휘도신호를 발생하는 단계, (b) 상기 분리된 제3 휘도신호로부터 노이즈를 감지하여 제1 제어신호를 발생하는 단계, (c) 상기 분리된 제2 휘도신호를 증폭하여 상기 제1 제어신호를 근거로 제2 제어신호를 발생하는 단계, 그리고 (d) 상기 제2 제어신호와 상기 제1 휘도신호를 합산하여 수직 에지가 보정된 신호를 발생하는 단계로 이루어지는 것을 특징으로 하는 수직 에지를 보정할 수 있는 윤곽 보정 방법.(a) separating the luminance signal of the input video signal to generate a first luminance signal, a second luminance signal and a third luminance signal, and (b) detecting the noise from the separated third luminance signal and controlling the first Generating a signal, (c) amplifying the separated second luminance signal to generate a second control signal based on the first control signal, and (d) the second control signal and the first luminance And summing the signals to generate the corrected vertical edges. 제1항에 있어서, 상기 단계(a)는, (a-1) 입력단자를 통해 입력된 휘도신호를 1H 라인 동안 지연시켜 사용되는 제1 1H 지연 신호를 발생하는 단계, (a-2) 상기 제1 1H 지연 신호를 재차 1H 라인 동안 지연시켜 제2 1H 지연 신호를 발생하는 단계, (a-3) 상기 입력 단자를 통해 입력된 휘도신호와 상기 제2 1H 지연 신호를 합산하여 합산 신호를 발생하는 단계, (a-4) 상기 합산 신호를 1/2만큼 증폭하여 1/2 증폭 신호를 발생하는 단계, 그리고 (a-5) 상기 1/2 증폭 신호와 상기 제1 1H 지연 신호를 감산 연산하여 상기 제2 휘도신호를 발생하는 단계로 이루어지는 것을 특징으로 하는 수직 에지를 보정할 수 있는 윤곽 보정 방법.The method of claim 1, wherein the step (a) comprises: (a-1) generating a first 1H delay signal used by delaying a luminance signal input through an input terminal for a 1H line, (a-2) Delaying the first 1H delay signal again for 1H line to generate a second 1H delay signal, (a-3) adding up the luminance signal input through the input terminal and the second 1H delay signal to generate a sum signal; (A-4) amplifying the sum signal by 1/2 to generate a half amplified signal, and (a-5) subtracting the half amplified signal and the first 1H delay signal. And generating the second luminance signal to correct vertical edges. 제1항에 있어서, 상기 단계(b)는, (b-1) 상기 제3 휘도신호로부터 노이즈를 감지하여 노이즈 감지 신호를 발생하는 단계, 그리고 (b-2) 상기 노이즈 감지 신호와 메뉴얼 신호를 선택적으로 스위칭하여 제1 제어신호를 발생하는 단계로 이루어지는 것을 특징으로 하는 수직 에지를 보정할 수 있는 윤곽 보정 방법.The method of claim 1, wherein the step (b) comprises: (b-1) generating a noise detection signal by detecting noise from the third luminance signal, and (b-2) applying the noise detection signal and a manual signal. And selectively switching to generate a first control signal. 제1항에 있어서, 상기 단계(c)는, (c-1) 상기 제2 휘도신호로부터 노이즈가 적을 때, 고역 부분을 강조하여 β증폭 신호를 발생하는 단계, (c-2) 상기 제2 휘도신호로부터 노이즈가 많을 때, 소정의 ±a 레벨 이하는 0으로 하고, 소정의 ±a 레벨 이상은 1로 처리하여 변환 신호를 발생하는 단계, (c-3) 상기 변환 신호를 소정의 α만큼 증폭하여 α증폭 신호를 발생하는 단계, 및 (c-4) 상기 제1 제어 신호를 근거로 상기 α증폭 신호와 상기 β증폭 신호를 선택적으로 스위칭하여 제2 제어 신호를 발생하는 단계로 이루어지는 것을 특징으로 하는 수직 에지를 보정할 수 있는 윤곽 보정 방법.The method of claim 1, wherein the step (c) comprises: (c-1) generating a beta amplification signal by emphasizing a high-frequency portion when the noise is low from the second luminance signal, (c-2) the second When there is much noise from the luminance signal, a predetermined ± a level or less is set to 0, and a predetermined ± a level or more is processed to 1 to generate a converted signal, (c-3) the converted signal by a predetermined α. Amplifying to generate an α amplified signal, and (c-4) selectively switching the α amplified signal and the β amplified signal based on the first control signal to generate a second control signal. A contour correction method that can correct vertical edges. 제1항에 있어서, 상기 제1 휘도신호 및 제3 휘도신호는 제1 1H 지연기(210)로부터 출력된 제1 1H 지연 신호(211)인 것을 특징으로 하는 수직 에지를 보정할 수 있는 윤곽 보정 방법.The contour correction of claim 1, wherein the first luminance signal and the third luminance signal are first 1H delay signals 211 output from the first 1H delay unit 210. Way. 입력되는 영상신호의 휘도신호를 분리하여 제1 휘도신호, 제2 휘도신호 그리고 제3 휘도신호를 발생하기 위한 신호 분리부(200), 상기 분리된 제3 휘도신호로부터 노이즈를 감지하여 제1 제어 신호를 발생하기 위한 노이즈 감지부(300), 상기 분리된 제2 휘도신호를 증폭하여 상기 제1 제어 신호를 근거로 제2 제어 신호를 발생하기 위한 증폭부(400), 그리고 상기 제2 제어 신호와 상기 제1 휘도신호를 합산하여 수직 에지가 보정된 신호를 발생하기 위한 출력부(500)로 이루어지는 것을 특징으로 하는 수직 에지를 보정할 수 있는 윤곽 보정 회로.Signal separation unit 200 for generating a first luminance signal, a second luminance signal and a third luminance signal by separating the luminance signal of the input image signal, the first control by detecting noise from the separated third luminance signal A noise detector 300 for generating a signal, an amplifier 400 for generating a second control signal based on the first control signal by amplifying the separated second luminance signal, and the second control signal And an output unit (500) for generating a signal in which the vertical edge is corrected by summing the first luminance signals. 제6항에 있어서, 상기 신호 분리부(200)는, 입력 단자를 통해 입력된 영상신호를 휘도신호를 1H 라인 동안 지연시켜 제1 1H 지연 신호를 발생하기 위한 제1 1H 지연기(210), 상기 제1 1H 지연 신호를 재차 1H 라인 동안 지연시켜 제2 1H 지연 신호를 발생하기 위한 제2 1H 지연기(220), 상기 입력 단자를 통해 입력된 영상신호와 상기 제2 1H 지연 신호를 합산하여 합산 신호를 발생하기 위한 합산기(230), 상기 합산 신호를 1/2만큼 증폭하여 1/2 증폭 신호를 발생하기 위한 1/2 증폭기 (240), 그리고 상기 1/2 증폭 신호와 상기 제1 1H 지연 신호를 감산 연산하여 제2 휘도신호를 발생하기 위한 감산기(250)로 이루어지는 것을 특징으로 하는 수직 에지를 보정할 수 있는 윤곽 보정 회로.The method of claim 6, wherein the signal separation unit 200, the first 1H delay unit 210 for generating a first 1H delay signal by delaying the video signal input through the input terminal for 1H line, A second 1H delayer 220 for delaying the first 1H delayed signal again for a 1H line to generate a second 1H delayed signal, and adding the image signal inputted through the input terminal and the second 1H delayed signal; A summer 230 for generating a sum signal, a half amplifier 240 for generating a half amplified signal by amplifying the sum signal by 1/2, and the half amplified signal and the first And a subtractor (250) for subtracting the 1H delay signal to generate a second luminance signal. 제6항에 있어서, 상기 노이즈 감지부(300)는, 상기 제3 휘도신호로부터 노이즈를 감지하여 노이즈 감지 신호를 발생하기 위한 노이즈 감지기(310), 그리고 상기 노이즈 감지 신호와 메뉴얼 신호를 선택적으로 스위칭하여 제1 제어 신호를 발생하기 위한 제1 스위치(320)로 이루어지는 것을 특징으로 하는 수직 에지를 보정할 수 있는 윤곽 보정 회로.The noise detector of claim 6, wherein the noise detector 300 detects noise from the third luminance signal and selectively switches the noise detector signal and the manual signal to generate a noise detection signal. And a first switch (320) for generating a first control signal. 제6항에 있어서, 상기 증폭부(400)는 상기 제2 휘도신호로부터 노이즈가 적을 때 그냥 고역 부분을 강조하여 β증폭 신호를 발생하기 위한 β증폭기(430), 상기 제2 휘도신호로부터 노이즈가 많을 때 소정의 ±a 레벨 이하는 0으로 하고, 소정의 ±a 레벨 이상은 1로 처리하여 변환 신호를 발생하기 위한 신호 변환기(410), 상기 변환 신호를 소정의 α만큼 증폭하여 α증폭 신호를 발생하기 위한 α증폭기 (420); 및 상기 제1 제어 신호를 근거로 상기 α증폭 신호와 상기 β증폭 신호를 선택적으로 스위칭하여 제2 제어 신호를 발생하기 위한 제2 스위치(440)로 이루어지는 것을 특징으로 하는 수직 에지를 보정할 수 있는 윤곽 보정 회로.7. The amplifier of claim 6, wherein the amplifying unit 400 is a β amplifier 430 for generating a β amplification signal by simply emphasizing a high frequency portion when the noise from the second luminance signal is low, and the noise from the second luminance signal. In many cases, a predetermined ± a level or less is 0, and a predetermined ± a level or more is treated as 1 to generate a converted signal. Α amplifier 420 for generating; And a second switch 440 for selectively switching the α amplification signal and the β amplification signal based on the first control signal to generate a second control signal. Contour correction circuit.
KR1019970044650A 1997-08-30 1997-08-30 Contour correction method and contour correction circuit suitable for performing the same KR100266419B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970044650A KR100266419B1 (en) 1997-08-30 1997-08-30 Contour correction method and contour correction circuit suitable for performing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970044650A KR100266419B1 (en) 1997-08-30 1997-08-30 Contour correction method and contour correction circuit suitable for performing the same

Publications (2)

Publication Number Publication Date
KR19990021143A KR19990021143A (en) 1999-03-25
KR100266419B1 true KR100266419B1 (en) 2000-09-15

Family

ID=19520288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970044650A KR100266419B1 (en) 1997-08-30 1997-08-30 Contour correction method and contour correction circuit suitable for performing the same

Country Status (1)

Country Link
KR (1) KR100266419B1 (en)

Also Published As

Publication number Publication date
KR19990021143A (en) 1999-03-25

Similar Documents

Publication Publication Date Title
US6215527B1 (en) Video signal contour correcting circuit
JPH0678244A (en) Method and apparatus for automatic compensation of image quality
KR100225583B1 (en) Tv signal peaking method and circuit thereof
KR100266419B1 (en) Contour correction method and contour correction circuit suitable for performing the same
US5177600A (en) Noise reduction circuit
KR19980030425A (en) Contour correction circuit
JPH05292523A (en) Contour correcting device
KR19990021144A (en) Contour correction method capable of correcting vertical resolution and contour correction circuit suitable for doing this
JPS6359273A (en) Noise reducing device
KR100240255B1 (en) Method for peaking a video signal and a video signal peaking circuit for performing the same
KR100245185B1 (en) Method for correcting contour and circuit therefor
JP2798562B2 (en) Signal correction circuit
KR100251536B1 (en) Method for separating composite video signal into luminance and chroma signal to compensate vertical resolusion and separating circuit for performing the same
KR0121586Y1 (en) Contour correction circuit
KR100240254B1 (en) Method for peaking a video signal for compensation vertical edge and a video signal peaking circuit for performing the same
KR100261491B1 (en) Method for peaking a video signal and a video signal peaking circuit for performing the same
JPS59186474A (en) Video signal processing circuit
KR19990004749A (en) Contour correction method and contour correction circuit for performing the same
KR19990004751A (en) Contour correction method and contour correction circuit for performing the same
JPH05161035A (en) Video signal processing circuit
JPH05137153A (en) Outline correcting device
JPH0846825A (en) Digital clamp circuit
JPH0823317A (en) Fm stereo signal processor
JPH05207499A (en) Digital acc circuit
JPH06326892A (en) Vertical detail emphasis circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120604

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee