KR100266108B1 - Manufacturing method of field emission device tip - Google Patents
Manufacturing method of field emission device tip Download PDFInfo
- Publication number
- KR100266108B1 KR100266108B1 KR1019960025346A KR19960025346A KR100266108B1 KR 100266108 B1 KR100266108 B1 KR 100266108B1 KR 1019960025346 A KR1019960025346 A KR 1019960025346A KR 19960025346 A KR19960025346 A KR 19960025346A KR 100266108 B1 KR100266108 B1 KR 100266108B1
- Authority
- KR
- South Korea
- Prior art keywords
- tip
- forming
- field emission
- metal layer
- emission device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/304—Field emission cathodes
- H01J2201/30403—Field emission cathodes characterised by the emitter shape
- H01J2201/30426—Coatings on the emitter surface, e.g. with low work function materials
Abstract
Description
제1도 내지 제3도는 본 발명에 따라 팁에 실리사이드층(3)을 형성시키는 공정을 순서로 나타낸 도면.1 to 3 show in sequence the process of forming the silicide layer 3 at the tip according to the invention.
제4도는 본 발명에 따른 완성된 전계 방출 소자의 요부 단면구성도.4 is a cross-sectional view of main parts of the completed field emission device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 팁 2 : 메탈층1 tip 2 metal layer
3 : 살리사이드 층 4 : 게이트3: salicide layer 4: gate
본 발명은 전계 방출 소자 팁의 제조 방법에 관한 것이다.The present invention relates to a method of making a field emission device tip.
일반적으로 실리콘 팁은 각각의 별개의 방법에 의해 제조할 수 있지만 실리콘 재질로 이루어지는 팁(Tip)은 일반적으로 고전류, 열 등에 의해 실리콘 팁이 쉽게 손상되는 문제가 있다.In general, the silicon tip can be manufactured by a separate method, but a tip made of a silicon material generally has a problem that the silicon tip is easily damaged by high current, heat, or the like.
본 발명은 이와 같은 종래의 실리콘 팁의 내구성 및 열안정성(내열성)을 높인 것으로, 이하 본 발명에 따른 제조방법을 실시예로써 설명한다.The present invention is to increase the durability and thermal stability (heat resistance) of such a conventional silicon tip, hereinafter, the manufacturing method according to the present invention will be described as an example.
먼저, 통상의 트랜스퍼 몰드(transfer mold)법을 이용한 실리콘 팁의 제조 공정을 살펴보면,First, looking at the manufacturing process of the silicon tip using a conventional transfer mold method,
가) 결정방향이 100인 단결정 실리콘 기판상에 열산화 막을 형성하는 단계 (이때 온도 900℃∼1000℃, 1000Å∼3000Å)이다)와, 나) 상기 공정후 열산화 막 상부에 포토레지스트를 형성하는 단계, 다) 사진 식각 공정으로 사각 및 원형의 패턴을 직경 1∼3㎛로 형성하는 단계, 라) 산화막을 건식, 비등방성 식각(CHF3, C2FaCF4개스 사용)하는 단계, 마) 상기 단계 후 실리콘 몰드를 형성하는 단계(여기서는 상기 산화막을 마스크로 하여 실리콘을 KOH 용액으로 식각 실리콘 단결정의 결정 방향에 따른 식각의 차이에 의해 111명에 따른 결정 방향에 비해 식각 속도가 느려 역 피라미드 형태의 홈이 형성됨(이론적인 경사면 각도 : 54.7°)), 바) 상기 공정 후 마스크로 사용된 산화막 식각 및 기판 Cleaning 하는 단계, 사) Sharpening 단계 (이 단계에서는 실리콘 몰드를 열산화하여 산화막 형성(3000∼5000Å) Mold 끝 부분에 실리콘 원자의 밀도가 높으므로 산화되는 속도가 느림 이로 인해 끝 부분이 더 뾰족해지며 Mold의 중횡비가 더욱 커지는 효과가 있음.) 아) 상기 공정 후 폴리 실리콘을 몰드에 채우는(Sputtering) 단계와, 자) 실리콘 몰드 식각(30% KOH 용액을 40℃∼60℃로 가열) 단계를 거쳐, 폴리 실리콘 팁을 완성하는 단계로 이루어 진다.A) forming a thermally oxidized film on a single crystal silicon substrate having a crystal orientation of 100 (at a temperature of 900 ° C to 1000 ° C and 1000 ° C to 3000 ° C), and b) forming a photoresist on the thermal oxide film after the process. Step, c) forming square and circular patterns with a diameter of 1 to 3 μm by a photolithography process; d) dry and anisotropic etching of the oxide film (using CHF 3 , C2F a CF 4 gas), e) After the step of forming a silicon mold (in this case, the etch rate is slower than the crystal direction of 111 people due to the difference in etching according to the crystal direction of the silicon single crystal by etching the silicon as a KOH solution with the oxide film as a mask of Grooves are formed (theoretical angle of inclination: 54.7 °), f) etching the oxide film and cleaning the substrate used as a mask after the process; g) sharpening step (in this step, thermal oxidation of the silicon mold is performed. Oxide film formation (3000 ~ 5000Å) As the density of silicon atoms at the end of mold is high, the oxidation rate is slow. Therefore, the tip becomes sharper and the aspect ratio of mold is increased. After the step of sputtering the mold (i) and the silicon mold etching (heating 30% KOH solution to 40 ℃ ~ 60 ℃) step to complete the polysilicon tip.
이러한 트랜스퍼 몰드법을 이용한 전계 방출 소자의 에미터 제조의 경우를 설명하면,When describing the case of emitter production of the field emission device using such a transfer mold method,
트랜스퍼 몰드법을 이용하여 형성한 팁은 종횡비(Aspect ratio), 균일성, 재현성 등이 좋으며, 저 전압에서도 전계방출이 되며 높은 전류를 나타내는 특성이 있다. 그러나 폴리 실리콘(Poly-Si)으로 팁을 형성할 시 내구성이 문제가 된다.The tip formed by the transfer mold method has good aspect ratio, uniformity, and reproducibility, and emits electric field at low voltage and shows high current. However, durability is a problem when forming tips from poly-silicon (Poly-Si).
본 발명에서는 상기한 트랜스퍼 몰드법으로 폴리 실리콘 팁(1)을 제1도와 같이 형성한 후, Pocl3도핑을 하거나 폴리 실리콘 형성시 증착을 통하여 폴리 실리콘 팁(1)이 도전층이 되도록 한다.In the present invention, the polysilicon tip 1 is formed as shown in FIG. 1 by the above-described transfer mold method, and then the polysilicon tip 1 becomes a conductive layer through Pocl 3 doping or deposition during polysilicon formation.
예로써, 제2도에서 보듯이 폴리 실리콘 팁(1) 위 메탈층(2)을 수백 Å 정도 형성시킨다. 메탈층(2) 형성을 위한 금속재질은 실리사이드 형성 가능한 Ni, Co, W, Ta, Ti, Mo, Cr 등을 사용할 수 있다.For example, as shown in FIG. 2, the metal layer 2 on the polysilicon tip 1 is formed by several hundred micrometers. As the metal material for forming the metal layer 2, silicide-formable Ni, Co, W, Ta, Ti, Mo, Cr, or the like may be used.
그리고 폴리 실리콘과 금속 즉, 폴리 실리콘 팁(1)과 메탈층(2)을 열처리 하여 제3도와 같이 실리 사이드 층(3)을 형성시킨다.Then, the silicon layer, that is, the polysilicon tip 1 and the metal layer 2 is heat-treated to form the silicide layer 3 as shown in FIG.
그런후, 에치백(Etch back) 공정을 이용하여 제4도와 같은 구조의 FEA(Field emission array)를 형성한다.Thereafter, a field emission array (FEA) having a structure as shown in FIG. 4 is formed by using an etch back process.
이와 같은 본 발명의 실시예에 의하면 형성된 팁에 제4도에 도시한 바와 같은 게이트(4)를 형성하는 과정에서 폴리 실리콘 팁(1) 끝에 손상이 올 수 있는 것을 실리 사이드 층(3)의 형성으로 인해 폴리 실리콘 팁(1)을 보호할 수 있는 효과가 있다. 그리하여 팁의 내구성과 열 안정성을 보장할 수 있다.According to the exemplary embodiment of the present invention, the silicide layer 3 may be formed at the end of the polysilicon tip 1 in the process of forming the gate 4 as shown in FIG. Due to this has the effect of protecting the polysilicon tip (1). This ensures tip durability and thermal stability.
다음은 다른 실시 예로서 등방성 에칭에 의하여 형성된 단결정 실리콘 팁위에 실리 사이드 층을 형성하는 경우를 설명한다.Next, as another embodiment, a case of forming a silicide layer on a single crystal silicon tip formed by isotropic etching is described.
단결정 실리콘 전계 방출 소자는 공정 온도가 높고 제조 공정이 복잡하며, 실리콘 웨이퍼 사이즈의 한계에 의해 대면적화가 불가능한 단점을 가진다. 단결정 실리콘 전계 방출 소자 역시 전류, 열, 배기등에 의해 실리콘 팁 부분의 손상에 의해 특성 저하를 가져온다.The single crystal silicon field emission device has a high process temperature, a complicated manufacturing process, and a large area is impossible due to the limitation of the silicon wafer size. The single crystal silicon field emission device also causes deterioration of characteristics due to damage to the silicon tip portion by current, heat, and exhaust.
따라서, 본 발명의 다른 실시 예에서도 역시 단결정 실리콘 팁위에 메탈 층을 형성하여 열처리 후 실리 사이드를 형성시킨 것으로 이하 더욱 구체적으로 설명한다.Therefore, in another embodiment of the present invention, the silicide is formed after the heat treatment by forming the metal layer on the single crystal silicon tip.
먼저, 등방성 에칭 또는 등방/비등방 이단계 에칭과 샤프닝 산화(Sharpening Oxidation)를 통해 앞선 실시예의 제1도와 같은 샤프닝된 팁(1)을 형성한다.First, an isotropic etch or isotropic / anisotropic two-step etch and sharpening oxidation to form the sharpened tip 1 as in the first embodiment of the previous embodiment.
그리고 메탈층(2)를 수백 Å 형성시키고, 단결정 실리콘과 메탈층(2)을 열처리하여 실리 사이드 층(3)을 형성시킨다. 메탈층(2) 형성 가능한 물질은 앞선 실시예와 마찬가지로 실리 사이드 가능한 물질 예로써, Ni, Co, W, Ta, Ti, Mo, Cr 등을 사용할 수 있다. 그리고 에치백 공정을 이용하여 FEA를 형성한다.Then, the metal layer 2 is formed hundreds of microseconds, and the silicide layer 3 is formed by heat-treating the single crystal silicon and the metal layer 2. The material capable of forming the metal layer 2 may be silicideable material, for example, Ni, Co, W, Ta, Ti, Mo, Cr, or the like, as in the previous embodiment. The etch back process is used to form the FEA.
이와 같은 본 발명에 따르면 단결정 실리콘으로 형성한 팁에 게이트(4)를 형성하는 과정에서 실리콘 팁 끝의 손상을 가져 오는 것을 방지할 수 있다.According to the present invention as described above it is possible to prevent the damage of the tip of the silicon tip in the process of forming the gate 4 in the tip formed of single crystal silicon.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960025346A KR100266108B1 (en) | 1996-06-28 | 1996-06-28 | Manufacturing method of field emission device tip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960025346A KR100266108B1 (en) | 1996-06-28 | 1996-06-28 | Manufacturing method of field emission device tip |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980005259A KR980005259A (en) | 1998-03-30 |
KR100266108B1 true KR100266108B1 (en) | 2000-09-15 |
Family
ID=19464443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960025346A KR100266108B1 (en) | 1996-06-28 | 1996-06-28 | Manufacturing method of field emission device tip |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100266108B1 (en) |
-
1996
- 1996-06-28 KR KR1019960025346A patent/KR100266108B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR980005259A (en) | 1998-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5188977A (en) | Method for manufacturing an electrically conductive tip composed of a doped semiconductor material | |
JP2770755B2 (en) | Field emission type electron gun | |
US5394006A (en) | Narrow gate opening manufacturing of gated fluid emitters | |
EP0393949A1 (en) | Power field effect devices having small cell size and low contact resistance and method of fabrication | |
US5793155A (en) | Microelectronic vacuum triode structure and method of fabrication | |
KR100201554B1 (en) | Manufacturing method of field emitter array | |
KR100250458B1 (en) | Fabricating method of cathode tip of field emission device | |
KR100266108B1 (en) | Manufacturing method of field emission device tip | |
JPH08329824A (en) | Field emission type cold cathode device and its manufacture | |
JP2735009B2 (en) | Method for manufacturing field emission electron gun | |
JPH06216369A (en) | Improved manufacturing process of schottky barrier diode relating to single polybipolar process improved | |
US6369505B2 (en) | Baseplate and a method for manufacturing a baseplate for a field emission display | |
US6572425B2 (en) | Methods for forming microtips in a field emission device | |
KR100218685B1 (en) | Manufacturing method of field emission device | |
JPH0765706A (en) | Cathode device and its manufacture | |
KR100289066B1 (en) | Method for manufacturing conical fed using conductive thin film deposition process | |
KR100205050B1 (en) | Manufacturing method of field emission device | |
KR100212531B1 (en) | Manufacturing method of fed having duplicate gate oxide layer | |
JP2646999B2 (en) | Field emission cold cathode | |
KR19980019609A (en) | Field emission device manufacturing method | |
KR100275524B1 (en) | Method for fabricating field emission display using silicidation process | |
KR100363298B1 (en) | Method of fabricating lateral field emission devices using chemical-mechanical-polishing | |
JPH0766154A (en) | Manufacture of conductive tip electrode made of doped silicon | |
JP4291965B2 (en) | Manufacturing method of electron emission display device | |
JPH0653488A (en) | Semiconductor device and fabrication thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |