KR100266021B1 - 플라즈마 열처리장치 및 이를 이용한 캐패시터 형성방법 - Google Patents

플라즈마 열처리장치 및 이를 이용한 캐패시터 형성방법 Download PDF

Info

Publication number
KR100266021B1
KR100266021B1 KR1019970069074A KR19970069074A KR100266021B1 KR 100266021 B1 KR100266021 B1 KR 100266021B1 KR 1019970069074 A KR1019970069074 A KR 1019970069074A KR 19970069074 A KR19970069074 A KR 19970069074A KR 100266021 B1 KR100266021 B1 KR 100266021B1
Authority
KR
South Korea
Prior art keywords
heat treatment
dielectric
lower electrode
chamber body
plasma
Prior art date
Application number
KR1019970069074A
Other languages
English (en)
Other versions
KR19990050038A (ko
Inventor
오제욱
이인순
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970069074A priority Critical patent/KR100266021B1/ko
Publication of KR19990050038A publication Critical patent/KR19990050038A/ko
Application granted granted Critical
Publication of KR100266021B1 publication Critical patent/KR100266021B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 하부전극을 덮는 유전체 상에 저온의 열처리공정을 진행시키기에 적당한 플라즈마 형성장치 및 이를 이용한 캐패시터의 형성방법에 관한 것으로, 몸체와, 몸체 상부에 형성되어 공정가스가 주입되는 공정가스유입부와, 몸체 하부에 형성되어 공정부산물이 배기되는 배기부와, 반도체기판이 안착되는 하부전극과, 하부전극과 일정간격으로 이격되도록 설치된 상부전극과, 하부전극과 상부전극에 RF 파워를 인가시키기 위한 RF파워발생기와, 몸체 외곽에 형성된 전자석을 구비한 것을 특징으로 한다.
그리고 본 발명의 플라즈마 형성장치를 이용한 캐패시터 형성방법으로는 반도체기판 상에 하부전극을 형성하는 공정과, 하부전극을 덮도록 유전체를 형성하는 공정과, 유전체에 상기 플라즈마 형성장치 내에서 등방성을 갖는 플라즈마 열처리를 진행시키는 공정과, 열처리가 진행된 유전체를 덮도록 상부전극을 형성하는 공정을 구비한 것을 특징으로 한다.
따라서, 본 발명에서는 자기장을 이용하여 플라즈마의 하전입자가 가속방향 및 가속방향과 수직인 방향으로 운동성분을 갖도록 함으로써, 캐패시터의 유전체에 등방적인 플라즈마 처리를 수행할 수 있다. 그리고, 종횡비가 매우 큰 캐패시터의 유전체의 플라즈마 열처리를 진행시키는 데 유용한 잇점이 있다.

Description

플라즈마 열처리장치 및 이를 이용한 캐패시터 형성방법
본 발명은 플라즈마(plasma) 열처리장치 및 이를 이용한 캐패시터의 형성방법에 관한 것으로, 특히, 하부전극을 덮는 유전체 상에 저온의 열처리공정을 진행시키기에 적당한 플라즈마 열처리장치 및 이를 이용한 캐패시터의 유전체 열처리방법에 관한 것이다.
반도체장치의 고집적화에 따라 셀(cell) 면적이 축소되어도 커패시터가 일정한 축전 용량을 갖도록 축전 밀도를 증가시키기 위한 많은 연구가 진행되고 있다. 축전 용량을 증가시키기 위해서는 캐패시터를 적층(stacked) 또는 트렌치(trench)의 3차원 구조로 형성하여 유전체의 표면적을 증가시켰다. 그러나, 적층 캐패시터 또는 트렌치 캐패시터는 제조 공정이 복잡하여 유전체의 표면적을 증가시키는 데 한계가 있다. 그러므로, 캐패시터의 유전체를 산화탄탈늄(Ta2O5), PZT(Pb(Zr Ti)O3) 또는, BST((Ba Sr)TiO3) 등의 고유전 물질로 유전체를 형성함으로써 축전 용량을 증가시킨다.
이 고유전물질을 이용한 유전체는 금속화되기 쉽고, 또한, 매우 불안정한 결합상태를 갖게 되므로 별도의 플라즈마 열처리장치 내에서 플라즈마 상태의 산소가스를 이용한 열처리과정을 진행시킴으로써 전기적 특성을 강화하고 결합조직을 치밀화한다.
도 1은 종래기술에 따른 플라즈마 열처리장치의 단면도이다.
종래의 플라즈마 열처리장치는 도 1과 같이, 몸체(100)와, 몸체(100) 상부에는 공정가스주입부(102)가 형성되어져 있고, 그 하부에는 공정부산물이 배기되는 배기부(104)가 형성되어져 있다. 그리고 몸체(100) 내부에는 반도체기판(108)이 안착되는 하부전극(106)이 설치되어져 있고, 이 하부전극(106)과 일정거리 이격되도록 상부전극(110)이 설치되어져 있다. 상술한 하부전극(106)과 상부전극(110)에 RF전력을 공급시키기 위한 파워발생기가 설치되어져 있다.
상술한 종래의 플라즈마 열처리장치를 이용한 캐패시터의 유전체 과정을 알아본다.
도면에는 도시되지 않았지만, 통상의 공정을 거쳐서 반도체기판 상에 제조된 캐패시터의 하부전극 상에 산화탄탈늄(Ta2O3)을 적층하여 유전체를 형성한다.
이 산화탄탈늄은 PECVD(Plasma Enhanced Chemical Vapor Deposition)방법 또는 LPCVD(Low pressure Chemical Vapor Deposition)방법으로 형성되며, Ta(OC2H5)5와 O2가스가 서로 반응하면서 Ta2O5형태로 형성된다.
이때, 산화탄탈늄 형성 공정 시, 산화탄탈늄층 표면에는 원자 또는 라디칼 형태의 탄소 등의 불순물이 다량 잔류되어 있으며, 이 잔류된 탄소성분과 산화탄탈늄(Ta2O5)의 산소성분이 치환반응을 거쳐서 금속화되기 쉽다. 여기에서, 유전체로 사용될 산화탄탈늄층이 금속화된다는 것은 곧 도전성질을 갖게된다는 것이므로, 이를 통해 누설전류가 흐르게 될 우려가 있다.
그러므로, 이를 방지하기 위해서는 종래의 플라즈마 열처리장치 내에서 산화탄탈늄층의 표면에 잔류되어 있는 원자나 라디칼 상태의 탄소성분을 제거시키기 위하여 별도의 열처리공정을 진행시킨다.
먼저, 종래의 플라즈마 열처리장치(100)의 하부전극(106) 상에 유전체인 산화탄탈늄이 형성된 반도체기판(108)을 올려놓은 후, 공정가스주입부(102)를 통해 산소가스를 내부로 공급시키고, 공급된 산소가스는 RF 파워에 의해 이온화되어 상부전극(110)과 하부전극(106) 사이의 공간에 플라즈마상태로 된다. 이 때, 종래의 플라즈마 열처리장치 내의 산소가스의 유량, 압력, RF파워, 하부전극의 온도, 열처리시간 등을 적절히 조절하면서 열처리 공정을 진행시킨다.
상술한 열처리 과정을 통해, 증착공정이 진행된 산화탄탈늄층의 표면에 잔류되어 있는 다량의 원자나 라디칼 상태의 탄소성분이 CO2형태가 되어 날아가도록 하여 산화탄탈늄의 금속화를 방지하고, 즉, 공정챔버 내에 잔재된 불순물 함량을 줄이어 유전체의 전기적 특성을 강화하였고, 또한, 매우 불안정한 산화탄탈늄의 결합상태가 치밀하게 된다.
그러나, 종래의 플라즈마 열처리장치에서는 하부전극에 인가되는 셀프바이어스(self bias)에 의해 플라즈마는 하부전극 쪽으로 가속을 받게되어 방향성이 생기게 된다.
따라서, 종래의 플라즈마 열처리장치를 이용하여 캐패시터의 유전체 열처리 공정 시, 플라즈마가 일방향으로 가속됨에 따라, 유전체의 굴곡진 부분의 측면에는 플라즈마 처리가 제대로 진행되지 못하는 문제점이 발생되었다.
상기의 문제점을 해결하고자, 본 발명의 목적은 캐패시터의 하부전극을 덮는 유전체 상에 균일한 플라즈마 처리를 진행시킬 수 있는 플라즈마 열처리장치 및 이를 이용한 캐패시터 형성방법을 제공하려는 것이다.
본 발명의 플라즈마 열처리장치 및 이를 이용한 캐패시터 형성방법에서는 플라즈마 내의 하전입자들이 일정방향으로 가속되어 생기는 이방성을 감소시키고 등방성을 갖도록 플라즈마를 형성시킴으로써 3차원 구조를 갖는 유전체에 균일한 플라즈마 처리를 진행시키려는 것이다.
본 발명의 플라즈마 열처리장치는 몸체와, 몸체 상부에 형성되어 공정가스가 주입되는 공정가스유입부와, 몸체 하부에 형성되어 공정부산물이 배기되는 배기부와, 반도체기판이 안착되는 하부전극과, 하부전극과 일정간격으로 이격되도록 설치된 상부전극과, 하부전극과 상부전극에 RF 파워를 인가시키기 위한 RF파워발생기와, 몸체 외곽에 형성된 전자석을 구비한 것을 특징으로 한다.
그리고 본 발명의 플라즈마 열처리장치를 이용한 캐패시터 형성방법으로는 반도체기판 상에 하부전극을 형성하는 공정과, 하부전극을 덮도록 유전체를 형성하는 공정과, 유전체에 상기 플라즈마 열처리장치 내에서 등방성을 갖는 플라즈마 열처리를 진행시키는 공정과, 열처리가 진행된 유전체를 덮도록 상부전극을 형성하는 공정을 구비한 것을 특징으로 한다.
도 1은 종래기술에 따른 플라즈마 열처리장치의 단면도이고,
도 2는 본 발명에 따른 플라즈마 열처리장치의 단면도이고,
도 3은 본 발명의 플라즈마 열처리장치를 이용한 캐패시터 제조공정도이다.
*도면의 주요 부분에 대한 부호의 설명 *
100, 200. 플라즈마 열처리장치 102, 202. 공정가스주입부
104, 204. 배기부 106, 206. 웨이퍼안착부
108, 208. 웨이퍼 110, 210. 상부전극
212. 전자석 300. 반도체기판
302. 불순물영역 304. 게이트절연막
306. 게이트전극 308. 캡절연막
310. 층간절연막 H1. 접촉구
312. 하부전극 314. 유전체
316. 상부전극
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 2는 본 발명에 따른 플라즈마 열처리장치의 단면도이고, 도 3은 본 발명의 플라즈마 열처리장치를 이용한 캐패시터 제조공정도이다.
본 발명의 플라즈마 열처리장치는 도 2와 같이, 몸체(200)와, 몸체(200) 상부에는 공정가스주입부(202)가 형성되어져 있고, 그 하부에는 공정부산물이 배기되는 배기부(204)가 형성되어져 있다. 그리고 몸체(200) 내부에는 반도페기판(208)이 안착되는 하부전극(206)이 설치되어져 있고, 이 하부전극(206)과 일정거리 이격되도록 상부전극(210)이 설치되어져 있다. 상술한 하부전극(206)과 상부전극(210)에 RF전력을 공급시키기 위한 파워발생기가 설치되어져 있다. 그리고 몸체(200) 외곽에는 전자석(212)이 설치되어져 있다.
상술한 본 발명의 플라즈마 열처리장치를 이용하여 본 발명의 캐패시터의 유전체에 진행되는 열처리과정을 알아본다.
도면에는 도시되지 않았지만, 통상의 공정을 거쳐서 반도체기판 상에 제조된 캐패시터의 하부전극 상에 PECVD 방법 또는 LPCVD 방법을 이용하여Ta(OC2H5)5와 O2가스를 서로 반응시킴으로써 유전체로 사용될 산화탄탈늄(Ta2O5)을 형성한다.
증착공정이 완료된 산화탄탈늄 표면에는 원자 또는 라디칼 형태의 탄소 등의 불순물이 다량 잔류되어 있으므로, 산화탄탈늄의 산소성분과 이 탄소성분이 치환반응을 거쳐서 유전체인 산화탄탈늄이 금속화되기 쉽다.
그러므로, 이를 방지하기 위해서는 본 발명의 플라즈마 열처리장치 내에서 유전체로 사용될 산화탄탈늄층에 잔류된 불순물을 제거함으로써 금속화를 방지하기 위한 별도의 열처리공정이 진행된다.
먼저, 도 2와 같이, 본 발명의 플라즈마 열처리장치(200)의 산화탄탈늄이 형성된 반도체기판(208)을 올려놓은 후, 공정가스주입부(202)를 통해 산소가스를 내부로 공급시키고, 공급된 산소가스는 RF 파워에 의해 이온화되어 상부전극(210)과 하부전극(206) 사이의 공간에 플라즈마 상태로 된다.
이 플라즈마 상태의 하전된 입자는 -Z 방향으로 운동성분을 갖고, 몸체(200)에 형성된 전자석(212)에 의해 Y 방향 또는 -Y방향으로 자기장이 걸리게 되면, 로렌쯔의 힘(Lorentz force)에 의해, 플라즈마 상태의 하전입자들이 -Z방향의 가속방향과는 수직인 X 또는 -X방향으로도 운동성분도 갖게된다.
즉, 플라즈마가 -Z 방향뿐만아니라, X방향 또는 -X방향으로 등방성을 갖도록 함으로써 3차원 구조의 유전체 측면에서도 플라즈마 처리 효과가 충분히 나타난다.
따라서, 본 발명의 플라즈마 열처리장치 내에서는 등방성을 갖는 플라즈마 처리를 통해, 증착공정이 완료된 산화탄탈늄층의 표면에 잔류되어 있는 원자나 라디칼 상태의 탄소성분이 CO2형태가 되어 날아가도록 함으로써 불순물 함량을 줄이어 유전체의 전기적 특성을 강화하였고, 또한, 매우 불안정한 산화탄탈늄의 결합상태를 치밀하게 해준다.
상술한 플라즈마 열처리에 의해 본 발명의 캐패시터의 유전체 열처리공정을 진행시키는 과정을 상세히 상술한다.
도 3a 와 같이, 반도체기판(300)에 하부전극(312)을 형성한다. 여기에서, 도면번호 302는 불순물영역을, 306 은 게이트전극을, 304 는 게이트절연막을, 308은 캡절연막을, 310은 층간절연막을, H1 은 접촉구를 표시한 것이다.
도 3b 와 같이, 반도체기판(300)의 하부전극(312)을 덮도록 유전체(314)를 형성한다. 그리고 유전체(314)가 형성된 반도체기판을 본 발명의 플라즈마 열처리장치 내로 옮기어 300 ∼ 500℃ 정도의 온도범위에서 플라즈마를 이용한 열처리 공정을 진행시킨다. 이 때, 공정가스주입부(202)를 통해 몸체(200) 내로 유입되는 가스로는 O2 와 O3 의 혼합가스, O2 와 N2 의 혼합가스, N2O 가스, 또는 NO가스 등을 이용한다.
상술된 바와 같이, 유전체(314)에 열처리공정이 진행되면, 도 3c 와 같이, 유전체(314)상에 상부전극(316)을 형성한다.
상술한 바와 같이, 본 발명의 플라즈마 열처리장치 및 이를 이용한 캐패시터 형성방법에서는 자기장을 이용하여 플라즈마의 하전입자가 가속방향 및 가속방향과 수직인 방향으로 운동성분을 갖도록 함으로써, 캐패시터의 유전체에 등방적인 플라즈마 처리를 수행할 수 있다.
따라서, 종횡비가 매우 큰 캐패시터의 유전체의 플라즈마 열처리를 진행시키는 데 유용한 잇점이 있다.

Claims (5)

  1. 챔버몸체와,
    상기 챔버몸체 상부에 형성되어, 공정가스가 주입되는 공정가스유입부와,
    상기 챔버몸체 하부에 형성되어, 공정부산물이 배기되는 배기부와,
    챔버몸체 내에 설치되어, 반도체기판이 안착되는 하부전극과,
    상기 하부전극과 일정간격으로 이격되도록 설치된 상부전극과,
    상기 하부전극과 상기 상부전극에 RF 파워를 인가시키기 위한 RF파워발생기와,
    상기 챔버몸체 외곽에 형성되어, 상기 챔버몸체 내로 주입된 상기 공정가스가 가속방향과 수직인 방향으로도 운동성분을 갖게 되어 상기 반도체기판에 등방적인 플라즈마 열처리를 수행하기 위한 전자석을 구비한 플라즈마 열처리장치.
  2. 청구항 1에 있어서,
    상기 공정가스주입부에 유입되는 가스로는 O2 와 O3 의 혼합가스, O2 와 N2 의 혼합가스, N2O 가스, 또는 NO가스 등이 이용된 것이 특징인 플라즈마 열처리장치.
  3. 챔버몸체와, 상기 챔버몸체 상부에 형성되어, 공정가스가 주입되는 공정가스유입부와, 상기 챔버몸체 하부에 형성되어, 공정부산물이 배기되는 배기부와, 챔버몸체 내에 설치되어, 반도체기판이 안착되는 하부전극과, 상기 하부전극과 일정간격으로 이격되도록 설치된 상부전극과, 상기 하부전극과 상기 상부전극에 RF 파워를 인가시키기 위한 RF파워발생기와, 상기 챔버몸체 외곽에 형성되어, 상기 챔버몸체 내로 주입된 상기 공정가스가 가속방향과 수직인 방향으로도 운동성분을 갖게 되어 등방적인 플라즈마 열처리를 수행하기 위한 전자석을 구비한 플라즈마 열처리장치를 이용한 캐패시터 형성방법에 있어서,
    반도체기판 상에 하부전극을 형성하는 공정과,
    상기 하부전극을 덮도록 유전체를 형성하는 공정과,
    상기 유전체에 상기 플라즈마 열처리장치 내에서 등방성을 갖는 플라즈마 열처리를 진행시키는 공정과,
    상기 열처리가 진행된 유전체를 덮도록 상부전극을 형성하는 공정을 구비한 캐패시터 형성방법.
  4. 청구항 3에 있어서,
    상기 플라즈마 열처리 공정은 300 ∼ 500℃ 온도범위에서 진행된 것이 특징인 캐패시터 형성방법.
  5. 청구항 3에 있어서,
    상기 유전체는 Ta2O5, BST, PZT 등의 고유전성 물질인 것이 특징인 캐패시터 형성방법.
KR1019970069074A 1997-12-16 1997-12-16 플라즈마 열처리장치 및 이를 이용한 캐패시터 형성방법 KR100266021B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970069074A KR100266021B1 (ko) 1997-12-16 1997-12-16 플라즈마 열처리장치 및 이를 이용한 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970069074A KR100266021B1 (ko) 1997-12-16 1997-12-16 플라즈마 열처리장치 및 이를 이용한 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR19990050038A KR19990050038A (ko) 1999-07-05
KR100266021B1 true KR100266021B1 (ko) 2000-09-15

Family

ID=19527407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069074A KR100266021B1 (ko) 1997-12-16 1997-12-16 플라즈마 열처리장치 및 이를 이용한 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR100266021B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101224529B1 (ko) 2010-09-08 2013-01-22 가부시키가이샤 히다치 하이테크놀로지즈 열처리장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5977986B2 (ja) * 2011-11-08 2016-08-24 株式会社日立ハイテクノロジーズ 熱処理装置
KR101310851B1 (ko) * 2011-11-08 2013-09-25 가부시키가이샤 히다치 하이테크놀로지즈 열처리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930020268A (ko) * 1992-03-23 1993-10-19 박성규 상위 프로세서와 다수의 하위 프로세서간의 통신방법
KR960039186A (ko) * 1995-04-28 1996-11-21 제임스 조셉 드롱 자기장이 보강된 플라즈마 반응기에서 플라즈마 균일성을 만들기 위한 방법 및 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930020268A (ko) * 1992-03-23 1993-10-19 박성규 상위 프로세서와 다수의 하위 프로세서간의 통신방법
KR960039186A (ko) * 1995-04-28 1996-11-21 제임스 조셉 드롱 자기장이 보강된 플라즈마 반응기에서 플라즈마 균일성을 만들기 위한 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101224529B1 (ko) 2010-09-08 2013-01-22 가부시키가이샤 히다치 하이테크놀로지즈 열처리장치

Also Published As

Publication number Publication date
KR19990050038A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
JP2596214B2 (ja) 高純度薄膜の形成方法
KR0167570B1 (ko) 반도체 디바이스에 있어서의 유전체막(誘電體膜)의 형성방법
KR100639147B1 (ko) 플라즈마 처리 방법
TWI270140B (en) A method for forming a thin complete high-permittivity dielectric layer
US20090104788A1 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
US7622402B2 (en) Method for forming underlying insulation film
US20150140834A1 (en) al2o3 surface nucleation preparation with remote oxygen plasma
KR100497142B1 (ko) 반도체 소자의 캐패시터 제조방법
US6864191B2 (en) Hydrogen barrier layer and method for fabricating semiconductor device having the same
US7507644B2 (en) Method of forming dielectric layer of flash memory device
KR100331270B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR20120059557A (ko) 성막 방법, 반도체 소자의 제조 방법, 절연막 및 반도체 소자
KR100266021B1 (ko) 플라즈마 열처리장치 및 이를 이용한 캐패시터 형성방법
US20070264770A1 (en) Capacitor forming method
KR20010008586A (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
WO2004049423A1 (ja) 半導体装置の製造方法
US20070173069A1 (en) Method of forming insulating layer of semiconductor device
KR20010008502A (ko) 반도체장치의 커패시터 제조방법
KR20080029607A (ko) 반도체 소자의 산화막을 질화처리하는 방법 및 이를 이용한게이트 절연막 형성방법
KR100536597B1 (ko) 캐패시터를 갖는 반도체 소자의 형성방법
KR100386450B1 (ko) 반도체 소자의 커패시터 형성방법
JP3875906B2 (ja) アモルファス金属酸化膜の製造方法
KR100220225B1 (ko) 폴리실리콘층간의 절연층의 제조방법
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100574473B1 (ko) 반도체장치의 커패시터 제조방법_

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee