KR100264729B1 - 수평형 실리콘 온 인슐레이터 전력 모스페트 및 그 제조 방법 - Google Patents
수평형 실리콘 온 인슐레이터 전력 모스페트 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100264729B1 KR100264729B1 KR1019970076729A KR19970076729A KR100264729B1 KR 100264729 B1 KR100264729 B1 KR 100264729B1 KR 1019970076729 A KR1019970076729 A KR 1019970076729A KR 19970076729 A KR19970076729 A KR 19970076729A KR 100264729 B1 KR100264729 B1 KR 100264729B1
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- impurity
- region
- conductivity type
- silicon
- Prior art date
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims description 151
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 239000002019 doping agent Substances 0.000 abstract 19
- 235000012431 wafers Nutrition 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
항복 전압을 증가시키기 위해 형성되는 드리프트 영역에 까지 신장된 p-n-p-n접합 게이트를 구비한 수평형 실리콘 온 인슐레이터 전력 모스페트 및 그의 구조가 개시된다. p-n-p-n 접합 게이트의 n+ 형 폴리 실리콘 게이트는 p-형의 채널 영역 상부 및n- 형의 드리프트 영역의 상부 일부에 형성되고 p형 게이트는 n-드리프트 영역 상부에 형성된다.
Description
본 발명은, 수평형 실리콘 온 인슐레이터 모스페트의 기술에 관한 것으로, 특히 p-n-p-n 접합 게이트를 가지는 수평형 실리콘 온 인슐레이터 모스페트 및 그의 제조 방법에 관한 것이다.
전력 모스페트(MOSFET)는 다수 캐리어 소자로서 바이폴라 소자와 비교할 때 턴오프시 전자와 홀의 재결합이 없기 때문에 스위칭 속도가 빠르고 열적으로 안정하며 입력 임피던스가 큰 장점을 가지고 있다. 그러나 온(on)저항이 커서 고전류 동작을 하지 못하여 구동 전압으로 저전압을 사용한다.
도 1은 종래의 수평 SOI(Silicon On Insulator) 모스 페트의 단면도이다.
실리콘 기판(1) 상면에 실리콘 산화막(2)이 부착되고 상기 실리콘 산화막(2) 상면에 p형 불순물 영역을 가진 웨이퍼를 출발 물질로 사용한다. 상기 p형 불순물 영역이 형성된 웨이퍼의 일면에 실리콘 산화막(8)과 폴리 실리콘층을 연속적으로 형성하고 n형의 불순물을 이온 주입하여 n-드리프트 영역(3)을 형성한다. 다음 n-드리프트 불순물 영역(3)이 형성된 웨이퍼 상면에 절연 산화막(7)을 형성한다. 이후 n형의 불순물을 이온 주입하여 폴리 실리콘층을 n+폴리 실리콘층(9)으로 변경하고, 웨이퍼의 양 단측에도 n+ 불순물 영역(4,5)을 형성한다. 불순물 영역(4)은 모스페트의 드레인 전극, 불순물 영역(5)은 모스페트의 소오스 전극 및 n+폴리 실리콘층(9)은 모스페트의 게이트 전극에 각각 연결된다. 상기 n- 드리프트 영역(3)은 항복 전압을 향상시키기 위해 드레인 영역(4) 부분에서의 전계를 완화시킨다.
그러나, n-드리프트 영역은 온 저항을 증가시킨다. 또한 n-드리프트 영역은 낮은 농도를 유지해야 하는데, 이의 제어가 용이하지 않다. 또한, 폴리 실리콘 게이트가 채널 영역에만 형성되므로 n-드리프트 영역의 전도도를 변조시킬 수 없으므로 전달 전도도 및 전류 용량이 감소된다.
따라서, 본 발명의 목적은, 오프 상태에서의 높은 항복 전압을 유지하면서 드리프트 영역의 전달 전도도를 증가시킬 수 있는 수평형 전력 모스페트 및 그의 제조 방법을 제공함에 있다.
도 1은 종래 기술에 따른 수평형 실리콘 온 인슐레이터 전력 모스페트의 단면도.
도 2는 본 발명에 따른 수평형 실리콘 온 인슐레이터 전력 모스페트의 평면도.
도 3은 도 2의 a-a에 따른 단면도.
도 4a 내지 도 4d는 본 발명에 따른 수평형 실리콘 온 인슐레이터 전력 모스페트의 공정 단면도들.
본 발명의 목적을 달성하기 위해, p-n-p-n 접합 게이트를 형성한다.
본 발명의 사상에 따른 실시예에 따른 수평형 실리콘 온 인술레이터 전력 모스페트는, 실리콘 기판 상면에 형성된 매몰 절연막, 상기 매몰 절연막 상면에 형성된 고농도의 제 1 도전형의 제 1 불순물 영역, 상기 매몰 절연막 상면에 형성되되 상기 제 1 불순물 영역과 면접하는 저농도의 제 2 도전형의 제 2 불순물 영역을 구비한다. 또한, 상기 모스페트는 상기 매몰 절연막 상면에 형성되되 제 2 불순물 영역과 면접하는 저농도의 제 1 도전형 제 3 불순물 영역 및 상기 매몰 절연막 상면에 형성되되 상기 제 3 불순물 영역과 면접하는 고농도의 제 1 도저형의 제 4 불순물 영역을 구비한다. 상기 제 1 불순물 영역의 일단 상면에서 상기 제 4 불순물 영역의 일단 상면에까지 게이트 산화막이 배치된다. 상기 모스페트의 게이트는 게이트 산화막 상면에 형성되되, 상기 제 1 불순물 영역 및 상기 제 2 불순물 영역 상부에 형성된 고농도의 제 1 도전형의 제 5 불순물 영역, 상기 제 5 불순물 영역과 면접하여 상기 제 3 불순물 영역 상부 일부에 형성된 저농도의 제 2 도전형의 제 6 불순물 영역, 상기 제 6 불순물 영역과 면접하여 상기 제 3 불순물 영역 상부 다른 부분에 형성된 고농도의 제 1 도전형의 제 7 불순물 영역, 및 상기 제 7 불순물 영역과 면접하여 상기 제 3 불순물 영역 및 상기 제 4 불순물 영역과 중첩하는 고농도의 제 2 도전형의 제 8 불순물 영역을 구비한다.
여기서, 제 1 도전형은 n형이고, 상기 제 2 도전형은 p형이며, 상기 매몰 절연막 및 상기 게이트 절연막이 실리콘 산화막으로 구성된다. 또한, 모스페트의 소오스 영역은 상기 제 1 불순물 영역이며, 드리프트 영역은 상기 제 3 불순물 영역이고, 드레인 영역은 상기 제 4 불순물 영역이다.
본 발명의 수평형 실리콘 온 인슐레이터 전력 모스페트의 제조 방법은, 상단부에 제 1 도전형의 불순물 이온이 도핑된 제 1 불순물 영역을 포함하는 실리콘층을 구비한 웨이퍼를 준비한다. 상기 제 1 불순물 영역의 소정 부분에 저농도의 제 2 도전형의 불순물을 이온 주입하여 제 2 불순물 영역을 형성한다. 상기 제 1 불순물 영역 및 상기 제 2 불순물 영역 상면에 게이트 절연막을 형성한다. 상기 게이트 산화막 상면에 저농도의 제 1 도전형의 불순물 이온이 도핑된 제 3 불순물 영역을 포함하는 폴리 실리콘층을 형성한다. 소정의 마스크를 사용하여 상기 제 3 불순물 영역 및 상기 게이트 산화막의 양 가장 자리를 정렬 식각하여 상기 제 1 불순물 영역의 일부분과 상기 제 2 불순물 영역의 일부분을 노출시킨다. 소정의 마스크를 사용하여 상기 제 1 및 제 2 불순물 영역의 일부가 노출된 결과물 전면에 고농도의 제 2 도전형의 불순물 이온을 주입함으로써, 상기 제 1 및 제 2 불순물 영역 일부 각각에 제 4 및 제 5 불순물 영역을 형성함과 동시에 상기 제 3 불순물 영역 중 상기 제 4 불순물 영역 및 상기 제 1 불순물 영역 일부와 중첩하는 제 1 부분에 제 6 불순물 영역을 형성하고 상기 제 3 불순물 영역 중 상기 제 2 불순물 영역의 일부와 중첩하는 제 2 부분에 제 7 불순물 영역을 형성한다. 소정의 마스크를 사용하여 상기 제 3 불순물 영역의 상기 제 1 부분 및 상기 제 2 부분 사이에 배치된 제 3 부분 및 상기 제 2 부분과 면접하는 제 4 부분, 상기 제 6 불순물 영역 및 상기 제 7 불순물 영역을 구비한 상기 폴리 실리콘층에 제 1 도전형의 불순물 이온을 주입함으로써, 상기 제 4 부분에, 상기 제 2 불순물 영역 및 상기 제 5 불순물 영역과 중첩하는 제 8 불순물 영역을 형성한다.
여기서, 제 1 도전형은 p형이고 상기 제 2 도전형은 n형이며, 상기 제 8 불순물 영역, 상기 제 7 불순물 영역, 상기 제 3 불순물 영역의 제 3 부분 및 상기 제 6 불순물 영역이 p-n-p-n 접합 게이트를 형성하고, 상기 제 4 불순물 영역은 소오스 영역이고, 상기 제 5 불순물 영역은 드레인 영역이다.
또한, 웨이퍼는 상기 실리콘층 하부에 형성된 실리콘 산화막과 상기 실리콘 산화막 하부에 형성된 실리콘 기판을 포함하며, 게이트 절연막은 실리콘 산화막이다.
이하 첨부한 도 2, 도 3 및 도 4a 내지 도 4d를 참조로 본 발명을 상세히 설명한다.
도 2는 본 발명에 따른 수평형 전력 모스페트의 평면도이고 도 3은 도 2의 a-a에 따른 단면도이다, 실리콘 기판(11)이 구비되고, 상기 실리콘 기판 상면에 실리콘 산화막(12)이 배치된다. 상기 실리콘 산화막(12) 상면에 불순물 영역들(13, 14, 15, 16)이 배치된다. 상기 불순물 영역들(13, 14, 15,16) 상부에는 게이트 절연막의 역할을 하는 실리콘 산화막(18)과 p-n-p-n접합 게이트(19, 20, 21, 22)가 배치된다. n+게이트(19) 하부에는 모스페트의 채널이 형성될 p- 불순물 영역(16)이 배치되고, 상기 p- 불순물 영역(16)의 일측에는 모스페트의 소오스 영역이 될 n+불순물 영역(15)이 배치된다. 상기 n+불순물 영역(15)은 n+게이트(19)와 소정 부분 중첩한다. 상기 p-불순물 영역(16)의 타측에는 n-드리프트 영역(13)이 상기 p-게이트(20), n+게이트(21) 및 p+게이트(22) 하부에까지 신장되어 배열된다. 상기 n-드리프트 영역(13)은 n+드레인 영역(14)과 접촉한다. n+드레인 영역(14)은 상기 게이트의 단부에 형성된 p+게이트(22)와 소정 부분 중첩한다. 소오스 전극은 n+불순물 영역(15)에 연결되고 드레인 전극은 n+불순물 영역(14)에 연결되고 게이트 전극은 p-게이트(19)에 연결된다.
동작을 설명한다. 모스페트가 오프 상태일 때, 즉 소오스 전극의 전압(Vs)이 0V, 게이트 전압(Vg)이 0V 이하이고 드레인 전압(Vd)이 양일 때, 소오스 전극과 게이트 전극은 접지되고 드레인 전극 쪽의 순방향 p-n 접합을 통해서 인가된 드레인 전압은 n+ 게이트(21)에 인가되고 n+ 게이트(21)와 p- 게이트(20)의 역전압에 의해 격리된다. p-게이트(20)는 n-드리프트 영역(13) 상면에 배치되고 낮게 도핑되어 있으므로, 역전압에 의해 공핍 영역이 n+게이트(19)로 확장된다. 공핍된 p- 게이트 (20)의 전하는 n-드리프트 영역(13)의 공핍층을 확장시키는 저항 판 역할을 한다. 따라서, 더 높은 농도의 n-드리프트 영역(13)을 가진 모스페트에서도 상대적으로 낮은 농도의 n-드리프트 영역을 가진 소자의 항복 전압과 동일한 항복 전압을 유지할 수 있다.
모스페트가 온 상태일 때, 즉 소오스 전극의 전압(Vs)이 0V, 게이트 전압(Vg)이 양이고 드레인 전압(Vd)이 양일 때, p-게이트(20)에 인가된 전압이 순방향의 pn 접합에 의해 소오스 영역 및 드레인 영역에 인접한 n+게이트(19, 21)로 전달되어 채널을 반전시킨다. 또한, p-게이트(20) 및 n+게이트(21) 하부에 배치된 n-드리프트 영역(13)의 전자가 실리콘 산화막(18) 표면에 축적되어 전자의 전달 전도도가 향상된다. 따라서, 모스페트의 전류 구동 능력이 향상되고 온 저항이 감소된다. 한편, n+게이트 (19, 21)에 전달된 게이트 전압은 소오스 및 드레인 접합과 연결된 n+/p+접합의 역방향 전압에 의해 차단된다(도 2 참조).
도 4a 내지 도 4d를 참조로 본 발명에 따른 모스페트의 제조 방법을 설명한다.
SDB(Silicon Ddirect Bonding) 기술 또는 SIMOX(SIlicon IMplanted by OXygen)에 의해 제작된 p형 웨이퍼를 출발 물질로 사용한다. p형 웨이퍼는 기판(21), 기판 상면에 형성된 실리콘 산화막(22) 및 상기 실리콘 산화막(22) 상면에 형성된 p형 이온이 도핑된 실리콘층(23)을 구비한다.
드리프트 영역을 설정하기 위해 소정의 마스크를 이용하여 n형의 불순물 이온을 상기 p형 이온이 도핑된 실리콘층(23)에 주입하여 실리콘층(23)의 일부분에 n-드리프트 영역(25)을 형성한다.
p형 불순물 영역(23a)과 n-불순물 영역(25) 상면에 게이트 산화막으로서 실리콘 산화막(26)을 형성한다. 상기 실리콘 산화막(26) 상면에 폴리 실리콘을 도포한 후 저농도의 p형 불순물 이온 예를 들면 보론 이온을 도핑하여 p형 폴리 실리콘층(27)을 형성한다.
상기 폴리 실리콘층(27) 및 상기 실리콘 산화막(26)의 가장 자리를 소정의 마스크를 사용하여 정렬되게 식각하여 p형 불순물 영역(23a)과 n- 드리프트 영역(25)의 일부를 노출시킨다. 다음, 결과물 전면에 대해 고농도의 n형 불순물을 이온 주입하여 n+게이트인 n+게이트(27b, 27c)과 n+불순물 영역인 소오스 및 드레인 영역(28, 29)을 형성한다. 한편, n+게이트(27b)와 n+게이트(27c) 사이에는 p형 게이트(27a)가 배치되어 있다. 다음, n+게이트(27b), n+게이트(27c) 및 p+ 게이트 접촉이 형성될 부분을 제외한 p형 게이트 (27a) 및 소오스 및 드레인 영역(28, 29)을 덮는 마스크를 이용하여 결과물 전면에 고농도의 p형 이온을 주입하여 p+게이트(27d)을 형성한다. NMOS와 PMOS가 동시에 형성될때는 n+소오스/드레인 이온 주입과 동시에 n+게이트를 형성하고 p+소오스/드레인 이온 주입과 동시에 p+게이트를 형성한다.
소오스 전극, 드레인 전극 및 게이트 전극을 형성하는 공정등을 포함하는 이후의 공정들은 종래의 방법과 같다.
p-n-p-n접합을 갖는 다결정 실리콘 게이트를 구현함으로써, 종래의 모스페트의 드리프트 영역의 불순물 농도를 높게 도핑하여도 낮게 도핑된 드리프트 영역을 갖는 모스페트와 동일한 항복 전압을 유지할 수 있다. 또한, 온 동작시 다결정 실리콘 게이트가 드레인 영역(14)까지 확장되므로 전류 구동 능력이 증가하고 온 저항이 감소한다. 그런데, 온 저항과 소자의 내압은 소자의 성능을 결정하는 중요한 인자로, 최소의 온 저항을 갖는 소자 설계가 유리하다. 따라서, 저전압으로 고주파 고전류 동작을 요하는 이동 통신용 시스템 등에 적절하다.
Claims (9)
- 실리콘 기판 상면에 형성된 매몰 절연막,상기 매몰 절연막 상면에 형성된 고농도의 제 1 도전형의 제 1 불순물 영역,상기 매몰 절연막 상면에 형성되되 상기 제 1 불순물 영역과 면접하는 저농도의 제 2 도전형의 제 2 불순물 영역,상기 매몰 절연막 상면에 형성되되 상기 제 2 불순물 영역과 면접하는 저농도의 제 1 도전형 제 3 불순물 영역,상기 매몰 절연막 상면에 형성되되 상기 제 3 불순물 영역과 면접하는 고농도의 제 1 도저형의 제 4 불순물 영역,상기 제 1 불순물 영역의 일단 상면에서 상기 제 4 불순물 영역의 일단 상면에까지 배치된 게이트 산화막, 및상기 게이트 산화막 상면에 형성되되, 상기 제 1 불순물 영역 및 상기 제 2 불순물 영역 상부에 형성된 고농도의 제 1 도전형의 제 5 불순물 영역, 상기 제 5 불순물 영역과 면접하여 상기 제 3 불순물 영역 상부 일부에 형성된 저농도의 제 2 도전형의 제 6 불순물 영역, 상기 제 6 불순물 영역과 면접하여 상기 제 3 불순물 영역 상부 다른 부분에 형성된 고농도의 제 1 도전형의 제 7 불순물 영역, 및 상기 제 7 불순물 영역과 면접하여 상기 제 3 불순물 영역 및 상기 제 4 불순물 영역과 중첩하는 고농도의 제 2 도전형의 제 8 불순물 영역을 구비하는 게이트를 구비하는 수평형 실리콘 온 인슐레이터 전력 모스페트.
- 제 1 항에 있어서, 상기 제 1 도전형은 n형이고, 상기 제 2 도전형은 p형인 수평형 실리콘 온 인슐레이터 전력 모스페트.
- 제 1 항에 있어서, 상기 매몰 절연막 및 상기 게이트 절연막이 실리콘 산화막인 수평형 실리콘 온 인슐레이터 전력 모스페트.
- 제 1 항에 있어서, 상기 제 1 불순물 영역은 소오스 영역이고, 상기 제 3 불순물 영역은 드리프트 영역이며, 상기 제 4 불순물 영역은 드레인 영역인 수평형 실리콘 온 인슐레이터 전력 모스페트.
- 상단부에 제 1 도전형의 불순물 이온이 도핑된 제 1 불순물 영역을 포함하는 실리콘층을 구비한 웨이퍼를 준비하는 단계,상기 제 1 불순물 영역의 소정 부분에 저농도의 제 2 도전형의 불순물을 이온 주입하여 제 2 불순물 영역을 형성하는 단계,상기 제 1 불순물 영역 및 상기 제 2 불순물 영역 상면에 게이트 절연막을 형성하는 단계,상기 게이트 산화막 상면에 저농도의 제 1 도전형의 불순물 이온이 도핑된 제 3 불순물 영역을 포함하는 폴리 실리콘층을 형성하는 단계,소정의 마스크를 사용하여 상기 제 3 불순물 영역 및 상기 게이트 산화막의 양 가장 자리를 정렬 식각하여 상기 제 1 불순물 영역의 일부분과 상기 제 2 불순물 영역의 일부분을 노출시키는 단계,소정의 마스크를 사용하여 상기 제 1 및 제 2 불순물 영역의 일부가 노출된 결과물 전면에 고농도의 제 2 도전형의 불순물 이온을 주입함으로써, 상기 제 1 및 제 2 불순물 영역 일부 각각에 제 4 및 제 5 불순물 영역을 형성함과 동시에 상기 제 3 불순물 영역 중 상기 제 4 불순물 영역 및 상기 제 1 불순물 영역 일부와 중첩하는 제 1 부분에 제 6 불순물 영역을 형성하고 상기 제 3 불순물 영역 중 상기 제 2 불순물 영역의 일부와 중첩하는 제 2 부분에 제 7 불순물 영역을 형성하는 단계, 및소정의 마스크를 사용하여 상기 제 3 불순물 영역의 상기 제 1 부분 및 상기 제 2 부분 사이에 배치된 제 3 부분 및 상기 제 2 부분과 면접하는 제 4 부분, 상기 제 6 불순물 영역 및 상기 제 7 불순물 영역을 구비한 상기 폴리 실리콘층에 제 1 도전형의 불순물 이온을 주입함으로써, 상기 제 4 부분에, 상기 제 2 불순물 영역및 상기 제 5 불순물 영역과 중첩하는 제 8 불순물 영역을 형성하는 단계를 구비하는 수평형 실리콘 온 인슐레이터 전력 모스페트의 제조 방법.
- 제 5 항에 있어서, 상기 제 1 도전형은 p형이고 상기 제 2 도전형은 n형인 수평형 실리콘 온 인슐레이터 전력 모스페트의 제조 방법.
- 제 6 항에 있어서, 상기 제 6 불순물 영역, 상기 제 3 불순물 영역의 제 3 부분, 상기 제 7 불순물 영역 및 상기 제 8 불순물 영역이 n-p-n-p 접합 게이트이고, 상기 제 4 불순물 영역은 소오스 영역이고, 상기 제 5 불순물 영역은 드레인 영역인 수평형 실리콘 온 인슐레이터 전력 모스페트의 제조 방법.
- 제 5 항에 있어서, 상기 웨이퍼는 상기 실리콘층 하부에 형성된 실리콘 산화막과 상기 실리콘 산화막 하부에 형성된 실리콘 기판을 포함하는 수평형 실리콘 온 인슐레이터 전력 모스페트의 제조 방법.
- 제 5 항에 있어서, 상기 게이트 절연막은 실리콘 산화막인 수평형 실리콘 온 인슐레이터 전력 모스페트의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970076729A KR100264729B1 (ko) | 1997-12-29 | 1997-12-29 | 수평형 실리콘 온 인슐레이터 전력 모스페트 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970076729A KR100264729B1 (ko) | 1997-12-29 | 1997-12-29 | 수평형 실리콘 온 인슐레이터 전력 모스페트 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990056718A KR19990056718A (ko) | 1999-07-15 |
| KR100264729B1 true KR100264729B1 (ko) | 2000-09-01 |
Family
ID=19529327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970076729A KR100264729B1 (ko) | 1997-12-29 | 1997-12-29 | 수평형 실리콘 온 인슐레이터 전력 모스페트 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100264729B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100948303B1 (ko) | 2007-12-27 | 2010-03-17 | 주식회사 동부하이텍 | 수평형 디모스 트랜지스터의 제조방법 |
| KR20150144043A (ko) | 2014-06-16 | 2015-12-24 | 정성민 | 자전거 견인장치 |
-
1997
- 1997-12-29 KR KR1019970076729A patent/KR100264729B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100948303B1 (ko) | 2007-12-27 | 2010-03-17 | 주식회사 동부하이텍 | 수평형 디모스 트랜지스터의 제조방법 |
| KR20150144043A (ko) | 2014-06-16 | 2015-12-24 | 정성민 | 자전거 견인장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990056718A (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7795638B2 (en) | Semiconductor device with a U-shape drift region | |
| KR100256903B1 (ko) | 전계효과 트랜지스터 | |
| US6091086A (en) | Reverse blocking IGBT | |
| KR100886883B1 (ko) | 순방향 및 역방향 차단 장치 및 그 제조 방법 | |
| JP2932429B2 (ja) | Ｍｏｓ電界効果トランジスタ及びその製造方法 | |
| US11728421B2 (en) | Split trench gate super junction power device | |
| EP0111803B1 (en) | Lateral insulated-gate rectifier structures | |
| US20190386129A1 (en) | Power device having super junction and schottky diode | |
| US20030057478A1 (en) | Mos-gated power semiconductor device | |
| KR960043266A (ko) | 모오스 게이트형 전력 트랜지스터 | |
| JPH08222735A (ja) | 縦型トレンチｍｉｓｆｅｔおよびその製造方法 | |
| JP2004510329A (ja) | 半導体デバイスおよび半導体デバイスを形成する方法 | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN108682688B (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| KR20000029577A (ko) | 선형전류-전압특성을가지는반도체부품 | |
| EP0071335B1 (en) | Field effect transistor | |
| US6448588B2 (en) | Insulated gate bipolar transistor having high breakdown voltage in reverse blocking mode | |
| JPS60210861A (ja) | 半導体装置 | |
| EP3474330B1 (en) | Lateral insulated-gate bipolar transistor and manufacturing method therefor | |
| EP0665597A1 (en) | IGBT and manufacturing process therefore | |
| KR100264729B1 (ko) | 수평형 실리콘 온 인슐레이터 전력 모스페트 및 그 제조 방법 | |
| KR100300189B1 (ko) | 수평형에스오아이바이폴라모드전계효과트랜지스터및그형성방법 | |
| KR100492981B1 (ko) | 래터럴 이중확산 모스 트랜지스터 및 그 제조방법 | |
| EP4220697A1 (en) | Semiconductor device with trench isolation structures in a transition region and method of manufacturing | |
| CN113871456B (zh) | Ldmos器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050524 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |