KR100264328B1 - Fade out/in compensation device and method of a digital audio - Google Patents

Fade out/in compensation device and method of a digital audio Download PDF

Info

Publication number
KR100264328B1
KR100264328B1 KR1019970057366A KR19970057366A KR100264328B1 KR 100264328 B1 KR100264328 B1 KR 100264328B1 KR 1019970057366 A KR1019970057366 A KR 1019970057366A KR 19970057366 A KR19970057366 A KR 19970057366A KR 100264328 B1 KR100264328 B1 KR 100264328B1
Authority
KR
South Korea
Prior art keywords
shift
mode switching
audio
parallel
digital
Prior art date
Application number
KR1019970057366A
Other languages
Korean (ko)
Other versions
KR19990035544A (en
Inventor
이희수
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970057366A priority Critical patent/KR100264328B1/en
Publication of KR19990035544A publication Critical patent/KR19990035544A/en
Application granted granted Critical
Publication of KR100264328B1 publication Critical patent/KR100264328B1/en

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/12Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1262Formatting, e.g. arrangement of data block or words on the record carriers with more than one format/standard, e.g. conversion from CD-audio format to R-DAT format
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10037A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10222Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/10231Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein an asynchronous, free-running clock is used; Interpolation of sampled signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10268Improvement or modification of read or write signals bit detection or demodulation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE: Adjusting device and method for fade out/in of a digital audio are provided to efficiently suppress a discontinuous sound generated when converting modes. CONSTITUTION: An audio stream is inputted and is decoded. A right shift bit number is reduced at an end of a mode convert section. An edge detect clock of a high state is detected in a rising edge and a falling edge of a left/right channel clock. The serial audio stream is synchronized to the edge detect clock for converting into parallel audio data. After detecting a start of a mode switching section, an upper right shift operation is performed to detect an end of the mode switching section. Then, the shift bit number is reduced for being identified with a minimum shift bit number. The parallel shifted audio data are synchronized to the edge detect clock to be converted into serial data stream.

Description

디지털 오디오의 페이드 아우트/인 조정장치 및 방법Fade out / in controls and methods of digital audio

본 발명은 디지털 오디오의 페이드 아우트/인 조정 장치 및 방법(Apparatus and Method for Adjusting Fade Out/In for Digital Audio)에 관한 것으로, 더욱 상세하게는 적어도 두 개 이상의 디지털 오디오 형식(digital audio format)을 포함하는 오디오 스트림을 입력받아 재생할 시에 서로 다른 디지털 오디오 형식 간의 모드 절환이 수행되는 모드 절환 구간에서 쉬프트 연산에 의해 페이드 아우트/인 조정 기능을 구현함으로써 모드 절환시에 발생하는 불연속음의 발생을 효과적으로 억제할 수 있는 디지털 오디오의 페이드 아우트/인 조정 장치 및 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to an apparatus and a method for adjusting a fade out / in of digital audio, and more particularly, to at least two or more digital audio formats. In the mode switching section in which the mode switching between different digital audio formats is performed when the audio stream is input and played, a fade out / in adjustment function is implemented by a shift operation to effectively suppress the occurrence of discontinuous sound generated during the mode switching. The present invention relates to a fade out / in control apparatus and method for digital audio.

오늘날, 디지털 비디오 디스크 플레이어(Digital Video Disk Player; DVDP), 레이저 디스크 플레이어(Laser Disk Player; LDP), 컴팩트 디스크 롬 드라이버(CD-ROM driver), 하드 디스크 드라이버, 테이프 드라이버 등과 같은 미디어 재생 매체는 관련 기술의 비약적인 발전과 저가 정책에 따른 대중적인 보급에 힘입어 이와 관련한 소프트웨어/하드웨어적인 결과물들을 다수 창출하고 있다.Today, media playback media such as Digital Video Disk Player (DVDP), Laser Disk Player (LDP), Compact Disc ROM Driver, Hard Disk Driver, Tape Driver, etc. Thanks to the rapid development of technology and popular dissemination under low-cost policies, many software / hardware results are created.

이러한 미디어 재생 매체를 통해 재생할 수 있는 저장 매체(즉, 테이프, 자기 디스크, 컴팩트 디스크, 하드 디스크, 레이져 디스크, 디지털 비디오 디스크 등)에는 다수의 디지털 오디오 형식에 입각하여 기록된 오디오 스트림(Audio Stream)이 혼재되어 있는 것이 일반적이다.Storage media that can be played back through such media playback media (ie, tapes, magnetic disks, compact disks, hard disks, laser disks, digital video disks, etc.) are recorded based on a number of digital audio formats. This mixture is common.

이러한 경우에 있어서, 저장 매체에 기록된 오디오 스트림을 재생할 시에 서로 다른 디지털 오디오 형식 간의 모드 절환이 수행되는 모드 절환 구간에서는 모드 절환 과정에서 잡음, 과도음과 같은 불연속음이 빈번하게 발생하는데, 이러한 불연속음을 제거하거나 억제하기 위해 사용하는 가장 일반적인 방법은 모드 절환 구간에서는 오디오 스트림의 재생을 중지하고, 재생된 오디오를 묵음(mute)처리하는 것이다.In this case, discontinuous sounds such as noise and transients frequently occur during mode switching in the mode switching section in which mode switching between different digital audio formats is performed when the audio stream recorded on the storage medium is played back. The most common method used to remove or suppress discontinuous sounds is to stop the playback of the audio stream and mute the played audio in the mode switching section.

제1도는 일반적인 오디오/비디오 복호 장치를 나타낸 블록도이다.1 is a block diagram showing a general audio / video decoding apparatus.

일반적인 오디오/비디오 복호 장치는 제1도에 도시한 바와 같이, 비디오 신호경로(10)와 오디오 신호 경로(20)로 구성되어 있는데, 비디오 신호경로(10)는 비디오 복호부(11)와 디지털 아날로그 변환부(12)로 구성되고, 오디오 신호 경로(20)는 오디오 복호부(21), 디지털 아날로그 변환부(22)와 S/P DIF 전송부(Sony/Philips Digital InterFace Transmitter; 23)로 구성되어 있어 입력된 오디오/비디오 스트림을 각각 복호화하여 아날로그나 디지털 출력 단자로 신호를 출력한다.As shown in FIG. 1, a general audio / video decoding apparatus includes a video signal path 10 and an audio signal path 20. The video signal path 10 includes a video decoder 11 and a digital analogue. The audio signal path 20 is composed of an audio decoder 21, a digital analog converter 22, and an S / P DIF transmitter (Sony / Philips Digital InterFace Transmitter) 23. It decodes the input audio / video stream and outputs the signal to the analog or digital output terminal.

상기 구성의 동작을 상세히 기술하면, 입력된 오디오/비디오 스트림은 비디오 신호와 오디오 신호로 분리되고 비디오 신호는 비디오 신호 처리부(10)에 입력된다.To describe the operation of the above configuration in detail, the input audio / video stream is divided into a video signal and an audio signal, and the video signal is input to the video signal processor 10.

이때, MPEG-1(Motion Picture Experts Group-1)이나 MPEG-1(Motion Picture Experts Group-1) 비디오 복호부가 사용되고, 복원된 디지털 비디오 신호는 디지털 아날로그 변환부(12)에 입력되어 아날로그 신호로 변환된다.At this time, the MPEG-1 (Motion Picture Experts Group-1) or MPEG-1 (Motion Picture Experts Group-1) video decoder is used, and the reconstructed digital video signal is input to the digital-analog converter 12 and converted into an analog signal. do.

또한, 오디오/비디오 스트림 중 분리된 오디오 신호는 오디오 신호 처리부(20)에 입력되어 오디오 복호부(21)를 통하여 압축 이전의 신호로 신장이 되고, 통상의 DVDP의 경우는 MPEG, AC-3 또는 선형 PCM(linear PCM; linear pulse code modulation)의 세가지 모드가 사용됨으로 스트림의 종류에 따라 각각의 모드에 적합하게 신장이 되며, 복원된 오디오 신호는 오디오용 디지털 아날로그 변환부(22)를 통해 아날로그로 변환되어 출력되거나 S/P DIF 전송부(23)를 통해 디지털 인터페이스 포맷에 입각한 디지털 신호로 출력된다.In addition, the separated audio signal of the audio / video stream is input to the audio signal processing unit 20 and expanded to the signal before compression through the audio decoding unit 21. In the case of a normal DVDP, MPEG, AC-3 or Since three modes of linear PCM (linear pulse code modulation) are used, they are extended appropriately for each mode according to the type of stream, and the restored audio signal is converted to analog through the digital-to-analog converter 22 for audio. The digital signal is converted and output or is output as a digital signal based on a digital interface format through the S / P DIF transmission unit 23.

이와 같은 오디오/비디오 복호 장치는 전술한 바와 같이, 모드 절환 과정에서 발생하는 불연속음을 제거하거나 억제하기 위해 서로 다른 디지털 오디오 형식간의 모드 절환이 수행되는 모드 절환 구간에서는 마이크로 컴퓨터(미도시) 등의 제어기에 의해 오디오 묵음(mute)제어 신호를 인가하여 디지털 아날로그 변환부의 출력 및 S/P DIF 전송부의 출력을 소거하거나 중지시킴으로써 모드 절환 구간의 전후에서 재생음의 손실이 발생되고 또 다른 형태의 모드 절환 잡음이 발생할 가능성이 높은 문제점이 있다.As described above, the audio / video decoding apparatus includes a microcomputer (not shown) in a mode switching section in which mode switching between different digital audio formats is performed to remove or suppress discontinuous sounds generated during the mode switching process. The audio mute control signal is applied by the controller to cancel or stop the output of the digital-to-analog converter and the output of the S / P DIF transmitter to cause loss of reproduction sound before and after the mode switching section, and another form of mode switching noise. There is a problem that is likely to occur.

특히, 급작스런 묵음처리에 기인한 부자연스런 모드 절환으로 인해 이를 청취하는 청취자에게 놀람이나 불쾌감을 조성하여 제품의 만족도나 신뢰감을 저하시키는 원인이 되고 있다.In particular, due to unnatural mode switching due to sudden mute processing has been a cause of surprise or discomfort to the listeners listening to this, causing a lowering of the satisfaction or confidence of the product.

본 발명은 이와 같은 문제를 해결하기 위해 안출된 것으로, 적어도 두 개 이상의 디지털 오디오 형식(digital audio format)을 포함하는 오디오 스트림을 입력받아 재생할 시에 서로 다른 디지털 오디오 형식 간의 모드 절환이 수행되는 모드 절환 구간에서 쉬프트 연산에 의해 페이드 아우트/인 조정 기능을 구현함으로써 모드 절환시에 발생하는 불연속음의 발생을 효과적으로 억제할 수 있는 디지털 오디오의 페이드 아우트/인 조정 장치 및 방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and mode switching in which mode switching between different digital audio formats is performed when an audio stream including at least two digital audio formats is received and played back is performed. It is an object of the present invention to provide an apparatus and method for adjusting fade out / in of digital audio that can effectively suppress generation of discontinuous sound generated during mode switching by implementing a fade out / in adjustment function by shift operation in a section.

제1도는 일반적인 오디오/비디오 복호 장치를 나타낸 블록도.1 is a block diagram showing a general audio / video decoding apparatus.

제2도는 본 발명에 따른 디지털 오디오의 페이드 아우트/인 조정 장치의 바람직한 실시예를 나타낸 블록도.2 is a block diagram showing a preferred embodiment of the fade out / in adjustment apparatus of digital audio according to the present invention.

제3도는 본 발명의 페이드 조정부의 바람직한 실시예를 도시한 블록도.3 is a block diagram showing a preferred embodiment of the fade adjustment unit of the present invention.

제4도는 본 발명의 페이드 조정부의 각 요부의 출력을 나타낸 타이밍도.4 is a timing diagram showing the output of each main portion of the fade adjustment unit of the present invention.

제5도는 쉬프트 연산 제어부의 쉬프트 비트수의 증감 상태를 도시한 예시도.5 is an exemplary diagram showing a state in which a shift bit number of the shift calculation control unit is increased or decreased.

제6도는 본 발명에 따른 디지털 오디오의 페이드 아우트/인 조정 방법의 바람직한 실시예의 흐름도를 도시한 것이다.Figure 6 shows a flowchart of a preferred embodiment of the method for adjusting the fade out / in of digital audio according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21 : 오디오 복호부 22 : 아날로그 디지털 변환부21: audio decoder 22: analog-to-digital converter

23 : S/P DIF 전송부 100 : 페이드 조정부23: S / P DIF transmitter 100: fade adjustment unit

110 : 에지 검출 회로부 120 : 직렬 병렬 변환부110: edge detection circuit portion 120: series parallel conversion portion

130 : 우 쉬프트 연산부 140 : 쉬프트 연산 제어부130: right shift calculation unit 140: shift calculation control unit

150 : 병렬 직렬 변환부150: parallel serial converter

이와 같이 목적을 달성하기 위한 본 발명은 적어도 두개 이상의 디지털 오디오 형식(digital audio format)을 포함하는 오디오 스트림을 입력받아 각각의 디지털 오디오 형식으로 복호하고, 복호한 오디오 스트림을 입력받아 서로 다른 디지털 오디오 형식 간의 모드 절환이 수행되는 모드 절환 구간의 시작점에서 우 쉬프트 연산의 쉬프트 비트수를 단계적으로 증가시키고, 상기 모드 절환 구간의 종점에서 우 쉬프트 연산의 쉬프트 비트수를 단계적으로 감소시킴에 의해 페이드 아우트/인 조정 기능을 수행하는 것이 특징이다.Thus, the present invention for achieving the object receives an audio stream including at least two digital audio formats (digital audio format) is decoded into each digital audio format, receiving a decoded audio stream is a different digital audio format Fade out / in by incrementally increasing the number of shift bits of the right shift operation at the beginning of the mode switching interval in which the mode switching is performed, and gradually reducing the number of shift bits of the right shift operation at the end of the mode switching interval. It is characterized by performing an adjustment function.

이하, 본 발명에 따른 디지털 오디오의 페이드 아우트/인 조정 장치의 바람직한 실시예의 구성 및 작용을 제2도를 참조하여 설명하면 다음과 같다.Hereinafter, the configuration and operation of a preferred embodiment of the fade out / in adjustment apparatus for digital audio according to the present invention will be described with reference to FIG.

제2도는 본 발명에 따른 디지털 오디오의 페이드 아우트/인 조정 장치의 바람직한 실시예를 나타낸 블록도이다.2 is a block diagram showing a preferred embodiment of the fade out / in adjustment apparatus of digital audio according to the present invention.

본 발명에 따른 디지털 오디오의 페이드 아우트/인 조정 장치의 바람직한 실시예를 제2도에 도시한 바와 같이, 오디오/비디오 스트림으로부터 분리 추출된 오디오 비트 스트림을 입력받는 오디오 복호부(21)를 포함하여 구성한다.As shown in FIG. 2, a preferred embodiment of an apparatus for adjusting fade out / in of digital audio according to the present invention includes an audio decoder 21 for receiving an audio bit stream separated from an audio / video stream. Configure.

이 오디오 복호부(21)는 적어도 두 개 이상의 디지털 오디오 형식(digital audio format)을 포함하는 오디오 스트림을 입력받아 각각의 디지털 오디오 형식으로 복호한다.The audio decoder 21 receives an audio stream including at least two digital audio formats and decodes each digital audio format.

이후, 페이드 조정부(100)는 상기 오디오 복호부(21)의 출력을 입력받아 서로 다른 디지털 오디오 형식 간의 모드 절환이 수행되는 모드 절환 구간의 시작점에서 우 쉬프트 연산(right shift operation)의 쉬프트 비트수를 단계적으로 증가시키고, 상기 모드 절환 구간의 종점에서 우 쉬프트 연산의 쉬프트 비트수를 단계적으로 감소시킴에 의해 페이드 아우트/인 조정 기능을 수행한다.Thereafter, the fade adjuster 100 receives the output of the audio decoder 21 to determine the number of shift bits of the right shift operation at the start of the mode switching section in which mode switching between different digital audio formats is performed. A fade out / in adjustment function is performed by incrementally increasing and gradually decreasing the number of shift bits of the right shift operation at the end point of the mode switching interval.

다시 말해서, 우 쉬프트 연산을 위한 쉬프트 비트수를 단계적으로 증가시키는 것은 페이드 아우트(fade out) 기능을 수행하기 위한 것이고, 쉬프트 비트수를 단계적으로 감소시키는 것은 페이드 인(fade in) 기능을 수행하기 위한 것으로, 이에 따르면, 자연스러운 모드 절환을 구현할 수 있다.In other words, incrementally increasing the number of shift bits for the right shift operation is for performing a fade out function, and decreasing the number of shift bits in steps is for performing a fade in function. According to this, it is possible to implement natural mode switching.

이후, 아날로그 디지털 변환부(22)는 상기 페이드 조정부(100)의 출력을 입력받아 디지털 아날로그 변환하여 출력하고, S/P DIF 전송부(23)는 S/P DIF(Sony/Philips Digital Interface) 포맷으로 변환하여 디지털 출력을 출력한다.Thereafter, the analog-to-digital converter 22 receives the output of the fade adjuster 100 and outputs the digital-to-analog converter, and the S / P DIF transmitter 23 is an S / P DIF (Sony / Philips Digital Interface) format. To digital output.

제3도는 본 발명의 페이드 조정부(100)의 바람직한 실시예를 도시한 블록도이다.3 is a block diagram showing a preferred embodiment of the fade adjustment unit 100 of the present invention.

본 발명의 페이드 조정부(100)는 제3도에 도시된 바와 같이, 좌측 채널 및 우측 채널을 각각 동기시키기 위해 외부 클럭 장치로부터 발생되는 에지 검출 클럭(Left/Right channel clock)의 상승 에지(rising edge) 및 하강 에지(falling edge)에서 하이 상태의 에지 검출 클럭을 발생하는 에지 검출 회로부(110); 오디오 복호부(21)로부터 입력된 직렬 오디오 스트림을 상기 에지 검출 클럭에 동기시켜 소정 길이의 병렬 오디오 데이터 단위로 변환하는 직렬 병렬 변환부(120); 상기 에지 검출 클럭에 동기시켜 상기 직렬 병렬 변환부(120)로부터 입력된 병렬 오디오 데이터를 입력되는 쉬프트 비트수 만큼 상기 한 주기의 좌/우 채널 클럭 단위로 우 쉬프트 연산하는 우 쉬프트 연산부(130); 상기 모드 절환 구간의 시작점에 인가되는 모드 절환 신호를 검출함에 따라 상기 에지 검출 클럭에 동기시켜 기설정된 최대 쉬프 비트수와 동일해질 때 까지 상기 쉬프트 비트수를 단계적으로 증가시키고, 상기 모드 절환 구간의 종점을 검출함에 따라 기설정된 취소 쉬프트 비트수와 동일해질 때 까지 상기 최대 쉬프트 비트수로 세팅된 쉬프트 비트수를 단계적으로 감소시키는 쉬프트 연산 제어부(140); 및 우 쉬프트 연산부(130)에 의해 쉬프트 연산된 병렬 오디오 데이터를 상기 에지 검출 클럭에 동기시켜 직렬 데이터 스트림으로 변환하는 병렬 직렬 변환부(150)로 구성된다.As shown in FIG. 3, the fade adjuster 100 of the present invention has a rising edge of a left / right channel clock generated from an external clock device to synchronize the left channel and the right channel, respectively. Edge detection circuitry 110 for generating a high state edge detection clock at the falling edge; A serial parallel converter 120 for converting the serial audio stream input from the audio decoder 21 into parallel audio data units of a predetermined length in synchronization with the edge detection clock; A right shift operation unit 130 for performing right shift operation on the left / right channel clock units of the one cycle by the number of shift bits inputted from the serial-parallel converter 120 in synchronization with the edge detection clock; Upon detecting the mode switching signal applied to the start point of the mode switching section, the shift bit number is increased in steps until the maximum shift bit number is set in synchronization with the edge detection clock, and the end point of the mode switching section is increased. A shift operation control unit (140) which gradually reduces the number of shift bits set to the maximum number of shift bits until it is equal to a predetermined number of cancel shift bits as it is detected; And a parallel serial converter 150 for converting the parallel audio data shifted by the right shift calculator 130 into a serial data stream in synchronization with the edge detection clock.

이와 같이 구성된 본 발명의 페이드 조정부(100)의 작용을 설명하면, 우선, 에지 검출 회로부(110)는 외부의 클럭 발생 장치로부터 발생된 에지 검출 클럭의 하강 및 상승 에지에서 양의 클럭(즉, 하이 상태의 클럭)을 발생시키고 이렇게 발생된 에지 검출 클럭은 직렬 병렬 변환부(120)와 쉬프트 연산 제어부(140) 및 병렬 직렬 변환부(150)를 동기시킨다.Referring to the operation of the fade adjustment unit 100 of the present invention configured as described above, first, the edge detection circuit unit 110 is a positive clock (that is, high on the falling and rising edges of the edge detection clock generated from an external clock generator). And the edge detection clock generated in this manner synchronizes the serial parallel converter 120, the shift operation controller 140, and the parallel serial converter 150.

직렬 병렬 변환부(120)는 에지 검출 회로부(110)로부터 발생된 에지 검출 클럭에 동기되고 오디오 복호부(21)로부터 입력된 직렬 오디오 스트림을 소정 길이의 병렬 오디오 데이터 단위로 변환하고, 우 쉬프트 연산부(130) 는 상기 직렬 병렬 변환부(120)로부터 입력된 병렬 오디오 데이터를 입력되는 쉬프트 비트수 만큼 상기한 주기의 좌/우 채널 클럭 단위로 우 쉬프트 연산을 수행하여 출력한다.The serial parallel converter 120 converts the serial audio stream inputted from the audio decoder 21 into the parallel audio data unit having a predetermined length in synchronization with the edge detection clock generated from the edge detection circuit 110 and converts the right audio shift unit into a predetermined length. 130 outputs the parallel audio data inputted from the serial-parallel converter 120 by performing a right shift operation in units of the left / right channel clocks of the period as many as the number of shift bits.

쉬프트 연산 제어부(140)는 에지 검출 회로부(110)로부터 발생된 에지 검출 클럭에 동기되고 외부로부터 입력된 모드 절환 신호가 검출됨에 따라 쉬프트 비트수를 발생하고, 우 쉬프트 연산부(130)는 직렬 병렬 변환부(110)로부터 입력받은 병렬 오디오 데이터를 쉬프트 연산 제어부(140)에서 발생된 쉬프트 비트수만큼 우 쉬프트시키며, 병렬 직렬 변환부(150)는 에지 검출 회로부(110)로부터 발생된 에지 검출 클럭에 동기되고 우 쉬프트 연산부(130)로부터 우 쉬프트 연산된 병렬 오디오 데이터를 입력받아 직렬 데이터 스트림으로 변환하여 디지털 아날로그 변환부(22) 및 S/P DIF 전송부(23)로 출력한다.The shift operation control unit 140 generates the number of shift bits as the mode switching signal input from the outside is synchronized with the edge detection clock generated from the edge detection circuit unit 110, and the right shift operation unit 130 converts the serial-parallel conversion. The parallel audio data received from the unit 110 is shifted right by the number of shift bits generated by the shift operation control unit 140, and the parallel-serial conversion unit 150 synchronizes with the edge detection clock generated from the edge detection circuit unit 110. Then, the right shift operation unit 130 receives the right shifted parallel audio data, converts it into a serial data stream, and outputs it to the digital-to-analog converter 22 and the S / P DIF transmitter 23.

제4도는 본 발명의 페이드 조정부(100)의 각 요부의 출력을 나타낸 타이밍도이다.4 is a timing diagram showing the output of each main part of the fade adjustment unit 100 of the present invention.

제4(a)도는 좌측 채널 및 우측 채널을 각각 동기시키기 위해 외부 클럭 장치로부터 발생되는 좌/우 채널 클럭(Left/Right channel clock)을 나타낸 것이고, 제4(b)도는 좌/우 채널 클럭의 하강 및 상승 에지에서 에지 검출 회로부(110)로부터 발생된 신호이며, 제4(c)도는 오디오 복호부(21)로부터 입력되는 데이터 스트림이며, 제4(d)도는 전술한 입력 데이터 스트림이 직렬 병렬 변환부(120)에 의해 변환된 병렬 신호인 병렬 오디오 데이터이며, 제4(e)도는 병렬 오디오 데이터가 우 쉬프트 연산부(130)에 의해 우 쉬프트 된 신호이며, 제4(f)도는 병렬 직렬 변환부(150)에 의해 복원된 직렬 데이터 스트림을 나타낸 것이다.FIG. 4 (a) shows a left / right channel clock generated from an external clock device for synchronizing the left channel and the right channel, respectively. FIG. 4 (b) shows the left / right channel clock. 4 (c) is a data stream input from the audio decoder 21, and FIG. 4 (d) shows the input data stream in series and parallel. The parallel audio data, which is a parallel signal converted by the converter 120, is a signal in which the parallel audio data is right shifted by the right shift calculator 130, and the fourth (f) is a parallel serial conversion. A serial data stream restored by section 150 is shown.

여기서, 쉬프트 연산 제어부(140)는 상기 모드 절환 구간의 시작점에 인가되는 모드 절환 신호를 검출함에 따라 상기 에지 검출 클럭에 동기시켜 기설정된 최대 쉬프트 비트수와 동일해질 때 까지 상기 쉬프트 비트수를 단계적으로 증가시키고, 상기 모드 절환 구간의 종점을 검출함에 따라 기설정된 최소 쉬프트 비트수와 동일해질 때 까지 상기 최대 쉬프트 비트수로 세팅된 쉬프트 비트수를 단계적으로 감소시켜 상기 우 쉬프트 연산부에 입력시킨다.Here, the shift operation control unit 140 detects the mode switching signal applied to the start point of the mode switching interval, and incrementally shifts the shift bit number until it is equal to a preset maximum shift bit number in synchronization with the edge detection clock. As the end point of the mode switching section is increased, the number of shift bits set to the maximum number of shift bits is gradually decreased and inputted to the right shift calculator until the minimum shift bit number is equal to a preset minimum number of shift bits.

이때, 최대 쉬프트 비트수 및 최소 쉬프트 비트수는 각각 상기 병렬 오디오 데이터의 비트수 및 0 비트인 것이 바람직하며, 제5도는 병렬 오디오 데이터의 비트수가 16비트인 예를 도시한 것이다.At this time, the maximum number of shift bits and the minimum number of shift bits are preferably the number of bits and zero bits of the parallel audio data, respectively. FIG. 5 shows an example in which the number of bits of the parallel audio data is 16 bits.

제5도는 쉬프트 연산 제어부(140)의 쉬프트 비트수의 증감 상태를 도시한 예시도이다.5 is an exemplary diagram illustrating a state in which the shift bit number of the shift operation control unit 140 increases or decreases.

모드 절환 구간의 시작점에서 외부로부터 모드 절환 신호가 쉬프트 연산 제어부(140)로 입력되면 쉬프트 연산 제어부(140)는 좌/우 채널 클럭의 매 주기마다 1비트씩 증가된 쉬프트 비트수가 0으로부터 16이 될 때까지 증가시킨 후, 이와 같은 상태를 모드 절환 구간의 종점이 검출되는 시점 까지 유지한다.When the mode switching signal is input from the outside to the shift operation control unit 140 at the start of the mode switching period, the shift operation control unit 140 increases the number of shift bits increased by 1 bit for each period of the left / right channel clock. After increasing, the state is maintained until the end point of the mode switching section is detected.

즉, 16비트의 병렬 오디오 데이터를 대상으로 우 쉬프트 연산을 위한 쉬프트 비트수가 0으로부터 16이 될 때 까지 단계적으로 증가시킴에 따라 이를 입력받아 우 쉬프트 연산 처리를 수행하는 우 쉬프트 연산부(130)는 결과적으로 페이드 아우트 가능을 수행하게 되며, 16비트 까지 우 쉬프트된 상태에서 모드 절환 구간의 종점까지는 묵음 처리가 수행된다.That is, the right shift operator 130 that receives the right shift operation and performs the right shift operation as the shift bit number for the right shift operation increases from 0 to 16 for 16-bit parallel audio data is consequently increased. The fade out function is performed, and the mute process is performed to the end point of the mode switching section in the state shifted right by 16 bits.

이후, 모드 절환 구간의 종점이 검출된 후, 즉, 모드 절환이 수행된 후에는 쉬프트 연산 제어부(140)는 16비트로 세팅된 쉬프트 비트수를 좌/우 채널 클럭의 매 주기마다 1비트씩 0비트가 될 때 까지 감소시켜 우 쉬프트 연산부(130)에 입력시킨다.Thereafter, after the end point of the mode switching interval is detected, that is, after the mode switching is performed, the shift operation control unit 140 sets the number of shift bits set to 16 bits by one bit for each period of the left and right channel clocks. It decreases until it is inputted to the right shift calculator 130.

즉, 16비트의 병렬 오디오 데이터를 대상으로 우 쉬프트 연산을 위한 쉬프트 비트수를 16으로부터 0이 될 때 까지 단계적으로 감소시킴에 따라 이를 입력받아 우 쉬프트 연산 처리를 수행하는 우 쉬프트 연산부(130)는 결과적으로 페이드 인(fade in) 가능을 수행하게 되며, 0비트의 우 쉬프트 연산은 곧 쉬프트 연산을 중지한 것과 동일함에 따라 정상적으로 오디오 데이터를 재생되는 것을 의미한다.That is, as the number of shift bits for the right shift operation is reduced step by step from 16 to 0 for 16-bit parallel audio data, the right shift operation unit 130 receiving the right shift operation and performing the right shift operation is performed. As a result, fade in is possible, and a 0-bit right shift operation means that audio data is normally played back as it is the same as stopping the shift operation.

이하, 본 발명에 따른 디지털 오디오의 페이드 아우트/인 조정 방법의 바람직한 실시예를 제6도를 참조하여 설명하면 다음과 같다.Hereinafter, a preferred embodiment of the fade out / in adjustment method of digital audio according to the present invention will be described with reference to FIG.

제6도는 본 발명에 따른 디지털 오디오의 페이드 아우트/인 조정 방법의 바람직한 실시예의 흐름도를 도시한 것이다.Figure 6 shows a flowchart of a preferred embodiment of the method for adjusting the fade out / in of digital audio according to the present invention.

본 발명에 따른 디지털 오디오의 페이드 아우트/인 조정 방법의 바람직한 실시예는 제6도에 도시한 바와 같이, 적어도 두 개 이상의 디지털 오디오 형식(digital audio format)을 포함하는 오디오 스트림을 입력받아 각각의 디지털 오디오 형식으로 복호하는 오디오 복호 단계(S100)를 수행하도록 한다.According to a preferred embodiment of the method for adjusting fade out / in of digital audio according to the present invention, as shown in FIG. 6, an audio stream including at least two or more digital audio formats is input to each digital digital audio format. An audio decoding step S100 of decoding to an audio format is performed.

이후, 페이드 조정 단계(S200)에서는 상기 오디오 스트림을 입력받아 서로 다른 디지털 오디오 형식 간의 모드 절환이 수행되는 모드 절환 구간의 시작점에서 우 쉬프트 연산의 쉬프트 비트수를 단계적으로 증가시키고, 상기 모드 절환 구간의 종점에서 우 쉬프트 연산의 쉬프트 비트수를 단계적으로 감소시킴에 의해 페이드 아우트/인 조정 기능을 수행한다.Then, in the fade adjustment step (S200), the shift bit number of the right shift operation is gradually increased at the start of the mode switching section in which the mode switching between different digital audio formats is performed by receiving the audio stream, The fade out / in adjustment function is performed by gradually decreasing the number of shift bits of the right shift operation at the end point.

이후, 아날로그 디지털 변환 단계(S110)에서는 우 쉬프트 연산된 오디오 스트림을 입력받아 디지털 아날로그 변환하여 출력하고, S/P DIF 전송 단계(S120)에서는 S/P DIF(Sony/Philips Digital Interface) 포맷으로 변환하여 디지털 출력을 출력한다.Subsequently, the analog-to-digital conversion step (S110) receives the right shifted audio stream and outputs the digital analog conversion, and in the S / P DIF transmission step (S120), the S / P DIF (Sony / Philips Digital Interface) format is converted. To output the digital output.

이하, 상기 페이드 조정 단계(S200)를 상술하기로 한다.Hereinafter, the fade adjustment step (S200) will be described in detail.

제5도에 도시한 바와 같이, 페이드 조정 단계(S200)는 좌측 채널 및 우측 채널을 각각 동기시키기 위한 좌/우 채널 클럭(Left/Right channel clock)의 상승 에지(rising edge) 및 하강 에지(falling edge)에서 하이 상태의 에지 검출 클럭을 발생하는 에지 검출 단계(S210)를 수행한다.As shown in FIG. 5, the fade adjustment step S200 may include a rising edge and a falling edge of a left / right channel clock for synchronizing the left channel and the right channel, respectively. At the edge), an edge detection step S210 for generating an edge detection clock in a high state is performed.

직렬 병렬 변환 단계(S220)에서는 직렬로 입력되는 상기 오디오 스트림을 상기 에지 검출 클럭에 동기시켜 소정 길이의 병렬 오디오 데이터 단위로 변환한다.In the serial-to-parallel conversion step (S220), the audio stream serially input is converted into parallel audio data units having a predetermined length in synchronization with the edge detection clock.

이후, 모드 절환 시작점 검출 단계(S230)에서는 서로 다른 디지털 오디오 형식 간의 모드 절환이 수행되는 모드 절환 구간의 시작점을 검출한다.Thereafter, in the mode switching start point detection step (S230), the starting point of the mode switching section in which the mode switching between different digital audio formats is performed is detected.

모드 절환 구간의 시작점이 검출되면, 상향 우 쉬프트 연산 단계(S240)에서는 상기 에지 검출 클럭에 동기시켜 상기 병렬 오디오 데이터를 대상으로 쉬프트 비트수가 기설정된 최대 쉬프트 비트수와 동일해질 때 까지 상기 한 주기의 좌/우 채널 클럭 단위로 상향 우 쉬프트 연산한다.When the start point of the mode switching interval is detected, in the up-right shift operation step (S240), the one shift of the one cycle until the number of shift bits is equal to a preset maximum number of shift bits for the parallel audio data in synchronization with the edge detection clock. Up-right shift operation in left / right channel clock unit.

이후, 모드 절환 종점 검출 단계(S250)에서는 상기 모드 절환 구간의 종점을 검출한다.Thereafter, the mode switching end point detection step (S250) detects the end point of the mode switching section.

모드 절환 구간의 종점이 검출되면, 하향 우 쉬프트 연산 단계(S260)에서는 상기 에지 검출 클럭에 동기시켜 상기 병렬 오디오 데이터를 대상으로 기설정된 최소 쉬프트 비트수와 동일해질 때 까지 최대 쉬프트 비트수로 세팅된 쉬프트 비트수를 단계적으로 감소시켜 한 주기의 좌/우 채널 클럭 단위로 하향 우 쉬프트 연산한다.When the end point of the mode switching interval is detected, in the downward right shift calculation step (S260), the maximum shift bit number is set to be synchronized with the edge detection clock until it is equal to the minimum shift bit number preset for the parallel audio data. The number of shift bits is decreased stepwise to perform the down-right shift operation in units of the left and right channel clock units of one period.

여기서, 최대 쉬프트 비트수 및 최소 쉬프트 비트수는 각각 상기 병렬 오디오 데이터의 비트수 및 0인 것이 바람직하며, 병렬 오디오 데이터의 비트수는 16인 것이 바람직하다.Here, the maximum number of shift bits and the minimum number of shift bits are preferably the number of bits and zero of the parallel audio data, respectively, and the number of bits of the parallel audio data is preferably 16.

병렬 직렬 변환 단계(S270)에서는 쉬프트 연산된 병렬 오디오 데이터를 상기 에지 검출 클럭에 동기시켜 직렬 데이터 스트림으로 변환한다.In the parallel serial conversion step (S270), the shifted parallel audio data is converted into a serial data stream in synchronization with the edge detection clock.

본원에서 사용되는 용어(terminology)들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로써 이는 당분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로 그 정의는 본원의 전반에 걸친 내용을 토대로 내려져야 할 것이다.Terminologies used herein are terms defined in consideration of functions in the present invention, which may vary according to the intention or customs of those skilled in the art, and the definitions should be made based on the contents throughout the present application. will be.

또한, 본원에서는 본 발명의 바람직한 실시예를 통해 본 발명을 설명했으므로 본 발명의 기술적인 난이도 측면을 고려할 때, 당분야에 통상적인 기술을 가진 사람이면 용이하게 본 발명에 대한 또 다른 실시예와 다른 변형을 가할 수 있으므로, 상술한 설명에서 사상을 인용한 실시예와 변형은 모두 본 발명의 청구 범위에 모두 귀속됨은 명백하다.In addition, since the present invention has been described through the preferred embodiment of the present invention, in view of the technical difficulty aspects of the present invention, those having ordinary skill in the art can easily be different from another embodiment of the present invention. Since modifications may be made, it is obvious that both the embodiments and modifications cited in the above description belong to the claims of the present invention.

이상에서 상세하게 설명한 바와 같이, 적어도 두 개 이상의 디지털 오디오 형식(digital audio format)을 포함하는 오디오 스트림을 입력받아 각각의 디지털 오디오 형식으로 복호하고, 복호한 오디오 스트림을 입력받아 서로 다른 디지털 오디오 형식 간의 모드 절환이 수행되는 모드 절환 구간의 시작점에서 우 쉬프트 연산의 쉬프트 비트수를 단계적으로 증가시키고, 상기 모드 절환 구간의 종점에서 우 쉬프트 연산의 쉬프트 비트수를 단계적으로 감소시킴에 의해 페이드 아우트/인 조정 기능을 수행하는 것을 특징으로 하는 디지털 오디오의 페이드 아우트/인 조정장치 및 방법에 따르면, 모드 절환시에 발생하는 불연속음의 발생을 효과적으로 억제할 수 있는 이점이 있다.As described in detail above, an audio stream including at least two digital audio formats is received and decoded into respective digital audio formats, and a decoded audio stream is received between different digital audio formats. Fade out / in adjustment by incrementally increasing the number of shift bits of the right shift operation at the beginning of the mode switching interval in which the mode switching is performed, and gradually reducing the number of shift bits of the right shift operation at the end of the mode switching interval. According to the apparatus and method for fade out / in of digital audio characterized in that the function is performed, there is an advantage that the generation of discontinuous sound occurring at the time of mode switching can be effectively suppressed.

Claims (10)

적어도 두 개 이상의 디지털 오디오 형식(digital audio format)을 포함하는 오디오 스트림을 입력받아 각각의 디지털 오디오 형식으로 복호하는 오디오 복호부; 및 상기 오디오 복호부의 출력을 입력받아 서로 다른 디지털 오디오 형식 간의 모드 절환이 수행되는 모드 절환 구간의 시작점에서 우 쉬프트 연산의 쉬프트 비트수를 단계적으로 증가시키고, 상기 모드 절환 구간의 종점에서 우 쉬프트 연산의 쉬프트 비트수를 단계적으로 감소시킴에 의해 페이드 아우트/인 조정 기능을 수행하는 페이드 조정부를 포함하고, 상기 페이드 조정부는, 좌측 채널 및 우측 채널을 각각 동기시키기 위해 외부 클럭 장치로부터 발생되는 좌/우 채널 클럭(Left/Right channel clock)의 상승 에지(rising edge) 및 하강 에지(falling edge)에서 하이 상태의 에지 검출 클럭을 검출하는 에지 검출 회로부; 상기 오디오 복호부로부터 입력된 직렬 오디오 스트림을 상기 에지 검출 클럭에 동기시켜 소정 길이의 병렬 오디오 데이터 단위로 변환하는 직렬 병렬 변환부; 상기 에지 검출 클럭에 동기시켜 상기 직렬 병렬 변환부로부터 입력된 병렬 오디오 데이터를 입력되는 쉬프트 비트수 만큼 소정 주기 단위로 우 쉬프트 연산하는 우 쉬프트 연산부; 상기 모드 절환 구간의 시작점에 인가되는 모드 절환 신호를 검출함에 따라 상기 에지 검출 클럭에 동기시켜 기설정된 최대 쉬프트 비트수와 동일해질 때 까지 상기 쉬프트 비트수를 단계적으로 증가시키고, 상기 모드 절환 구간의 종점을 검출함에 따라 기설정된 최소 쉬프트 비트수와 동일해질 때 까지 상기 최대 쉬프트 비트수로 세팅된 쉬프트 비트수를 단계적으로 감소시켜 상기 우 쉬프트 연산부에 입력시키는 쉬프트 연산 제어부; 및 우 쉬프트 연산부에 의해 쉬프트 연산된 병렬 오디오 데이터를 상기 에지 검출 클럭에 동기시켜 직렬 데이터 스트림으로 변환하는 병렬 직렬 변환부를 포함하는 것을 특징으로 하는 디지털 오디오의 페이드 아우트/인 조정 장치.An audio decoder which receives an audio stream including at least two digital audio formats and decodes each of the digital audio formats; And incrementally shifting the number of shift bits of the right shift operation at a start point of a mode switching section in which mode switching between different digital audio formats is performed by receiving the output of the audio decoder, and performing a right shift operation at an end point of the mode switching section. And a fade adjuster for performing a fade out / in adjustment function by gradually reducing the number of shift bits, wherein the fade adjuster includes left and right channels generated from an external clock device to synchronize left and right channels, respectively. An edge detection circuit unit for detecting an edge detection clock in a high state at rising and falling edges of a left / right channel clock; A serial parallel converter for converting the serial audio stream input from the audio decoder into a parallel audio data unit having a predetermined length in synchronization with the edge detection clock; A right shift calculator configured to right shift the parallel audio data inputted from the serial-parallel converter by a predetermined period in synchronism with the edge detection clock; Upon detecting the mode switching signal applied to the start point of the mode switching section, the shift bit number is increased in steps until the maximum number of shift bits is equal to the preset maximum shift bit in synchronization with the edge detection clock, and ends of the mode switching section. A shift operation control unit which sequentially decreases the number of shift bits set to the maximum number of shift bits and inputs them to the right shift operation unit until detecting a predetermined minimum number of shift bits; And a parallel serial converter for converting the parallel audio data shifted by the right shift operator into a serial data stream in synchronization with the edge detection clock. 제1항에 있어서, 상기 페이드 조정부의 출력을 입력받아 디지털 아날로그 변환하여 출력하는 아날로그 디지털 변환부; 및 상기 페이드 조정부의 출력을 입력받아 S/P DIF(Sony/Philips Digital Interface) 포맷으로 변환하여 디지털 출력을 출력하는 S/P DIF 전송부를 더 포함하는 것을 특징으로 하는 디지털 오디오의 페이드 아우트/인 조정 장치.2. The apparatus of claim 1, further comprising: an analog-digital converter configured to receive an output of the fade adjustment unit and convert the digital-to-analog converter and output the digital-to-analog converter; And an S / P DIF transmitter configured to receive an output of the fade adjuster and convert the S / P DIF (Sony / Philips Digital Interface) format to output digital output. Device. 제2항에 있어서, 상기 최대 쉬프트 비트수는, 상기 병렬 오디오 데이터의 비트수인 것을 특징으로 하는 디지털 오디오의 페이드 아우트/인 조정 장치.The apparatus of claim 2, wherein the maximum number of shift bits is the number of bits of the parallel audio data. 제3항에 있어서, 상기 소정 주기 단위는, 상기 좌/우 채널 클럭의 한 주기 단위인 것을 특징으로 하는 디지털 오디오의 페이드 아우트/인 조정 장치.4. The apparatus as claimed in claim 3, wherein the predetermined period unit is one period unit of the left / right channel clock. 제3항에 있어서, 상기 병렬 오디오 데이터의 비트수는, 16인 것을 특징으로 하는 디지털 오디오의 페이드 아우트/인 조정 장치.The apparatus of claim 3, wherein the number of bits of the parallel audio data is 16. 제2항에 있어서, 상기 최소 쉬프트 비트수는, 0인 것을 특징으로 하는 디지털 오디오의 페이드 아우트/인 조정 장치.The apparatus of claim 2, wherein the minimum number of shift bits is zero. 적어도 두 개 이상의 디지털 오디오 형식(digital audio format)을 포함하는 오디오 스트림을 입력받아 각각의 디지털 오디오 형식으로 복호하는 오디오 복호 단계; 및 상기 오디오 스트림을 입력받아 서로 다른 디지털 오디오 형식 간의 모드 절환이 수행되는 모드 절환 구간의 시작점에서 우 쉬프트 연산의 쉬프트 비트수를 단계적으로 증가시키고, 상기 모드 절환 구간의 종점에서 우 쉬프트 연산의 쉬프트 비트수를 단계적으로 감소시킴에 의해 페이드 아우트/인 조정 기능을 수행하는 페이드 조정 단계를 포함하고, 상기 페이드 조정 단계는, 좌측 채널 및 우측 채널을 각각 동기시키기 위한 좌/우 채널 클럭(Left/Right channel clock)의 상승 에지(rising edge) 및 하강 에지(falling edge)에서 하이 상태의 에지 검출 클럭을 검출하는 에지 검출 단계; 직렬로 입력되는 상기 오디오 스트림을 상기 에지 검출 클럭에 동기시켜 소정 길이의 병렬 오디오 데이터 단위로 변환하는 직렬 병렬 변환 단계; 상기 서로 다른 디지털 오디오 형식 간의 모드 절환이 수행되는 모드 절환 구간의 시작점을 검출하는 모드 절환 시작점 검출 단계; 상기 모드 절환 구간의 시작점이 검출되면, 상기 에지 검출 클럭에 동기시켜 상기 병렬 오디오 데이터를 대상으로 쉬프트 비트수가 기설정된 최대 쉬프트 비트수와 동일해질 때 까지 소정 주기 단위로 상향 우 쉬프트 연산하는 상향 우 쉬프트 연산 단계; 상기 모드 절환 구간의 종점을 검출하는 모드 절환 종점 검출 단계; 상기 모드 절환 구간의 종점이 검출되면, 상기 에지 검출 클럭에 동기시켜 상기 병렬 오디오 데이터를 대상으로 기설정된 최소 쉬프트 비트수와 동일해질 때 까지 최대 쉬프트 비트수로 세팅된 쉬프트 비트수를 단계적으로 감소시켜 상기 소정 주기 단위로 하향 우 쉬프트 연산하는 하향 우 쉬프트 연산 단계; 및 상기 쉬프트 연산된 병렬 오디오 데이터를 상기 에지 검출 클럭에 동기시켜 직렬 데이터 스트림으로 변환하는 병렬 직렬 변환 단계를 포함하는 것을 특징으로 하는 디지털 오디오의 페이드 아우트/인 조정 방법.An audio decoding step of receiving an audio stream including at least two digital audio formats and decoding them into respective digital audio formats; And incrementally shifting the number of shift bits of the right shift operation at a start point of a mode switching section in which mode switching between different digital audio formats is performed by receiving the audio stream, and shift bits of a right shift operation at an end point of the mode switching section. A fade adjustment step of performing a fade out / in adjustment function by decreasing the number step by step, wherein the fade adjustment step comprises: a left / right channel clock for synchronizing the left channel and the right channel, respectively; an edge detection step of detecting an edge detection clock in a high state at a rising edge and a falling edge of a clock; A serial parallel conversion step of converting the serially input audio streams into parallel audio data units of a predetermined length in synchronization with the edge detection clock; A mode switching start point detecting step of detecting a starting point of a mode switching section in which mode switching between the different digital audio formats is performed; When the start point of the mode switching section is detected, the up-right shift operation is performed in the upward-right shift operation in predetermined cycle units until the number of shift bits is equal to a preset maximum shift bit number for the parallel audio data in synchronization with the edge detection clock. Operation step; A mode switching end point detection step of detecting an end point of the mode switching section; When the end point of the mode switching section is detected, the number of shift bits set to the maximum number of shift bits is gradually reduced by synchronizing with the edge detection clock until the minimum number of shift bits is set for the parallel audio data. A down right shift calculation step of performing a down right shift operation on the basis of the predetermined period; And a parallel serial conversion step of converting the shifted parallel audio data into a serial data stream in synchronization with the edge detection clock. 제7항에 있어서, 상기 우 쉬프트 연산된 오디오 스트림을 입력받아 디지털 아날로그 변환하여 출력하는 아날로그 디지털 변환 단계; 및 상기 우 쉬프트 연산된 오디오 스트림을 입력받아 S/P DIF(Sony/Philips Digital Interface) 포맷으로 변환하여 디지털 출력을 출력하는 S/P DIF 전송 단계를 더 포함하는 것을 특징으로 하는 디지털 오디오의 페이드 아우트/인 조정 방법.8. The method of claim 7, further comprising: an analog-digital conversion step of receiving the right shifted audio stream and performing digital-to-analog conversion; And a S / P DIF transmission step of receiving the right shifted audio stream and converting the S / P DIF (Sony / Philips Digital Interface) format to output a digital output. How to adjust / in. 제8항에 있어서, 상기 최대 쉬프트 비트수는, 상기 병렬 오디오 데이터의 비트수인 것을 특징으로 하는 디지털 오디오의 페이드 아우트/인 조정 방법.The method of claim 8, wherein the maximum number of shift bits is a number of bits of the parallel audio data. 제8항에 있어서, 상기 소정 주기 단위는, 상기 좌/우 채널 클럭의 한 주기 단위인 것을 특징으로 하는 디지털 오디오의 페이드 아우트/인 조정 방법.The method of claim 8, wherein the predetermined period unit is one period unit of the left and right channel clocks.
KR1019970057366A 1997-10-31 1997-10-31 Fade out/in compensation device and method of a digital audio KR100264328B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970057366A KR100264328B1 (en) 1997-10-31 1997-10-31 Fade out/in compensation device and method of a digital audio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970057366A KR100264328B1 (en) 1997-10-31 1997-10-31 Fade out/in compensation device and method of a digital audio

Publications (2)

Publication Number Publication Date
KR19990035544A KR19990035544A (en) 1999-05-15
KR100264328B1 true KR100264328B1 (en) 2000-08-16

Family

ID=19523933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970057366A KR100264328B1 (en) 1997-10-31 1997-10-31 Fade out/in compensation device and method of a digital audio

Country Status (1)

Country Link
KR (1) KR100264328B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960032445A (en) * 1995-02-16 1996-09-17 사또오 후미오 Recording medium playback apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960032445A (en) * 1995-02-16 1996-09-17 사또오 후미오 Recording medium playback apparatus

Also Published As

Publication number Publication date
KR19990035544A (en) 1999-05-15

Similar Documents

Publication Publication Date Title
KR910002980B1 (en) Gain control device
US20050080500A1 (en) Audio device and playback method in audio device
JPH08274646A (en) Digital signal processing method and device therefor
US6094638A (en) Audio signal processing apparatus and audio signal processing method for multi channel audio reproduction system
JP2001036999A (en) Voice signal processor and voice signal processing method
KR100264328B1 (en) Fade out/in compensation device and method of a digital audio
US20050213669A1 (en) Digital signal processing apparatus and digital signal processing method
US5793316A (en) Digital signal processing method and apparatus
JPH08274644A (en) Digital signal processing method and device therefor
US7928879B2 (en) Audio processor
JP3550110B2 (en) Signal processing circuit and signal processing method
JP2002016869A (en) Digital recorder
JP2001350497A (en) Signal processing circuit
JP4411725B2 (en) Transceiver, receiver, and transmitter
JP2003243990A (en) Apparatus and method for processing digital signal
JPH1051311A (en) Digital signal processing unit, recorder and reproducing device
JP2005166188A (en) Digital audio signal processor and digital audio signal processing method
JP2015099964A (en) Signal processor, signal processing method and computer program
KR100223627B1 (en) Device and method for test mode in a digital audio/video reproducer
JP2570112B2 (en) PCM audio recording and playback device
JP4644979B2 (en) Digital signal processing apparatus and digital signal processing method
JPH1093921A (en) Sound signal reproducing device and sound signal reproducing method
JP3559838B2 (en) Audio equipment
JP2000243065A (en) Audio data processor
JPH10308064A (en) Recording and reproducing device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080429

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee