KR100259354B1 - 차동형 씨모스 전압비교기 - Google Patents

차동형 씨모스 전압비교기 Download PDF

Info

Publication number
KR100259354B1
KR100259354B1 KR1019980001857A KR19980001857A KR100259354B1 KR 100259354 B1 KR100259354 B1 KR 100259354B1 KR 1019980001857 A KR1019980001857 A KR 1019980001857A KR 19980001857 A KR19980001857 A KR 19980001857A KR 100259354 B1 KR100259354 B1 KR 100259354B1
Authority
KR
South Korea
Prior art keywords
voltage
switches
switch
node
capacitor
Prior art date
Application number
KR1019980001857A
Other languages
English (en)
Other versions
KR19990066172A (ko
Inventor
이인열
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980001857A priority Critical patent/KR100259354B1/ko
Publication of KR19990066172A publication Critical patent/KR19990066172A/ko
Application granted granted Critical
Publication of KR100259354B1 publication Critical patent/KR100259354B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 차동형 씨모스(CMOS) 전압비교기의 설계 기술에 관한 것으로. 두 입력신호가 시간에 따라 변화되는 경우에도 정상적인 전압 비교기능을 수행할 수 있도록 하기 위하여, 입력전압단자(Vin)와 기준전압단자(Vref)를 각각의 스위치(SA21), (SA22)를 통해 콘덴서(C21)의 양단에 접속하고, 그 각각의 접속점을 스위치(SB21),(SB22)를 각기 통해 스위치(SA23)의 양단 노드(C),(D)에 접속한 후 상기 노드(D)는 콘덴서(C22)를 통해 접지단자에 접속하고, 상기 노드(C)는 병렬접속된 스위치(SA24)와 인버터(I21)를 통한 다음 버퍼(B21)를 통해 출력전압 단자(Vout)에 접속하여 구성하고, 상기 스위치(SA21-SA24),(SB21,SB22)의 스위칭 제어신호로 서로 상반된 위상관계를 갖는 클럭신호(CKA),(CKB)를 사용하도록 한 것이다.

Description

차동형 씨모스 전압비교기
본 발명은 차동형 씨모스(CMOS) 전압비교기의 설계 기술에 관한 것으로. 특히 두 입력신호가 시간에 따라 변화되는 경우에도 정상적인 전압 비교기능을 수행할 수 있도록 하기 위하여, 입력전압과 기준전압을 동시에 표본화할 수 있도록한 차동형 씨모스 전압비교기에 관한 것이다.
도 1은 씨모스 아날로그/디지탈 변환기에 많이 적용되는 종래기술에 의한 쵸퍼형 전압 비교기의 회로도로서 이에 도시한 바와 같이, 입력전압 단자(Vin)와 기준전압단자(Vref)가 각각의 스위치(SA11),(SB11)를 통해 콘덴서(C11)의 일측 단자에 공통 접속되고, 그 콘덴서(C11)의 타측이 병렬접속된 스위치(SA12)와 인버터(I11)를 통한 후 버퍼(B11)를 통해 출력전압단자(Vout)에 접속되어 구성된 것으로, 이의 작용을 도 2를 참조하여 설명하면 다음과 같다.
스위치(SA11,SA12,SB11)는 통상적으로 전송게이트(transmission gate)로 구현되며, 스위치(SA11,SA12)의 스위칭 제어신호로서 도 2의 (a)와 같은 클럭신호(CKA)가 공급되고, 스위치(SB11)의 스위칭 제어신호로서 도 2의 (b)와 같은 클럭신호(CKB)가 공급된다.
클럭신호(CKA)가 "하이" 이고, 클럭신호(CKB)가 "로우" 인 경우, 이에 의해 스위치(SA11,SA12)가 단락되는 반면, 스위치(SB11)가 개방된다.
따라서, 입력전압(Vin)이 상기 스위치(SA11)를 통해 콘덴서(C11)에 충전되는데, 노드(A)의 전압 VA는 전압 Vin이 되며, 스위치(SB11)의 단락에 의해 인버터(I11)의 입출력단이 연결된 상태로 되므로 노드(B)의 전압 VB는 인버터(I11)의 로직 드레쉬홀드 전압 VL이 된다. 이에 따라 상기 콘덴서(C11)에 저장되는 전압 Vc= Vin- VL이 된다.
클럭신호(CKA)가 "로우" 이고, 클럭신호(CKB)가 "하이" 인 경우, 이에 의해 스위치(SA11,SA12)가 개방되는 반면, 스위치(SB11)가 단락된다.
따라서, 기준전압(Vref)이 상기 스위치(SB11)를 통해 콘덴서(C11)에 충전되는데, 스위치(SA12)가 개방되어 있으므로 상기 노드(B)가 플로팅 노드로 된다. 이에 따라 상기 콘덴서(C11)의 충전전압이 보존된다.
결국, 상기 노드(B)의 전압 VB= Vref- (Vin-VL) = VL+ (Vref-Vin)이 된다. 이 차이전압(Vref-Vin)이 상기 인버터(I11)에 의해 반전증폭된 후 버퍼(B11)에 의해 증폭되어 출력전압(Vout)은 "0" 또는 "1"의 논리값으로 나타난다.
그러나, 이와 같은 종래의 전압 비교기에 있어서는 하나의 클럭신호가 "하이"인 동안 입력전압이 표본화된 후 다른 클럭신호가 "하이"인 동안 기준전압이 표본화 되므로 두 전압이 표본화되는 시점이 클럭신호의 반주기만큼 차이가 나고, 이로 인하여 두 신호가 시간에 따라 각각 변화되는 경우에는 표본화 신호로 사용할 수 없게 되는 결함이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 두 입력신호가 시간에 따라 변화되는 경우에도 정상적인 전압 비교기능을 수행할 수 있도록 하기 위하여, 입력신호와 기준전압을 동시에 표본화하는 차동형 씨모스 전압비교기를 제공함에 있다.
도 1은 종래기술에 의한 쵸퍼형 전압 비교기의 회로도.
도 2의 (a),(b)는 도 1에 적용되는 클럭신호의 파형도.
도 3은 본 발명에 의한 차동형 씨모스 전압비교기의 일실시 예시 회로도.
도 4의 (a),(b)는 도 3의 등가 회로도.
*도면의 주요 부분에 대한 부호의 설명*
SA21-SA24,SB21,SB22 : 스위치 C21,C22 : 콘덴서
I21 : 인버터 B21 : 버퍼
도 3은 본 발명의 목적을 달성하기 위한 차동형 씨모스 전압비교기의 일실시 예시 회로도로서 이에 도시한 바와 같이, 입력전압단자(Vin)와 기준전압단자(Vref)를 각각의 스위치(SA21),(SA22)를 통해 콘덴서(C21)의 양단에 접속하고, 그 각각의 접속점을 스위치(SB21),(SB22)를 각기 통해 스위치(SA23)의 양단 노드(C),(D)에 접속한 후 상기 노드(D)는 콘덴서(C22)를 통해 접지단자에 접속하고, 상기 노드(C)는 병렬접속된 스위치(SA24)와 인버터(I21)를 통한 다음 버퍼(B21)를 통해 출력전압 단자(Vout)에 접속하여 구성한 것으로, 이의 작용을 첨부한 도 2, 도 4a 및 도 4b를 참조하여 상세히 설명하면 다음과 같다.
스위치(SA21-SA24)의 스위칭 제어신호로서 도 2의 (a)와 같은 클럭신호(CKA)가 사용되고, 스위치(SB21,SB22)의 스위칭 제어신호로서 도 2의 (b)와 같은 클럭신호(CKB)가 사용된다.
먼저, 클럭신호(CKA)가 "하이"이고, 클럭신호(CKB)가 "로우"인 경우, 상기 스위치(SA21-SA24)가 단락되고, 스위치(SB21,SB22)가 개방되므로 이때 도 3의 등가회로는 도 4a와 같이 된다.
따라서, 입력전압(Vin)과 기준전압(Vref)이 각각의 스위치(SA21),(SA22)를 통해 콘덴서(C21)에 공급되므로 그 콘덴서(C21)에 충전되는 전압 VC21= Vin-Vref가 된다. 이때, 콘덴서(C22)에는 인버터(I21)의 로직 드레쉬홀드 전압 VL이 충전된다.
결국, 종래와 달리 하나의 클럭신호(CKA)가 "하이"인 동안 입력전압(Vin)과 기준전압(Vref)을 동시에 표본화하게 된다.
이후, 상기 클럭신호(CKA)가 "로우", 클럭신호(CKB)가 "하이"로 각각 반전이되면, 상기 스위치(SA21-SA24)가 개방되고, 스위치(SB21,SB22)가 단락되므로 이때 도 3의 등가회로는 도 4b와 같이 된다.
따라서, 상기 인버터(I21)의 입력전압 Vc= VL+ (Vin-Vref)가 되며, 이 차전압(Vin-Vref)이 버퍼(B21)를 통해 증폭되어 출력전압(Vout)은 "0" 또는 "1"의 논리값으로 나타난다.
이상에서 상세히 설명한 바와 같이, 본 발명은 두 클럭신호 중 하나의 클럭신호가 "하이"인 동안 입력전압과 기준전압을 동시에 표본화하게 되므로 표본화 되는 두 신호가 시간에 따라 변화되는 경우에도 정상적으로 표본화 동작을 수행할 수 있는 효과가 있다.

Claims (2)

  1. 입력전압단자(Vin)와 기준전압단자(Vref)를 각각의 스위치(SA21),(SA22)를 통해 콘덴서(C21)의 양단에 접속하고, 그 각각의 접속점을 스위치(SB21),(SB22)를 각기 통해 스위치(SA23)의 양단 노드(C),(D)에 접속한 후 상기 노드(D)는 콘덴서(C22)를 통해 접지단자에 접속하고, 상기 노드(C)는 병렬접속된 스위치(SA24)와 인버터(I21)를 통한 다음 버퍼(B21)를 통해 출력전압 단자(Vout)에 접속하여 구성한 것을 특징으로 하는 차동형 씨모스 전압비교기.
  2. 제1항에 있어서, 상기 스위치(SA21-SA24),(SB21,SB22)의 스위칭 제어신호로 서로 상반된 위상관계를 갖는 클럭신호(CKA),(CKB)를 공급하도록 구성된 것을 특징으로 하는 차동형 씨모스 전압비교기.
KR1019980001857A 1998-01-22 1998-01-22 차동형 씨모스 전압비교기 KR100259354B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980001857A KR100259354B1 (ko) 1998-01-22 1998-01-22 차동형 씨모스 전압비교기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980001857A KR100259354B1 (ko) 1998-01-22 1998-01-22 차동형 씨모스 전압비교기

Publications (2)

Publication Number Publication Date
KR19990066172A KR19990066172A (ko) 1999-08-16
KR100259354B1 true KR100259354B1 (ko) 2000-06-15

Family

ID=19531933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001857A KR100259354B1 (ko) 1998-01-22 1998-01-22 차동형 씨모스 전압비교기

Country Status (1)

Country Link
KR (1) KR100259354B1 (ko)

Also Published As

Publication number Publication date
KR19990066172A (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
US6046612A (en) Self-resetting comparator circuit and method
EP0379240A1 (en) Clocked comparator with offset reduction
JPH03157012A (ja) 電圧比較器
KR102549745B1 (ko) 전압 비교기, 이의 전압 비교 방법, 그리고 이의 리셋 방법
EP0591868A2 (en) Analog-to-digital converter
EP0886377B1 (en) A chopper-type voltage comparator
JP3105862B2 (ja) 電圧比較回路
EP2127085B1 (en) Charge-domain pipelined analog-to-digital converter
US5397936A (en) Input voltage-induced spurious current canceler for autozero type comparator in analog-to-digital converters
US6642751B1 (en) Configurable track-and-hold circuit
US20120286986A1 (en) A/d conversion circuit
JPH08279750A (ja) コンパレータ及びａ／ｄコンバータ並びに当該コンパレータへ適用可能なスイッチの制御方法
KR100259354B1 (ko) 차동형 씨모스 전압비교기
US5165058A (en) Voltage comparator with sample hold circuit
US6480065B1 (en) CMOS folding amplifier having high resolution and low power consumption
US5847670A (en) Offset voltage compensation for voltage comparators
EP0573419A1 (en) COMPARATOR WITH AUTOMATIC BALANCING AND LOW POWER CONSUMPTION.
US10630278B2 (en) Electronic circuit and control method for electronic circuit
US20020070886A1 (en) Circuit design technique for increasing the bandwidth of sample-and-hold circuits in flash ADCs
JPH10200385A (ja) 比較器及び多段比較器
JPH05240887A (ja) チョッパ型コンパレータ
JPH0766727A (ja) 電界効果トランジスタで構成されるアナログ信号のサンプリング回路
JP3471256B2 (ja) Ａ／ｄ変換器
JPH01133410A (ja) コンパレータ
JPH0252447B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee