KR100259293B1 - On-screen display apparatus of digital tv - Google Patents

On-screen display apparatus of digital tv Download PDF

Info

Publication number
KR100259293B1
KR100259293B1 KR1019970075413A KR19970075413A KR100259293B1 KR 100259293 B1 KR100259293 B1 KR 100259293B1 KR 1019970075413 A KR1019970075413 A KR 1019970075413A KR 19970075413 A KR19970075413 A KR 19970075413A KR 100259293 B1 KR100259293 B1 KR 100259293B1
Authority
KR
South Korea
Prior art keywords
address
output
data
iic
osd
Prior art date
Application number
KR1019970075413A
Other languages
Korean (ko)
Other versions
KR19990055468A (en
Inventor
한동일
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970075413A priority Critical patent/KR100259293B1/en
Publication of KR19990055468A publication Critical patent/KR19990055468A/en
Application granted granted Critical
Publication of KR100259293B1 publication Critical patent/KR100259293B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H04N21/472—End-user interface for requesting content, additional data or services; End-user interface for interacting with content, e.g. for content reservation or setting reminders, for requesting event notification, for manipulating displayed content
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Abstract

PURPOSE: An OSD(on-screen display) processing apparatus of a digital TV is to receive an OSD image through an IIC bus interface to reduce the number of pins, and also reduce input time delay due to the IIC bus interface. CONSTITUTION: An IIC interfacing portion receives an IIC bus signal to output an extended address, data and a control signal necessary to an OSD process. A serial-parallel converter stores data, which is output from the IIC interfacing portion, in parallel and then output the data. An IIC register portion outputs an address for storing OSD data and an address output from the IIC interfacing portion at the same time. A write address generating portion temporarily stores data output from the serial-parallel converter using the address output from the IIC interfacing portion, and then stores the data using the address output from the IIC register portion. In the serial-parallel converter, a ward converter converts image data in one bite unit output from the IIC interfacing portion into the image data in eight-bite unit.

Description

디티브이의 온-스크린 디스플레이 처리장치TV's on-screen display processing unit

본 발명은 디지탈 티브이(Digital TV)에 관한 것으로 특히, 아이아이씨(I2C) 버스를 이용한 온-스크린 디스플레이 처리장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to digital TVs, and more particularly, to an on-screen display processing apparatus using an I 2 C bus.

HDTV용 OSD(On-Screen Display) 처리를 위해서 외부간의 필요한 정보를 인터페이스 하는데 병렬 인터페이스를 사용하는 경우 16비트의 어드레스와 16비트의 데이터와 5비트의 제어신호를 입출력 처리하며 이로 인하여 많은 입출력 핀을 요구한다.In case of using parallel interface to interface necessary information between external for OSD (On-Screen Display) processing for HDTV, 16 bits of address, 16 bits of data and 5 bits of control signal are inputted and outputted. Require.

이와 같이 HDTV용 디스플레이 처리를 위해서 사용되는 병렬 인터페이스는 핀수가 많이 필요로 하나 I2C 인터페이스를 이용함으로써 적은 핀수의 인터페이스 가능하고 칩의 가격을 줄일 수 있는 장점이 있다.As such, the parallel interface used for HDTV display processing requires a large number of pins. However, by using the I 2 C interface, the pin interface can be reduced and the chip price can be reduced.

I2C 인터페이스는 최대 8비트의 어드레스와 8비트의 데이터를 입출력하기 위한 2개의 핀으로 직렬통신을 수행할 수 있으며 I2C 버스를 이용하여 HDTV용 온-스크린 디스플레이 처리장치와 외부 장치간의 필요한 정보를 교환한다.The I 2 C interface is capable of serial communication with up to 8 bits of address and two pins for input and output of 8 bits of data. The I 2 C bus enables the on-screen display processing unit for HDTVs and external devices. Exchange information.

그런데 상기 I2C 인터페이스에서 I2C 버스를 이용하여 OSD 데이터를 입력 시킬 경우 직렬 데이터 송수신으로 데이터의 전송시 시간이 오래 걸리는 단점외에도 어드레싱 핀이 너무 적어 필요한 온-스크린 디스플레이 데이터를 보내는데 제한이 가해지는 문제점이 발생된다.However, when inputting OSD data using the I 2 C bus in the I 2 C interface, there are limitations in sending necessary on-screen display data because there are too few addressing pins. Losing problems occur.

본 발명은 종래기술에 따른 문제점을 해결하기 위하여 안출한 것으로 OSD 영상을 I2C 버스 인터페이스를 통해 입력받아 핀 수를 줄임으로써 외부 인터페이스를 줄이고 또한 I2C 버스를 사용함으로써 생기는 입력시간 지연을 줄일 수 있도록 하는 디티브이의 온-스크린 디스플레이 처리장치를 제공하는데 그 목적이 있다.The present invention has been made to solve the problems according to the prior art, by reducing the number of pins by receiving the OSD image through the I 2 C bus interface, and also reduces the input time delay caused by using the I 2 C bus. It is an object of the present invention to provide an on-screen display processing device of the TV.

상기 목적을 달성하기 위한 본 발명에 따른 디티브이의 온-스크린 디스플레이 처리장치의 특징은 I2C 인터페이스 버스에서 제공되는 어드레스 값과 I2C 레지스터에 저장된 어드레스 값을 이용하여 메모리를 억세스 함에 있다.A feature of the on-screen display processing device of the present invention according to the present invention for achieving the above object is that the memory is accessed using the address value provided on the I 2 C interface bus and the address value stored in the I 2 C register.

또한, 본 발명에 따른 디티브이의 온-스크린 디스플레이 처리장치의 다른 특징은 I2C 인터페이스 버스를 통해 입력된 1바이트 데이터를 메모리의 억세스를 용이하도록 1워드로 변환함에 있다.In addition, another feature of the TV's on-screen display processing apparatus according to the present invention is that the 1-byte data input through the I 2 C interface bus is converted into one word to facilitate memory access.

제 1도는 본 발명에 따른 디티브이의 온-스크린 디스플레이 처리장치를 개략적으로 나타낸 블록도1 is a block diagram schematically showing a TV display on-screen display processing apparatus according to the present invention

제 2도는 본 발명에 따른 디티브이의 온-스크린 디스플레이 처리장치의 일실시예로 상세 구성을 설명하기 위한 블록도2 is a block diagram for explaining a detailed configuration as an embodiment of the on-screen display processing apparatus of the TV according to the present invention

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21 : I2C 인터페이스부 22 : 직병렬 변환부21: I 2 C interface unit 22: serial-to-parallel conversion unit

23, 30 : 버퍼 24 : 버퍼 제어부23, 30: buffer 24: buffer control unit

25 : I2C 레지스터부 26 : 라이트 어드레스 발생부25: I 2 C register section 26: Write address generator

27 : 메모리 28 : 메모리 인터페이스27: memory 28: memory interface

29 : 리드 어드레스 발생부 31 : OSD 처리부29: read address generator 31: OSD processing unit

상기 특징을 갖는 본 발명에 따른 디티브이의 온-스크린 디스플레이 처리장치를 개략적으로 나타내면 도 1과 같다.FIG. 1 is a schematic diagram of a TV on-screen display processing apparatus according to the present invention having the above characteristics.

이를 간단히 살펴보면 I2C 인터페이스부는 1바이트의 데이터를 직병렬 변환부로 출력하여 8바이트 단위의 데이터로 변환하고 이를 버퍼부가 저장한다.In brief, the I 2 C interface unit outputs one byte of data to a serial-to-parallel conversion unit to convert the data into 8-byte units and stores the buffer unit.

I2C 어드레스부는 I2C 인터페이스부에서 출력된 어드레스의 상위 어드레스를 저장하고, 어드레스 레지스터는 OSD 데이터를 저장하기 위한 어드레스를 저장한다.The I 2 C address portion stores the upper address of the address output from the I 2 C interface portion, and the address register stores an address for storing the OSD data.

메모리는 어드레스 레지스터에서 출력된 어드레스를 상위 어드레스, I2C 어드레스부에 저장된 어드레스를 하위 어드레스로 한 16비트 어드레스를 이용하여 버퍼부에 저장된 데이터를 짧은 시간에 라이트한다.The memory writes the data stored in the buffer section in a short time by using a 16-bit address having an address output from the address register as an upper address and an address stored in the I 2 C address section as a lower address.

이와 같은 본 발명에 따른 디티브의 온-스크린 디스플레이 처리장치의 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Such an embodiment of the on-screen display processing apparatus of the present invention according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 디티브이의 온-스크린 디스플레이 처리장치의 일실시예로 상세 구성을 설명하기 위한 블록도로써, 본 발명의 디티브이의 온-스크린 디스플레이 처리장치는 I2C 버스 신호인 시리얼 클럭(SCL) 및 시리얼 데이터(SDA)를 입력받아 이를 해석하여 OSD 처리에 필요한 어드레스(addr[15:0])의 데이터 및 제어신호를 출력하는 I2C 인터페이스부(21)와, I2C 인터페이스부(21)에서 출력된 바이트 단위의 데이터를 병렬로 저장한 후 8바이트 단위의 데이터로 출력하는 직병렬 변환부(22)와, 직병렬 변환부(22)에서 출력된 데이터를 임시로 저장하는 제 1 버퍼(23)와, I2C 인터페이스부(21)에서 출력된 어드레스중 하위 어드레스(addr[7:0]를 입력받아 제 1 버퍼(23)에 필요한 어드레스 및 제어신호를 출력하는 버퍼 제어부(24)와, OSD 처리를 위한 다양한 레지스터들을 가지고 있는데 이중 어드레스 레지스터에 저장된 어드레스(addr_register)와 I2C 인터페이스부(21)에서 출력된 어드레스중 상위 어드레스(addr[15:8])를 동시에 출력하는 I2C 레지스터부(25)와, 제 1 버퍼(23)에서 출력된 영상 데이터 저장 및 리드시 저장된 영상 데이터를 출력하는 메모리(27)와, 제 1 버퍼(23)에서 출력되는 데이터를 메모리(27)에 쓰거나 읽기 위해 인터페이스 하는 메모리 인터페이스(28)와, 제 1 버퍼(23)의 데이터 출력과 동시에 I2C 레지스터부(25)에서 출력된 어드레스 및 제어신호를 이용하여 제 1 버퍼(23)에서 출력된 영상 데이터를 메모리 인터페이스(28)를 통해 메모리(27)에 라이트 하기 위한 어드레스 및 제어신호를 발생하는 라이트 어드레스 발생부(26)와, 메모리(27)에 저장된 영상 데이터를 메모리 인터페이스(28)를 통해 리드하기 위한 어드레스를 발생하는 리드 어드레스 발생부(29)와, 리드 어드레스 발생부(29)에서 발생된 어드레스에 따라 메모리(27)에 저장된 영상 데이터를 메모리 인터페이스(28)를 통해 입력받아 임시 저장하는 제 2 버퍼(30)와, 제 2 버퍼(30)에서 출력된 데이터 및 영상 데이터를 입력받아 OSD 처리를 수행하는 OSD 처리부(31)로 구성된다.FIG. 2 is a block diagram illustrating a detailed configuration of an on-screen display processing apparatus of a TV according to the present invention, and the on-screen display processing apparatus of a TV of the present invention is an I 2 C bus signal. I 2 C interface unit 21 for receiving the serial clock (SCL) and serial data (SDA) and interpreting it to output data and control signals of addresses (addr [15: 0]) necessary for OSD processing, and I 2 The parallel and serial converter 22 which stores the data of the byte unit output from the C interface unit 21 in parallel and outputs the data of the 8 byte unit, and temporarily outputs the data output from the serial and parallel converter 22. A lower buffer address addr [7: 0] of the first buffer 23 to be stored and the addresses output from the I 2 C interface unit 21 are input to output an address and a control signal required for the first buffer 23. Buffer control unit 24 and various registers for OSD processing And: (addr [8 15]) at the same time an output I 2 C register unit 25, which, of with there stored in the dual address register address (addr_register) and I 2 C interface unit 21, the upper address of the output address from the Memory 27 for storing and reading image data output from the first buffer 23 and outputting the stored image data, and a memory interface for interfacing the data output from the first buffer 23 to write or read the memory 27. And the image data output from the first buffer 23 using the address and the control signal output from the I 2 C register section 25 at the same time as the data output of the first buffer 23. The write address generator 26 generates an address and a control signal for writing to the memory 27 through the memory 27 and the image data stored in the memory 27 through the memory interface 28. A second buffer for receiving and temporarily storing image data stored in the memory 27 through the memory interface 28 according to the read address generator 29 for generating the dress and the address generated by the read address generator 29. 30 and an OSD processing unit 31 for receiving OSD data and image data output from the second buffer 30 and performing OSD processing.

이와 같이 구성된 본 발명에 따른 디티브이의 온-스크린 디스플레이 처리장치의 동작을 살펴보면 아래와 같다.The operation of the on-screen display processing apparatus of the TV according to the present invention configured as described above is as follows.

먼저, I2C 인터페이스부(21)는 I2C 버스 신호인 시리얼 클럭(SCL) 및 시리얼 데이터(SDA) 신호를 입력받아 그 신호를 해석하여 OSD 처리에 필요한 제어신호들을 발생시킨다.First, the I 2 C interface unit 21 receives a serial clock (SCL) and serial data (SDA) signals, which are I 2 C bus signals, and interprets the signals to generate control signals for OSD processing.

I2C 인터페이스부(21)는 여러 레지스터에 데이터를 제공할 뿐만아니라 OSD용 영상 데이터도 동시에 제공한다.The I 2 C interface unit 21 not only provides data to several registers, but also simultaneously provides image data for the OSD.

또한, I2C 인터페이스부(21)는 데이터의 빠른 입출력을 위하여 별도의 어드레스를 입력받지 않고 연속적인 데이터만을 입력받을 수 있으며 이 경우 자체적으로 하위 8비트의 어드레스를 생성시켜서 16비트의 어드레스를 출력한다.In addition, the I 2 C interface unit 21 can receive only continuous data without receiving a separate address for fast input and output of data, and in this case, generates a lower 8-bit address and outputs an 16-bit address. do.

이 16비트의 출력 어드레스(addr[15:0])를 둘로 분리하여 하위 어드레스 8비트(addr[7:0])는 제 1 버퍼(23)의 어드레스 버스로 사용하기 위해 버퍼 제어부(24)로 출력하고, 상위 8비트(addr[15:8])는 메모리(27) 억세스에 필요한 영상 데이터의 어드레스로 사용하기 위해 I2C 레지스터부(25)로 출력한다.The 16-bit output address addr [15: 0] is divided into two, and the lower address eight bits addr [7: 0] are sent to the buffer controller 24 for use as the address bus of the first buffer 23. The upper 8 bits (addr [15: 8]) are output to the I 2 C register section 25 for use as an address of the image data necessary for accessing the memory 27.

상기 버퍼 제어부(24)는 입력된 어드레스(addr[7:0])를 이용하여 제 1 버퍼(23)에 OSD 데이터를 쓰고, 레지스터의 명령에 따라서 제 1 버퍼(23)의 내용을 메모리(27)에 옮기는 데에 필요한 제어신호를 발생시킨다.The buffer controller 24 writes OSD data to the first buffer 23 using the input address addr [7: 0], and stores the contents of the first buffer 23 in response to a register command. Generates the control signal needed to move

그리고, I2C 인터페이스부(21)를 이용하여 하위 8비트(addr[7:0])는 I2C 버스의 증가 모드로 동작시킴으로써 영상 데이터를 비교적 빠른 시간 내에 제 1 버퍼(23)의 원하는 위치에 OSD용 영상을 저장할 수 있다.The lower 8 bits addr [7: 0] are operated in the incremental mode of the I 2 C bus by using the I 2 C interface unit 21 so that the image data can be moved in a relatively fast time. You can save the image for the OSD in the location.

I2C 인터페이스부(21)에서 출력된 데이터는 직병렬 변환부(22)를 통해 1바이트 단위로 입력되는 영상을 메모리(27)의 접근이 용이하도록 8바이트나 4바이트로 변환하여 제 1 버퍼(23)로 출력한다.The data output from the I 2 C interface unit 21 converts an image input in units of 1 byte through the serial-to-parallel conversion unit 22 into 8 bytes or 4 bytes so that the memory 27 can be easily accessed. Output to (23).

이때 I2C 인터페이스부(21)에서 출력된 하위 8비트(addr[7:0])를 이용하여 상기 직병렬 변환부(22)에서 출력된 데이터를 제 1 버퍼(23)에 라이트한다.At this time, the data output from the serial-to-parallel converter 22 is written to the first buffer 23 using the lower 8 bits (addr [7: 0]) output from the I 2 C interface unit 21.

I2C 레지스터부(25)는 OSD 처리를 위해 다양한 레지스터들을 가지고 있다. 특히 OSD의 동작 뿐만이 아니라 OSD 메모리에 OSD 데이터를 저장하기 위한 어드레스 레지스터를 갖고 있다.The I 2 C register section 25 has various registers for OSD processing. In particular, it has an address register for storing OSD data in the OSD memory as well as the operation of the OSD.

이 어드레스 레지스터에 저장된 어드레스 값과 I2C 인터페이스부(21)의 I2C 버스에서 제공되는 어드레스는 동시에 메모리 인터페이스(28)를 통해 라이트 어드레스 발생부(26)로 출력된다.The address value stored in this address register and the address provided in the I 2 C bus of the I 2 C interface unit 21 are simultaneously output to the write address generator 26 through the memory interface 28.

라이트 어드레스 발생부(26)는 제 1 버퍼(23)의 데이터양이 일정양 이상이 되면 어드레스 레지스터에 저장된 어드레스 값과 I2C 인터페이스부(21)의 I2C 버스에서 제공되는 어드레스 값을 사용하여 어드레스를 발생하여 제 1 버퍼(23)에 저장된 데이터를 메모리 인터페이스(28)를 통해 메모리(27)에 라이트한다.The write address generator 26 uses the address value stored in the address register and the address value provided from the I 2 C bus of the I 2 C interface 21 when the amount of data in the first buffer 23 is greater than or equal to a certain amount. By generating an address, data stored in the first buffer 23 is written to the memory 27 through the memory interface 28.

리드 어드레스 발생부(29)는 버퍼 OSD를 수행할 경우에 어드레스를 발생시키게 되는데 제 2 버퍼(30)의 데이터 양이 일정 양 이하로 데이터가 줄어들 경우 상기 라이트된 메모리(27)의 데이터를 제 2 버퍼(30)로 출력한다.The read address generator 29 generates an address when performing the buffer OSD. When the amount of data in the second buffer 30 decreases to less than a certain amount, the read address generator 29 generates the second data in the written memory 27. Output to the buffer 30.

제 2 버퍼(30)는 메모리(27)로 부터 리드된 데이터를 OSD 처리부(31)로 출력하고, OSD 처리부(31)는 영상 데이터를 OSD 처리한다.The second buffer 30 outputs data read from the memory 27 to the OSD processor 31, and the OSD processor 31 OSD-processes the image data.

본 발명에 따른 디티브이의 온-스크린 디스클레이 처리장치는 OSD용 영상 데이터를 입력받기 위해 병렬 인터페이스를 사용하지 않고 I2C 버스를 이용하여 OSD에 필요한 핀수를 줄임과 동시에 칩의 가격도 줄일 수 있고, I2C 버스의 증가모드를 사용하여 시간지연을 최소화시키고 여러 프레임의 OSD 버퍼를 사용하므로써 느린 I2C의 사용에 따른 시간지연을 줄일 수 있는 효과가 있다.DTV's on-screen display processing apparatus according to the present invention can reduce the price of the chip and at the same time reduce the number of pins required for the OSD by using the I 2 C bus without using a parallel interface to receive the image data for the OSD. In addition, using the increase mode of the I 2 C bus minimizes the time delay, and by using the OSD buffer of several frames, it is possible to reduce the time delay due to the use of the slow I 2 C.

Claims (3)

I2C 버스 신호를 입력받아 온-스크린 디스플레이 처리에 필요한 확장된 어드레스와 데이터 및 제어신호를 출력하는 I2C 인터페이스부와,An I 2 C interface that receives I 2 C bus signals and outputs extended addresses, data and control signals for on-screen display processing; 상기 I2C 인터페이스부에서 출력된 데이터를 병렬로 저장한 후 출력하는 직병렬 변환부와,A serial-to-parallel converter for storing and outputting the data output from the I 2 C interface in parallel; 온-스크린 디스플레이 데이터를 저장하기 위한 어드레스와 상기 I2C 인터페이스부에서 출력된 어드레스를 동시에 출력하는 I2C 레지스터부와,An I 2 C register section for simultaneously outputting an address for storing on-screen display data and an address output from the I 2 C interface section; 상기 I2C 인터페이스부에서 출력된 어드레스를 이용하여 상기 직병렬 변환부에서 출력된 데이터를 임시 저장한 후 상기 I2C 레지스터부에서 출력된 어드레스를 이용하여 저장하는 라이트 어드레스 발생부로 구성됨을 특징으로 하는 디티브이의 온-스크린 디스플레이 처리장치.And a write address generator for temporarily storing data output from the serial-to-parallel converter using the address output from the I 2 C interface unit and then storing the data output from the I 2 C register unit. Steve's on-screen display processor. 제 1 항에 있어서, 상기 직병렬 변환부는The method of claim 1, wherein the serial-to-parallel converter 상기 I2C 인터페이스부에서 출력된 1바이트 단위의 영상 데이터를 8바이트 단위로 변환하여 출력하는 워드 변환부와,A word converter for converting the image data of one byte unit output from the I 2 C interface unit into eight byte units and outputting the converted image data; 상기 워드 변환부에서 출력된 영상 데이터를 임시 저장한 후 확장된 제이터를 출력하는 버퍼로 구성됨을 특징으로 하는 디티브이의 온-스크린 디스플레이 처리장치.And a buffer for temporarily storing the image data output from the word converter and then outputting the extended jitter. 제 1 항에 있어서, 상기 I2C 레지스터부는The method of claim 1, wherein the I 2 C register portion 상기 I2C 인터페이스부에서 출력된 어드레스중 상위 어드레스를 저장하는 I2C 어드레스 저장부와, 상기 온-스크린 디스플레이 데이터를 저장하기 위한 어드레스를 저장하는 어드레스 레지스터로 이루어지며 상기 I2C 어드레스 저장부와 어드레스 레지스터에서 출력된 어드레스를 각각 하위 어드레스와 상위 어드레스로 동시에 리드하여 확장된 16비트 어드레스를 출력하도록 구성됨을 특징으로 하는 디티브이의 온-스크린 디스플레이 처리장치.And the I 2 C interface unit an address of the I 2 C address that stores the upper address output from the storage unit, the on-made to an address register for storing an address for storing the screen display data to the I 2 C address storage unit And an address output from the address register at the same time as a lower address and an upper address, respectively, to output an extended 16-bit address.
KR1019970075413A 1997-12-27 1997-12-27 On-screen display apparatus of digital tv KR100259293B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075413A KR100259293B1 (en) 1997-12-27 1997-12-27 On-screen display apparatus of digital tv

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075413A KR100259293B1 (en) 1997-12-27 1997-12-27 On-screen display apparatus of digital tv

Publications (2)

Publication Number Publication Date
KR19990055468A KR19990055468A (en) 1999-07-15
KR100259293B1 true KR100259293B1 (en) 2000-06-15

Family

ID=19528992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075413A KR100259293B1 (en) 1997-12-27 1997-12-27 On-screen display apparatus of digital tv

Country Status (1)

Country Link
KR (1) KR100259293B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598128B1 (en) * 1999-12-23 2006-07-07 삼성전자주식회사 An apparatus for converting a transmission type of a digital video signal

Also Published As

Publication number Publication date
KR19990055468A (en) 1999-07-15

Similar Documents

Publication Publication Date Title
US4104624A (en) Microprocessor controlled CRT display system
US5596540A (en) Serial to parallel and parallel to serial architecture for a RAM based FIFO memory
US20170047050A1 (en) Semiconductor device and data processing system selectively operating as one of a big endian or little endian system
EP0369994A2 (en) Video display system
US5854620A (en) Method and apparatus for converting monochrome pixel data to color pixel data
KR100285967B1 (en) Data storage device and method using flash memory
KR100259293B1 (en) On-screen display apparatus of digital tv
JPS6111873A (en) Accessing method to 8-bit and 16-bit peripheral devices by 16-bit microprocessor
CN115101025A (en) LCD control circuit supporting virtual frame buffering and control method thereof
KR100472478B1 (en) Method and apparatus for controlling memory access
JP2794481B2 (en) Display system
KR100222183B1 (en) The interface control apparatus between pci-bus and y-bus
KR950003970B1 (en) Pcm data connecting apparatus of digital switching system exchange
KR0184780B1 (en) Memory interface method and apparatus thereof
CN117768598A (en) Device for receiving single-ended signal of LED control card and forwarding single-ended signal into differential signal
JPS6048828B2 (en) Memory addressing method
JP3443229B2 (en) Write control circuit of character display device
KR0161483B1 (en) Microcontroller internal ram data display device using memory
KR0148894B1 (en) Graphic accelerator
KR900002628B1 (en) Real-time image processor with look-up table
KR100256565B1 (en) Apparatus data read/write in between processor and peripheral device
KR950003884B1 (en) Personal computer bus interface circuit
KR900001530Y1 (en) Data transfer circuit between font rom and character generating ram
JPS6175382A (en) Image display unit
JP2867449B2 (en) Microprocessor with address translation function

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee