KR100258577B1 - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
KR100258577B1
KR100258577B1 KR1019970065102A KR19970065102A KR100258577B1 KR 100258577 B1 KR100258577 B1 KR 100258577B1 KR 1019970065102 A KR1019970065102 A KR 1019970065102A KR 19970065102 A KR19970065102 A KR 19970065102A KR 100258577 B1 KR100258577 B1 KR 100258577B1
Authority
KR
South Korea
Prior art keywords
thermal oxide
film
conductive film
oxide film
pattern
Prior art date
Application number
KR1019970065102A
Other languages
Korean (ko)
Other versions
KR19990046931A (en
Inventor
노병혁
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970065102A priority Critical patent/KR100258577B1/en
Publication of KR19990046931A publication Critical patent/KR19990046931A/en
Application granted granted Critical
Publication of KR100258577B1 publication Critical patent/KR100258577B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

PURPOSE: A method of manufacturing semiconductor device is provided to enable the reverse photoresist film pattern formation for micro patterns by using a differential thermal oxide layer as an etching mask. CONSTITUTION: First a conductive film(36) is formed on a semiconductor substrate(30), and then a photoresist film pattern(38) is formed on the conductive film(36) to expose portions between respective memory cells. Then, ions(42) are implanted using the photoresist film pattern(38) as masks and the photoresist film pattern(38) is removed. Next, a thin thermal oxide film is formed on the conductive film(36) and thicker thermal oxide films are formed on the ion implanted areas. The thin thermal oxide film is removed, and the conductive film(36) is etched using the thicker thermal oxide films as masks to form conductive film patterns.

Description

반도체 장치의 제조 방법(A Method of Fabricating Semiconductor Device)A method of fabricating semiconductor device

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는 하나의 반도체 기판 상에 차별화된 열산화막(differential thermal oxide layer)을 형성하여 이용하는 반도체 장치의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device using a differential thermal oxide layer formed on a semiconductor substrate.

반도체 장치의 제조 방법에 있어서, 일반적으로 차별화된 산화막 형성은 열산화(thermal oxidation)에 대해 내성이 강한 물질 예를 들어, 실리콘 질화막(silicon nitride layer)을 사용하게 된다.In the method of manufacturing a semiconductor device, in general, differentiated oxide film formation uses a material that is resistant to thermal oxidation, for example, a silicon nitride layer.

상기 공정의 예로서, LOCOS(LOCal Oxidation of Silicon) 방법에 의한 필드산화막(field oxide layer) 형성에 있어서, 패드 산화막(pad oxide layer)을 형성하고, 상기 패드 산화막 상에 실리콘 질화막을 형성한다.As an example of the process, in forming a field oxide layer by the LOCOS (LOCal Oxidation of Silicon) method, a pad oxide layer is formed, and a silicon nitride film is formed on the pad oxide film.

상기 실리콘 질화막 및 패드 산화막을 이 분야에서 잘 알려진 포토리소그라피(photolithography) 공정을 이용하여, 필드산화막 형성 영역의 반도체 기판이 노출되도록 패터닝(patterning)한다.The silicon nitride film and the pad oxide film are patterned to expose the semiconductor substrate in the field oxide film formation region by using a photolithography process well known in the art.

열산화 공정을 수행하여 상기 필드산화막 형성 영역에 선택적으로 두꺼운 열산화막을 형성한다.A thermal oxidation process is performed to selectively form a thick thermal oxide film in the field oxide film formation region.

상술한 바와 같은 방법에 의한 공정 프로세스(process)는, 산화막 블로킹층(blocking layer)으로 실리콘 질화막을 사용하게 됨으로써, 공정이 복잡해지고, 따라서 칩(chip)의 가격이 상승하는 문제점이 발생된다.In the process by the above-described method, the silicon nitride film is used as the oxide film blocking layer, which leads to a complicated process and a rise in the price of the chip.

그리고, 열산화막 형성 공정시 실리콘 질화막 패턴의 에지(edge)에 집중되는 스트레스(stress)에 의해 결정성 디펙트(crystal defect)를 형성하게 되어 소자의 페일(fail)을 유발하는 문제점이 발생된다.In addition, in the thermal oxide film forming process, crystal defects are formed by stress concentrated at the edges of the silicon nitride film pattern, causing a device to fail.

이러한 문제를 해결하기 위해 이온주입을 통한 차별화된 필드산화막을 형성하는 방법이 개발되었다.In order to solve this problem, a method of forming a differentiated field oxide film through ion implantation has been developed.

도 1 내지 도 4는 종래의 이온주입을 통한 차별화된 열산화막을 이용한 필드산화막 형성 방법을 순차적으로 보여주는 단면도이다.1 to 4 are cross-sectional views sequentially showing a method of forming a field oxide film using a differentiated thermal oxide film through conventional ion implantation.

도 1을 참조하면, 먼저, 반도체 기판(10) 상에 패드 산화막(pad oxide laver)(12)을 형성한다. 그리고, 상기 반도체 기판(10) 상에 활성영역(a)과 비활성 영역(b)을 정의하는 포토레지스트막 패턴(14)을 형성한다. 이때, 상기 포토레지스트막 패턴(14)은 비활성영역(b)을 노출시킨다.Referring to FIG. 1, first, a pad oxide layer 12 is formed on a semiconductor substrate 10. A photoresist film pattern 14 defining an active region a and an inactive region b is formed on the semiconductor substrate 10. In this case, the photoresist layer pattern 14 exposes the inactive region b.

상기 포토레지스트막 패턴(14)을 마스크로 사용하여 소정의 이온(16)을 주입하여 상기 반도체 기판(10)의 표면층에 손상층(18)을 형성한다. 상기 이온(16)은, 예를 들어 1X1016_ion atoms/cm2_및 10keV의 에너지로 주입되는 실리콘 이온이다.Using the photoresist film pattern 14 as a mask, predetermined ions 16 are implanted to form a damage layer 18 on the surface layer of the semiconductor substrate 10. The ion 16 is, for example, 1X10 16_ ion atoms / cm 2_ and the silicon ions are implanted at energy of 10keV.

상기 실리콘 이온 외에 다른 불 순물 이온이 사용될 수도 있다.Other impurity ions may be used in addition to the silicon ions.

도 2에 있어서, 상기 포토레지스트막 패턴(14)을 제거한 후, 상기 반도체 기판(10) 상에 열산화막(20a, 20b)을 형성하면 도 3에 도시된 바와 같이, 상기 손상층(18)이 형성된 부위에 형성된 열산화막(20a)은 상기 손상층(18)이 형성되지 않은 영역에 형성된 열산화막(20b) 보다 상대적으로 두껍게 형성된다.In FIG. 2, after removing the photoresist film pattern 14, thermal oxide films 20a and 20b are formed on the semiconductor substrate 10, and as shown in FIG. 3, the damage layer 18 is formed. The thermal oxide film 20a formed at the formed portion is formed relatively thicker than the thermal oxide film 20b formed in the region where the damage layer 18 is not formed.

즉, 상기 이온 주입 되지 않은 활성영역(a)에 50nm 이하의 산화막이 형성될 때, 상기 이온 주입 된 비활성영역(b)에는 수 백 nm 이상의 산화막이 형성된다.That is, when an oxide film of 50 nm or less is formed in the non-ion implanted active region (a), an oxide film of several hundred nm or more is formed in the ion implanted inactive region (b).

마지막으로, 상기 활성영역에 얇게 형성된 열산화막(20b)을 습식식각 등으로 제거하면 도 4에 도시된 바와 같이, 소자간의 전기적 절연을 위한 필드산화막(20a)이 형성된다.Finally, when the thermal oxide film 20b thinly formed in the active region is removed by wet etching, as shown in FIG. 4, a field oxide film 20a for electrical insulation between devices is formed.

한편, DRAM 셀 내의 패드 폴리(pad poly)를 형성하는데 있어서, 패드 폴리형성 부위에 포토레지스트막이 남도록 포토리소그라피 공정을 수행하게 된다.Meanwhile, in forming a pad poly in a DRAM cell, a photolithography process is performed such that a photoresist film remains on the pad polyforming portion.

그러나, DRAM이 고집적화 됨에 따라, 상기 포토레지스트막 패턴의 폭은 줄어드는 반면 그 높이는 크게 감소하지 않기 때문에 포토레지스트막 패턴이 쓰러지는 등 제대로 형성되지 않는 문제점이 발생된다.However, as the DRAM is highly integrated, the width of the photoresist film pattern decreases while the height thereof does not decrease significantly, resulting in a problem in that the photoresist film pattern is collapsed.

본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 차별화된 열산화막이 식각 마스크로 사용됨으로써 미세 패턴에 대한 역 포토레지스트막 패턴 형성을 가능하게 할 수 있는 반도체 장치의 제조 방법을 제공함에 그 목적이다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above problems, and provides a method for manufacturing a semiconductor device capable of forming a reverse photoresist film pattern for a fine pattern by using a differentiated thermal oxide film as an etching mask. to be.

도 1 내지 도 4는 종래 기술에 따른 차별화된 열산화막을 이용한 필드산화막 형성 방법을 순차적으로 보여주는 단면도;1 to 4 are cross-sectional views sequentially showing a field oxide film forming method using a differentiated thermal oxide film according to the prior art;

도 5 내지 도 7은 본 발명의 다른 실시예에 따른 차별화된 열산화막을 이용한 패드 폴리 형성 방법을 순차적으로 보여주는 단면도.5 to 7 are cross-sectional views sequentially showing a pad poly forming method using a differentiated thermal oxide film according to another embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10, 30 : 반도체 기판 12 : 버퍼 산화막10, 30: semiconductor substrate 12: buffer oxide film

14, 38 : 포토레지스트막 패턴 16, 42 : 불순물 이온14, 38: photoresist film pattern 16, 42: impurity ions

18 : 손상층 20, 44 : 열산화막18: damaged layer 20, 44: thermal oxide film

32 : 필드산화막 34 : 메모리 셀 트랜지스터32: field oxide film 34: memory cell transistor

36 : 도핑된 폴리실리콘막 36a ~ 36c : 패드 폴리36: doped polysilicon film 36a to 36c: pad poly

(구성)(Configuration)

상술한 목적을 달성하기 위한 본 발명에 의하면, 반도체 자장치의 제조 방법은, 메모리 셀들이 형성된 반도체 기판 전면에 도전막을 형성하는 단계와; 상기 도전막 상에 각 메모리 셀 사이의 영역의 일부가 노출되도록 포토레지스트막 패턴을 형성하는 단계와; 상기 포토레지스트막 패턴을 제거하는 단계와; 상기 도전막 상에 열산화막을 형성하는 단계와; 상기 이온 주입된 영역에 상대적으로 두꺼운 열산화막이 형성되고, 이온이 주입되지 않은 영역의 얇은 열산화막을 제거하는 단계와; 상기 두꺼운 열산화막을 마스크로 사용하여 상기 도전막을 식각 하여 패드 폴리를 형성하는 단계를 포함한다.According to the present invention for achieving the above object, a method of manufacturing a semiconductor magnetic device comprises the steps of: forming a conductive film on the entire surface of a semiconductor substrate on which memory cells are formed; Forming a photoresist film pattern on the conductive film so that a portion of a region between each memory cell is exposed; Removing the photoresist film pattern; Forming a thermal oxide film on the conductive film; Forming a relatively thick thermal oxide film in the ion implanted region and removing the thin thermal oxide film in the region where the ion is not implanted; Etching the conductive layer using the thick thermal oxide layer as a mask to form a pad poly.

이 방법의 바람직한 실시예에 있어서, 상기 도전막은, 도핑된 폴리실리콘막 이 방법의 바람직한 실시예에 있어서, 상기 이온은, 실리콘 이온 및 도전형 불순물 이온 중 어느 하나이다. 이 방법의 바람직한 실시예에 있어서, 상기 도전막 패턴은, 반도체 메모리 장치의 하부 구조와 상부 구조를 연결하는 패드 폴리로 사용된다. (작용) 본 발명에 의한 반도체 장치의 제조 방법은 차별화된 열산화막 형성 공정으로 미세 패턴을 갖는 패드 폴리 형성을 가능하게 한다.In a preferred embodiment of the method, the conductive film is a doped polysilicon film. In a preferred embodiment of the method, the ions are either silicon ions or conductive impurity ions. In a preferred embodiment of the method, the conductive film pattern is used as a pad poly connecting the lower structure and the upper structure of the semiconductor memory device. (Action) The manufacturing method of the semiconductor device by this invention enables the formation of the pad poly which has a fine pattern by the differential thermal oxide film formation process.

(실시예)(Example)

도 5 내지 도 7을 참조하면, 본 발명의 실시예에 따른 신규한 반도체 장치의 제조 방법은, 반도체 기판(30) 상에 선택적으로 산화막을 형성하고자 하는 영역이 노출되도록 포토레지스트막 패턴(38)을 형성한다. 상기 포토레지스트막 패턴(38)을 마스크로 사용하여 소정의 이온(42)을 주입한다. 상기 포토레지스트막 패턴(38)을 제거한 후 열산화막 공정을 수행하면, 상기 이온 주입된 영역에 상대적으로 두꺼운 열산화막(44a ~ 44c)이 형성된다. 이와 같은 반도체 장치의 제조 방법에 의해서, 산화 방지막을 사용하지 않고 이온 주입 공정을 사용하여 반도체 기판(30) 상에 차별화된 산화막(differential oxide layer)을 형성함으로써 식각 마스크로 사용되어 미세 패턴의 역 포토레지스트막 패턴(38)이 형성되도록 할 수 있다.Referring to FIGS. 5 to 7, in the novel semiconductor device manufacturing method according to the embodiment of the present invention, the photoresist film pattern 38 is exposed so that an area to selectively form an oxide film on the semiconductor substrate 30 is exposed. To form. Predetermined ions 42 are implanted using the photoresist film pattern 38 as a mask. When the thermal oxide film process is performed after the photoresist film pattern 38 is removed, relatively thick thermal oxide films 44a to 44c are formed in the ion implanted region. By the method of manufacturing such a semiconductor device, a differential oxide layer is formed on the semiconductor substrate 30 using an ion implantation process without using an antioxidant film, thereby forming a differential oxide layer to be used as an etching mask to reverse the fine pattern. The resist film pattern 38 can be formed.

일반적으로 고농도로 도핑된 폴리실리콘(doped poly-Si)은 도핑되지 않은 실리콘에 비해 산화가 3 ~ 5 배 빠르게 진행된다. 이와 마찬가지로, 고질량(high mass) 이온을 실리콘에 주입하는 경우 상기 실리콘에 손상(damage)을 주게 되고, 특히 높은 도즈(high dose)로 이온 주입을 하게 되면 실리콘이 비정질(amorphous)화 되어 산화가 빠르게 진행된다.In general, highly doped polysilicon is doped 3 to 5 times faster than undoped silicon. Similarly, injecting high mass ions into silicon will damage the silicon, and especially when implanted at high doses, the silicon will become amorphous and oxidized. It's fast.

표 1은 이온의 질량(mass) 및 도즈(dose), 그리고 이온 주입 에너지(energy)에 따른 산화막 형성 두께를 비교하여 보여주고 있다.Table 1 shows the comparison of the oxide film thickness according to the mass of the ions, the dose, and the ion implantation energy.

이온주입 조건Ion implantation conditions 산화막 두께Oxide thickness 이온 질량Ion mass 이온주입 하지 않은 경우Without ion implantation 60 Å60 Å P, 1E14, 40keVP, 1E14, 40keV 60 Å60 Å 3131 BF2, 2E15, 20keVBF 2 , 2E15, 20keV 200 Å200 Å 4848 As, 5E15, 20keVAs, 5E15, 20keV 500 Å500 Å 7575 As, 5E15, 10keVAs, 5E15, 10keV 1500 Å1500 Å 7575

상기 산화막 형성 조건은 900 ℃, 60분, 건식 O2분위기이다.The oxide film forming conditions were 900 ° C., 60 minutes, and dry O 2 atmosphere.

상기 이온주입 조건에 따른 산화막 두께를 비교해 보면, 이온의 질량이 클수록, 도즈가 높을수록, 그리고 에너지가 낮을수록 산화막이 두껍게 형성됨을 알 수 있다.Comparing the oxide film thickness according to the ion implantation conditions, it can be seen that the larger the mass of the ions, the higher the dose, and the lower the energy, the thicker the oxide film is formed.

상기 이온주입 하지 않은 경우와 상기 조건 1X1015_ion atoms/cm2_및 10keV의 경우의 산화막 두께는 무려 25 배의 차이가 발생된다.A difference of 25 times occurs in the thickness of the oxide film when the ion is not implanted and under the conditions 1X10 15_ ion atoms / cm 2_ and 10keV.

따라서, 이온 주입에 따른 산화막 형성 두께의 차이를 사용하여 포토레지스트막을 사용하여 선택적으로 이온주입을 수행하고, 열산화 공정을 수행하면 반도체 기판 상에 차별화된 열산화막 형성이 가능하게 된다.Therefore, if the ion implantation is selectively performed using the photoresist film using the difference in the oxide film formation thickness according to the ion implantation, and the thermal oxidation process is performed, differentiated thermal oxide film formation is possible on the semiconductor substrate.

상기 차별화된 산화막 형성 방법을 사용하여 DRAM 셀 내의 패드 폴리(36a~36C)를 형성할 수 있다.The pad polys 36a to 36C in the DRAM cell may be formed using the differentiated oxide film forming method.

도 5 내지 도 7은 본 발명의 실시예에 다른 차별화된 열산화막을 이용한 패드 폴리(36a~36c) 형성 방법을 순차적으로 보여주는 단면도이다.5 to 7 are cross-sectional views sequentially illustrating a method for forming pad polys 36a to 36c using different thermal oxide films according to an embodiment of the present invention.

도 5를 참조하면, 본 발명의 실시예에 따른 차별화된 열산화막 형성 방법은 먼저, 반도체 기판(30) 상에 활성영역과 비활성영역을 정의하여 필드산화막(32)을 형성한다.Referring to FIG. 5, in the method of forming a differentiated thermal oxide film according to an exemplary embodiment of the present invention, first, an active region and an inactive region are defined on a semiconductor substrate 30 to form a field oxide layer 32.

상기 반도체 기판(30) 상에 메모리 셀 트랜지스터(34)들을 형성한다. 상기 메모리 셀 트랜지스터(34)들을 포함하여 반도체 기판(30) 상에 도전막(36)으로서 예를 들어, 도핑된 폴리실리콘막(36)을 형성한다.Memory cell transistors 34 are formed on the semiconductor substrate 30. For example, the doped polysilicon layer 36 is formed on the semiconductor substrate 30 including the memory cell transistors 34 as the conductive layer 36.

상기 도핑된 폴리실리콘막(36) 상에 상기 메모리 셀 트랜지스터(34) 사이의 영역의 일부 즉, 반도체 메모리 장치의 하부 구조와 상부 구조를 연결하는 기능을 갖는 패드 폴리를 형성하기 위한 영역(40a~40c)이 노출되도록 콘택형 포토레지스트막 패턴(38)을 형성한다.A portion of the region between the memory cell transistors 34 on the doped polysilicon layer 36, that is, an area 40a to form a pad poly having a function of connecting the lower structure and the upper structure of the semiconductor memory device. A contact type photoresist film pattern 38 is formed to expose 40c).

이것은 종래 패드 폴리를 형성하기 위한 포토레지스트막 패턴과 역(reverse)으로 형성된 것이다. 즉, 종래 포토레지스트막 패턴은 상기 패드 폴리를 형성하기 위한 영역 상에만 남도록 형성되었다.This is formed in reverse with the photoresist film pattern for forming the conventional pad poly. That is, the conventional photoresist film pattern is formed so as to remain only on an area for forming the pad poly.

상기 포토레지스트막 패턴(38)을 마스크로 사용하여 상기 도핑된 폴리실리콘막(36) 상에 소정의 이온(42)을 주입한다.Predetermined ions 42 are implanted onto the doped polysilicon layer 36 using the photoresist layer pattern 38 as a mask.

상기 소정의 이온(42)은, 실리콘 이온 또는 불순물 이온 등이 사용된다.As the predetermined ions 42, silicon ions, impurity ions, or the like are used.

여기서는 As(42)을 1X1015_ion atoms/cm2_및 및 20 keV 에너지 조건으로 이온주입 하였다.Here, ion implantation was the As (42) with 1X10 15_ ion atoms / cm 2_ and 20 keV and the energy condition.

도 6에 있어서, 상기 포토레지스트막 패턴(38)을 애싱(ashing) 및 스트립(strip) 등으로 제거한 후, 상기 도핑된 폴리실리콘막(36) 상에 열산화막을 형성한다.In FIG. 6, the photoresist layer pattern 38 is removed by ashing, stripping, or the like, and then a thermal oxide layer is formed on the doped polysilicon layer 36.

그러면, 상기 이온 주입된 영역에 형성된 열산화막(44a ~ 44c)은 결정 손상에 의해 상기 이온 주입되지 않은 영역에 형성된 열산화막(도면에 미도시) 보다 상대적으로 더 두껍게 형성된다.Then, the thermal oxide films 44a to 44c formed in the ion implanted region are formed relatively thicker than the thermal oxide film (not shown) formed in the non-ion implanted region due to crystal damage.

상기 이온 주입되지 않은 영역에 형성된 열산화막을 습식식각 등으로 제거한다. 이때, 상기 이온 주입된 영역에 형성된 열산화막(44a ~ 44c)의 일부도 식각 되나 대부분이 남게 되므로 문제가 되지 않는다.The thermal oxide film formed on the non-ion implanted region is removed by wet etching. At this time, some of the thermal oxide films 44a to 44c formed in the ion implanted region are also etched, but most of them remain, which is not a problem.

마지막으로, 상기 열산화막(44a ~ 44c)을 식각 마스크로 사용하여 상기 메모리 셀들이 노출되도록 상기 도핑된 폴리실리콘막(36)을 선택적으로 식각 하여 제거한다.Finally, the doped polysilicon layer 36 is selectively etched and removed to expose the memory cells using the thermal oxide layers 44a to 44c as etching masks.

구체적으로, 상기 열산화막(44a ~ 44c)과 도핑된 폴리실리콘막(36)에 대해 식각 선택비를 갖는 식각 가스를 사용하여 상기 건식 식각 공정을 수행한다.Specifically, the dry etching process may be performed using an etching gas having an etching selectivity with respect to the thermal oxide films 44a to 44c and the doped polysilicon film 36.

그러면, 도 7에 도시된 바와 같이, DRAM 셀 영역의 패드 폴리(36a ~ 36c)가 형성된다.Then, as shown in FIG. 7, pad polys 36a to 36c in the DRAM cell region are formed.

본 발명은 DRAM 셀의 패드 폴리 형성에 있어서, 미세 패턴에 대한 포토레지스트막 패턴이 제대로 형성되지 않는 문제점을 해결한 것으로서,The present invention solves the problem that the photoresist film pattern for the fine pattern is not properly formed in the pad poly formation of the DRAM cell.

이온주입에 의한 결정 손상으로 차별화된 열산화막을 형성함으로써, 패드 폴리 형성시 차별화된 열산화막이 식각 마스크로 사용되어 미세 패턴 형성시 역 포토레지스트막 패턴 형성을 가능하게 할 수 있는 효과가 있다.By forming a differentiated thermal oxide film due to crystal damage by ion implantation, the differentiated thermal oxide film is used as an etching mask when the pad poly is formed, thereby enabling the reverse photoresist film pattern formation when the fine pattern is formed.

Claims (4)

메모리 셀(34)들이 형성된 반도체 기판(30) 전면에 도전막(36)을 형성하는 단계와;Forming a conductive film 36 on the entire surface of the semiconductor substrate 30 on which the memory cells 34 are formed; 상기 도전막(36) 상에 각 메모리 셀 사이의 영역의 일부가 노출되도록 포토레지스트막 패턴(38)을 형성하는 단계와;Forming a photoresist film pattern (38) on the conductive film (36) so that a portion of the area between each memory cell is exposed; 상기 포토레지스트막 패턴(38)을 마스크로 사용하여 소정의 이온(42)을 주입하는 단계와;Implanting predetermined ions (42) using the photoresist film pattern (38) as a mask; 상기 포토레지스트막 패턴(38)을 제거하는 단계와;Removing the photoresist film pattern (38); 상기 도전막(36) 상에 열산화막을 형성하는 단계와;Forming a thermal oxide film on the conductive film (36); 상기 이온 주입된 영역에 상대적으로 더 두꺼운 열산화막(44a ~ 44c)이 형성되고,Thicker thermal oxide films 44a to 44c are formed in the ion implanted region, 이온이 주입되지 않은 영역의 얇은 열산화막을 제거하는 단계와;Removing the thin thermal oxide film in the region where the ions are not implanted; 상기 두꺼운 열산화막(44a ~ 44c)을 마스크로 사용하여 상기 도전막(36)을 식각 하여 도전막 패턴(36a ~ 36c)을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.And etching the conductive film (36) using the thick thermal oxide films (44a to 44c) as a mask to form conductive film patterns (36a to 36c). 제 1 항에 있어서,The method of claim 1, 상기 도전막(36)은, 도핑된 폴리실리콘막인 반도체 장치의 제조 방법.The conductive film 36 is a doped polysilicon film manufacturing method. 제 1 항에 있어서,The method of claim 1, 상기 소정의 이온(42)은, 실리콘 이온 및 도전형 불순물 이온 중 어느 하나인 반도체 장치의 제조 방법.The said predetermined ion (42) is a manufacturing method of the semiconductor device which is any one of a silicon ion and a conductive impurity ion. 제 1 항에 있어서,The method of claim 1, 상기 도전막 패턴(36a ~ 36c)은, 반도체 메모리 장치의 하부 구조와 상부 구조를 연결하는 패드 폴리(36a ~ 36c)로 사용되는 반도체 장치의 제조 방법.The conductive film patterns (36a to 36c) are used as pad polys (36a to 36c) connecting the lower structure and the upper structure of the semiconductor memory device.
KR1019970065102A 1997-12-01 1997-12-01 Semiconductor device manufacturing method KR100258577B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970065102A KR100258577B1 (en) 1997-12-01 1997-12-01 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970065102A KR100258577B1 (en) 1997-12-01 1997-12-01 Semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
KR19990046931A KR19990046931A (en) 1999-07-05
KR100258577B1 true KR100258577B1 (en) 2000-06-15

Family

ID=19526186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970065102A KR100258577B1 (en) 1997-12-01 1997-12-01 Semiconductor device manufacturing method

Country Status (1)

Country Link
KR (1) KR100258577B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122156A (en) * 1986-11-11 1988-05-26 Fuji Electric Co Ltd Manufacture of semiconductor integrated circuit
JPH0233927A (en) * 1988-07-25 1990-02-05 Hitachi Ltd Manufacture of mos type semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122156A (en) * 1986-11-11 1988-05-26 Fuji Electric Co Ltd Manufacture of semiconductor integrated circuit
JPH0233927A (en) * 1988-07-25 1990-02-05 Hitachi Ltd Manufacture of mos type semiconductor device

Also Published As

Publication number Publication date
KR19990046931A (en) 1999-07-05

Similar Documents

Publication Publication Date Title
US5274261A (en) Integrated circuit degradation resistant structure
KR100268409B1 (en) A method of fabricating semiconductor device
JPH09181316A (en) Manufacture of collapsed channel mosfet using inverted sidewall
KR100232197B1 (en) Method of manufacturing semiconductor device
KR100258577B1 (en) Semiconductor device manufacturing method
KR930007755B1 (en) Manufacturing method of semiconductor device
KR100267010B1 (en) A method of fabricating semiconductor device
KR0151070B1 (en) Capacitor for soi and its manufacturing method
KR100778877B1 (en) Method for Fabricating of Semiconductor Device
KR100280537B1 (en) Semiconductor device manufacturing method
KR100215871B1 (en) Method for fabricating semiconductor device
KR100192398B1 (en) Capacitor fabrication method of semiconductor device
US5972746A (en) Method for manufacturing semiconductor devices using double-charged implantation
KR0172832B1 (en) Method of fabricating semiconductor device
KR960012574B1 (en) Manufacturing method of semiconductor device
KR100460704B1 (en) Method for fabricating bottom gate-type tft of sram to increase capacitance of node
KR100298186B1 (en) Manufacturing method of high load resistance of static random access memory cell
KR930009590B1 (en) Method for manufacturing a lsi mos device with capacitor
KR100236073B1 (en) Method of manufacturing semiconductor device
KR100395911B1 (en) Method for manufacturing semiconductor device
KR930008884B1 (en) Manufacturing method of stack capacitor cell
KR930006979B1 (en) Method for fabricating of stacked capacitor cell
KR0144174B1 (en) Capacitor Structure and Manufacturing Method of Semiconductor Device
KR20020070554A (en) Semiconductor Memory device and Method for fabricating the Same
KR20030056607A (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee