KR100256712B1 - 출력 신호의 회전수에 종속하는 신호 시퀀스 발생 회로 - Google Patents

Abstract

본 발명은 회전수에 따라 신호 시퀀스를 발생하는 회로에 관한 것으로, 이 회로에 의해 회전수에 관련하여 이동하는 부품을 조사하는 유도성 감지기에 의해 공급되는 포텐셜-프리한 출력 신호가 처리됨으로써, 감지기의 신호 진폭에 따라 히스테리시스 변화가 발생한다.

본 발명의 회로에서는 소위 자기 변위 문제점이 나타나지 않게 됨으로써 특히 간섭이 억제되며 응답 감도가 낮게 된다. 본 발명은 외부에서 접근할 수 있는 외부 캐 패시터 및 이것에 결합되어 있는 저항을 통해 특정 요건에 대하여 히스테리시스를 변화시킬 수 있다.

Description

[발명의 명칭]

출력 신호의 회전수에 종속하는 신호 시퀀스 발생 회로

[기술분야]

본 발명은 첨부된 청구범위에서 기재된 일반 형태의 가지기(예를 들어, 유도성 감지기)에 의해 공급되는 출력 신호의 회전수(revolutions)에 따라 신호 시퀀스를 발생하는 회로에 관한 것이다.

[종래기술]

예를 들어, 내연기관(internal combustion egines)에서의 점화 및 분사(ignition and injection)를 제어하기 위해서, 유도성 감지기를 사용하여 크랭크축의 위치 및 회전수를 결정하는 것은 금지되어 있다. 또한 유도성 감지기에서 유도되는 전압 레벨은 이 감지기를 지나서 이동하는 부품의 속도에 상당히 의존하는데 이 속도를 측정하게 됨으로써 통상 임계 스위치를 갖게 되는 후속하는 계산 회로에서 자기-변위(self-displacement)로서 알려져 있는 문제점이 발생된다고 공지되어 있다.

상기 이러한 문제점을 해결하기 위하여, 예를 들어 EP-PS 0 083 594 호에서는 임계 스위치의 값을 회로의 측정 속도에 관련하여 변화시키거나 또는 회전수를 변화시키는 방법과, 감지기 신호 자체를 회전수에 관련하여 따라서 감지기로부터의 전압 출력의 레벨에 관련하여 시프팅시키는 방법이 제안되어 있읍니다.

그러나, 종래의 계산 회로는 다음과 같은 단점을 갖고 있는데, 즉, 감지기의 전압 및 임계 스위치의 레벨값을 변화시켜도, 간섭 펄스에 의해서 신호가 결함을 갖게 되는 위험한 상황이 존재하며, 또한 종래의 계산 회로에서 필요로 하는 응답 임계치가 비교적 높게 된다는(250㎷ 이상) 단점이 있다.

[본 발명의 장점]

종래기술과는 반대로, 본 발명에 의한 회로에 있어서는, 청구범위에서 특징되는 바와 같이 하나 또는 그 이상의 차동 증폭기와 진폭 제어된 히스테리시스 변화를 이용하여 유도성 감지기의 출력 신호를 (공통 모드 간섭 펄스에 관해서) 간섭 펄스에는 무관하게 계산할 수 있으므로 자기변위가 발생하지 않는다는 장점이 있다. 본 발명 회로의 또다른 장점은, 양호한 공통 모드 방지 기능을 용이하게 행할 수 있으며, 차동 증폭기를 이용함으로써 회로의 입력을 포텐셜-프리(potential-free)하게 실현할 수 있으며, 임계 동작값이 낮기 때문에(50㎷), 낮은 회전수로도 계산할 수 있다는 것이다.

예를 들어 캐패시터를 충전시키는 두개의 전원 및 처리된 감지기의 신호가 택해지는 시간 지연 소자를 추가로 이용함으로써, 계산 회로의 방해에 대한 보호를 훨씬 향상시킬 수 있다.

본 발명에 의한 회로는, 특히 외부 캐패시터 및 저항의 레이팅(rating)에 의해 특정의 요건에 대해 변형 가능하므로 만능적으로 사용될 수 있다는 장점이 있다.

[도면의 간단한 설명]

본 발명은 도면에서 도시되어 있으며 이하의 설명에서 보다 상세하게 기술하기로 한다.

도면의 본 발명에 의한 계산 회로의 실시예도.

[발명의 상세한 설명]

도면에서는 본 발명의 일실시예가 도시되어 있으며, 여기서 유도성 감지기(10)가 저항(11, 12, 13, 14)을 통해 회로(15)의 두 입력에 결합되어 있으며, 이들 두 입력간에는 캐패시터(16)가 배열되어 있다.

상기 회로(15)는 3 개의 비교기(17, 18 및 19)를 구비하고 있으며, 이들 비교기의 입력은 저항(12 또는 13)을 통해 감지기(10)에 결합되어 있고, 또한 저항 회로망(20, 21, 22, 23)을 통해 공급 전압의 약 절반인 전압 VCM과 접지 사이에 결합되어 있다.

비교기(17 및 18)의 출력 각각은 AND 게이트(24, 26)의 입력에 결합되어 있으며 AND 게이트(24, 25)의 출력은 각각 OR 게이트(26)의 입력에 결합되어 있다.

OR 게이트(26) 다음에는 간섭 억제를 위한 회로 그룹(27)이 후속되는데, 이 회로그룹(27)은 시간 지연 소자(28)와 두개의 전원(29 및 30) 및 캐패시터(31)로 구성되어 있다.

전원(29 및 30)은 전압 VD 와 접지간에 배열되어 있으며, 전원(29 및 30) 각각은 시간 지연 소자(28)에 결합되어 있다. 전원(29 및 30) 사이의 연결선은 캐패시터(31)를 통해 접지되기도 하며, 또한 출력 A에 연결되며, 이 출력 A에서 희망하는 속도 관련 신호 시퀀스를 나타내는 처리된 정보 신호 VN을 택할 수 있다.

비교기(19)의 출력은 전원(32)을 통해 임계 스위치(33)에 연결되며, 임계 스위치(33)의 출력은 AND 게이트(24 및 25)의 입력에 결합된다. 또한, 전원(32) 즉 임계단(33)의 입력은 병렬 접속되어 있는 외부 캐패시터(34) 및 외부 저항(35)에 결합된다.

저항(11, 12, 13 및 14)과 캐패시터(16)는 입력 와이어링으로 사용되며, 이들중 저항(12 및 13)은 비교기(17, 18 및 19)의 입력으로 흐르는 전류를 제한시킨다. 저항(14)은 응답 감도가 낮아 상승되어야 할 경우에만 필요로 하므로 절대적으로 필요한 것은 아니다. 저항(11)은 송신기의 인덕턴스 및 기생 라인의 캐패시터로 구성된 발진 회로를 감쇄시킨다.

캐패시터(16)는 간섭 보호를 개선시키기 위해 사용되며 저항(12 및 14)과 함께 저역 통과 필터를 구성한다. 저항(20, 21, 22 및 23)은 후속하는 증폭기 회로의 고정항성 입력이 확실하게 포텐셜프리가 되도록 하게 하며, 또한 입력 신호의 동작점에 해당하는 VCM/2의 전압 레벨을 비교기(17, 18, 19)의 입력으로 고정시킨다.

속도에 관련된 신호 시퀀스가 형성되어지는 유도성 감지기(10)의 출력 신호는 비교기(17, 18, 19)에 병렬로 연결되어 있으며, 상기 비교기(17, 18, 19)는 연산 증폭기 또는 차동 증폭기로서 구성되는 것이 바람직하다. 이들 비교기는 서로 다른 히스테리시스를 갖는데, 비교기(17)는 +/-50㎷의 히스테리시스를 갖고, 비교기(18)는 +/-750㎷의 히스테리시스를 갖고, 비교기(19)는 +/-1.0V의 히스테리시스를 갖는다.

비교기(19)의 출력에서 발생하는 차전압 VD에 의해 전원(32)의 듀티싸이클(duty cycle)이 정해지며, 전원(32)에 의해 외부 캐패시터(34)가 충전된다. 전원(32)의 듀티 싸이클에 따라, 캐패시터(34)는 서로 다른 레벨로 충전된다. 임계 스위치(33)의 입력에서 발생하는 전위에 따라서, 임계 스위치(33)는 그 출력이 하이 상태 또는 전위 상태를 갖도록 스위치하게 된다.

임계 스위치(33)의 출력이 AND 게이트(24 및 25)의 각 입력에 결합되고 이들 AND(24 및 25)의 다른 입력은 비교기(17) 또는 비교기(18)에 결합됨으로, AND 게이트(24) 또는 AND 게이트(25)는 임계 스위치의 출력 상태에 따라서 스위치하여, 비교기(17) 또는 비교기(18)의 출력 신호가 OR 게이트(26)에 전달된다. 소자(33, 24, 25 및 26)에 의해 논리부가 형성되며, 이 논리부에 의해 임계 스위치의 입력에서의 전위에 따라 비교기(17) 또는 비교기(18)를 통하는 신호를 확실하게 계산할 수 있다.

비교기(17 및 18)는 서로 다른 히스테리시스를 갖고 있으므로, 변화 가능한 희망의 히스테리시스를 얻을 수 있다.

병렬 접속된 외부 캐패시터(35)와 저항(35)에 의해 임계 스위치(33)의 입력에서의 전위가 결정되며 이들 두 소자를 나머지 회로 소자에 영향을 주지않고 적당한 레이팅(rating)을 행할 수 있으므로, 단지 캐패시터(34)와 저항(35)만을 변형시키면 모든 차량에 대해서 회로(15)를 균일하게 설계할 수 있다. 상기 두 소자는 회로(15)의 외부에 배치되어 있으므로 회로(15)에 영향을 주지않고 접근할 수 있다. 회로(15)는 하나의 칩으로 집적화하는 것이 적합하다.

간접 억제를 위한 회로(27)에 의해 간섭 임펄스를 20㎲ 지속 기간까지 억제시킬 수 있다. 시간 지연 소자(28)에 의해 지속기간이 20㎲ 이하인 간섭 임펄스가 출력에 도달하는 것이 방지되며, 시간 지연 소자(28)와 캐패시터(31)와의 상호 작용에 의해, 전원(29 및 30)은 또다른 가변 간섭 억제를 용이하게 행할 수 있다.

Claims (9)

1. 특히 내연기관에서의 점화 및 분사를 제어할 목적으로 감지기(유도성 감지기가 적합함)에 의해 공급되는 출력 신호의 회전수에 따라 신호 시퀀스를 발생하기 위해 상기 감지기와 결합되어 있는 적어도 2 개의 스위칭 소자를 구비한 회로에 있어서, 상기 감지기(10)와 결합되어 있는 다른 스위칭 소자(19 및 33)와, 상기 스위칭 소자의 동작을 결정하는 소자(32, 34 및 35)와, 스위칭 소자(17, 18, 33)의 출력을 회전수에 종속하는 신호 시퀀스를 이용할 수 있는 출력(A)에 결합시키는 논리부(36)를 구비하는 것을 특징으로 하는 출력 신호의 회전수에 종속하는 신호 시퀀스 발생 회로.
2. 제1항에 있어서, 스위칭 소자(17, 18, 19)는 서로 다른 스위칭 히스테리시스를 가지며 차동 증폭기로서 구성되어 있는 비교기인 것을 특징으로 하는 출력 신호의 회전수에 종속하는 신호 시퀀스 발생 회로.
3. 제1 또는 2항에 있어서, 감지기(10)의 출력 신호 레벨에 따라, 스위칭 소자(17, 18)중 하나를 회로의 출력(A)에 결합시키는 논리부(20)를 또한 구비하는 것을 특징으로 하는 출력 신호의 회전수에 종속하는 신호 시퀀스 발생 회로.
4. 제1 또는 2항에 있어서, 상기 논리부는 두개의 AND 게이트로 구성되어 있으며, 이들 각 AND 게이트의 입력중 한 입력은 스위칭 소자(17, 18)의 한 입력에 결합되어 있으며 나머지 다른 입력은 스위칭 소자(33)와 결합되어 있으며, 출력은 OR 게이트의 입력과 결합되어 있는 것을 특징으로 하는 출력 신호의 회전수에 종속하는 신호 시퀀스 발생 회로.
5. 제1 또는 2항에 있어서, 감지기와 스위칭 소자(17, 18, 19) 사이에 배치되어 있는 제1저항 회로망 및 캐패시터와, 고저항성을 가지며 스위칭 소자의 입력을 전압 VCM에 대칭적으로 공급하는 제2저항 회로망을 구비하는 것을 특징으로 하는 출력 신호의 회전수에 종속하는 신호 시퀀스 발생 회로.
6. 제1 또는 2항에 있어서, 스위칭 소자의 동작을 결정하는 수단은 전원을 통해 충전될 수 있는 기억 소자이며, 전원의 듀티 싸이클은 감지기의 출력 신호에 따라 변화하는 것을 특징으로 하는 출력 신호의 회전수에 종속하는 신호 시퀀스 발생 회로.
7. 제6항에 있어서, 상기 기억 소자는 병렬 접속되어 있으며 회로의 나머지 부분의 외부에 배열되어 있는 캐패시터 및 저항인 것을 특징으로 하는 출력 신호의 회전수에 종속하는 신호 시퀀스 발생 회로.
8. 제1 또는 2항에 있어서, 논리부(36)와 출력(A) 사이에 간섭 억제를 위한 회로(27)가 배열되어 있는 것을 특징으로 하는 출력 신호의 회전수에 종속하는 신호 시퀀스 발생 회로.
9. 제8항에 있어서, 상기 간섭 억제 회로(27)는 캐패시터에 결합되어 있는 두 전원(29, 30)과, 이들 전원에 결합되어 있는 시간 지연 소자(28)를 구비하는 것을 특징으로 하는 출력 신호의 회전수에 종속하는 신호 시퀀스 발생 회로.