KR100256266B1 - Method of manufacturing gate oxide of semiconductor device - Google Patents
Method of manufacturing gate oxide of semiconductor device Download PDFInfo
- Publication number
- KR100256266B1 KR100256266B1 KR1019920027326A KR920027326A KR100256266B1 KR 100256266 B1 KR100256266 B1 KR 100256266B1 KR 1019920027326 A KR1019920027326 A KR 1019920027326A KR 920027326 A KR920027326 A KR 920027326A KR 100256266 B1 KR100256266 B1 KR 100256266B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate oxide
- minutes
- slpm
- oxide film
- gas
- Prior art date
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
제1도는 종래의 게이트 산화막 성장 처리도.1 is a conventional gate oxide film growth processing diagram.
제2도는 본 발명의 일 실시예에 따른 게이트 산화막 성장 처리도.2 is a view illustrating a gate oxide film growth process according to an embodiment of the present invention.
제3도는 본 발명의 일 실시예에 따른 게이트 산화막의 Ⅰ-Ⅴ특성 그래프.3 is a graph of I-V characteristics of a gate oxide film according to an embodiment of the present invention.
본 발명은 반도체 제조 분야에 관한 것으로, 특히 게이트 산호막을 성장 공정에 관한 것이다.TECHNICAL FIELD The present invention relates to the field of semiconductor manufacturing, and more particularly, to a process of growing a gate coral film.
제 1 도는 종래의 게이트 산화막 성장 처리도로서, 온도, 공정단계, 공정 시간, 가스 압력, SLPM(Standaed Liter Per Meter)에 따른 공정 조건을 도시한 것으로, 이하 이를 통해 종래의 게이트 산화막 성장 공정을 살펴본다.1 is a diagram illustrating a conventional gate oxide film growth process, which illustrates process conditions according to temperature, process steps, process time, gas pressure, and stand-by litter per meter (SLPM). Hereinafter, the conventional gate oxide film growth process will be described. see.
도면에 도시된 바와 같이 종래의 게이트 산화막 형성은 게이트 산화막을 형성하기 알맞는 공정 조건을 이루기 위한 여러 공정 단계를 거치게 되는데, 도시된 공정 단계를 수행하기에 앞서 고압에서 챔버 내에 O2가스를 불어 넣는 단계를 거치게 된다.As shown in the drawing, the conventional gate oxide film formation is subjected to various process steps for achieving a suitable process condition for forming the gate oxide film. The O 2 gas is blown into the chamber at a high pressure before performing the illustrated process step. It goes through the steps.
즉, 리커버리 단계, 램프업 단계, 안정화 단계, 예비 산화 단계, 주 산화 단계 산화막 형성은 O2, H2, N2가스의 비를 8 : 8 : 0.2 SLPM(standard litter per meter)으로 형성하고 800℃에서 약 9분20초 동안 산화막을 형성하게 된다. 이때 O2가스의 압력은 고압으로 유지하게 된다. 이러한 주 산화막 형성 공정을 마친 후에 다시 고압에서 O2가스를 불어넣는다.That is, the recovery step, ramp-up step, stabilization step, preliminary oxidation step, and main oxidation step oxide film formation are performed by forming a ratio of O 2 , H 2 , and N 2 gas in a ratio of 8: 8: 0.2 standard litter per meter (SLPM) and 800. An oxide film is formed at about 9 minutes 20 seconds. At this time, the pressure of the O 2 gas is maintained at a high pressure. After the main oxide film forming process is finished, the O 2 gas is blown again at a high pressure.
그러나, 이러한 종래의 게이트 산화막 형성 공정은 실제로 건식에 가까운 습식산화가 이루어져 점성이 증가한 상태가 되고, 이에 따라 유동성이 감소하게 되어 스트레스를 유발함으로서 게이트 산화막 형성을 방해하고, 또한 희생 산화막 형성 이후 곧바로 게이트 산화막형성 공정을 진행함으로서 게이트 산화막이 기판의 상태에 직접 영향을 받는 문제점이 있었다.However, such a conventional gate oxide film forming process is in a state where the wet oxidation substantially closes to dryness, thereby increasing the viscosity, thereby decreasing the fluidity, causing stress to interfere with the gate oxide film formation, and also to gate immediately after the sacrificial oxide film formation. By performing the oxide film forming process, there is a problem in that the gate oxide film is directly affected by the state of the substrate.
그리고, H2O(OH-)와 O2(O-)는 O2가스를 활성화 하여 산화가 진행되도록 하는데, 종래 방법은 H2의 양이 적은 상태이므로 활성화원이 적게되어 산화 진행이 지연되며, 이에 따라 상대적으로 산화막의 성장 시간이 길어지게 됨으로써 짧은 시간의 산화막 형성에 비해 산화막 형성시 결함을 유발하는 소오스를 더 많이 가지게 되는 문제점이 있었다.In addition, H 2 O (OH-) and O 2 (O-) to activate the O 2 gas to proceed the oxidation, the conventional method is a small amount of H 2 because the amount of the activation source is reduced, the oxidation progress is delayed. Accordingly, there is a problem in that the growth time of the oxide film becomes relatively long, so that the source causing more defects in the oxide film formation is more than the oxide film formation in the short time.
상기 문제점을 해결하기 위하여 안출된 본 발명은 게이트 산화막의 막질을 향상시켜 트랜지스터의 신뢰도를 개선하는 게이트 산화막 성장방법을 제공하는데 그 목적이 있다.The present invention devised to solve the above problems is to provide a gate oxide film growth method of improving the reliability of the transistor by improving the film quality of the gate oxide film.
본 발명의 특징적인 게이트 산화막 성장방법은 고압의 O2산소를 공정 챔버에 불어 넣는 제 1 단계와, O2, H2및 HCl 가스를 포함하는 혼합 가스를 불어 넣는 제 2 단계를 포함하여 이루어진다.A characteristic gate oxide film growth method of the present invention comprises a first step of blowing high pressure O 2 oxygen into a process chamber and a second step of blowing a mixed gas containing O 2 , H 2 and HCl gas.
이하, 첨부된 도면 제 2 도 내지 제 3 도를 참조하여 본 발명의 일 실시예를 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. 2 to 3.
먼저, 제 2 도에 도시된 바와 같이 본 발명의 일 실시예에 따른 게이트 산화막 형성에 있어서, 앞서 설명한 종래의 주 산화막 형성 조건인 O2(고압) : H2: N2캐리어(8 : 8 : 0.2 SLPM), 800℃, 9분 20초의 공정 조건을 다음과 같이 변경하였다. 즉, O2(고압) : H2: HCl 캐리어(8 : 8 : 2.4 SLPM), 800℃, 8분 내지 9분 30초로 게이트 산화막의 공정 조건을 설정한다.First, as shown in FIG. 2, in the gate oxide film formation according to the embodiment of the present invention, O 2 (high pressure): H 2 : N 2 carrier (8: 8), which is the conventional main oxide film formation condition described above 0.2 SLPM), the process conditions of 800 degreeC, 9 minutes 20 second were changed as follows. That is, O 2 (high pressure): H 2: HCl carrier (8: 8: 2.4 SLPM) , and sets the processing conditions of a gate oxide film 800 ℃, 8 minutes to 9 minutes and 30 seconds.
본 발명에서 사용된 HCl은 산화막의 점성을 감소시켜 비스코스 플로우(viscos flow)를 증가시켜 게이트 산호막의 불량을 방지하고, 어닐링(annealing)이 스트레스(stress) 완화relaxation)가 빠른 시간내에 이루어지도록 한다.HCl used in the present invention reduces the viscosity of the oxide film to increase the viscose flow (viscos flow) to prevent the failure of the gate coral film, and the annealing (stress) relaxation (stress) to be achieved in a fast time.
또한, Cl기는 산화시 실리콘 기판과 SiO2계면에 확산되어 산화 가 진행되는 활성화 소오스로 작용함으로서 산화율을 증가시키며, 증가된 산화율은 산화막 형성 공정 시간을 단축하여 공정 시간의 지연에 따른 게이트 산화막의 결함을 방지하게 된다.In addition, the Cl group increases the oxidation rate by acting as an activating source where oxidation progresses due to diffusion at the silicon substrate and the SiO 2 interface during oxidation, and the increased oxidation rate shortens the oxide film formation process time, resulting in a defect in the gate oxide film due to the delay of the process time. Will be prevented.
결국 본 발명의 게이트 산화막은 항복전압을 증가 시키고 HCl에 의한 수소는 실리콘 기판에 대한 보호하는 역할을 하여 하부의 기판에 의해 게이트 산화막이 받는 영향을 감소 시켜 준다.As a result, the gate oxide film of the present invention increases the breakdown voltage and hydrogen by HCl serves to protect the silicon substrate, thereby reducing the influence of the gate oxide film on the lower substrate.
본 발명의 일 실시예에 따른 게이트 산화막의 Ⅰ-Ⅴ특성을 제 3 도에 도시하였는데, 종래의 방법에 의한 전계는 13.6MV/cm(도면의 A)와 본 발명에 따른 전계는 14.4MV/cm(도면의 B)임을 알 수 있다.The I-V characteristics of the gate oxide film according to an embodiment of the present invention are shown in FIG. 3, where the electric field according to the conventional method is 13.6 MV / cm (A in the drawing) and the electric field according to the present invention is 14.4 MV / cm. It can be seen that (B) in the drawing.
상기와 같이 이루어지는 본 발명은 결함이 적고, 양호한 전기적 특성을 가지는 게이트 산화막을 형성할 수 있으며, 이로 인하여 반도체 소자의 신뢰성을 확보할 수 있다.The present invention made as described above can form a gate oxide film with few defects and good electrical characteristics, thereby ensuring the reliability of the semiconductor device.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920027326A KR100256266B1 (en) | 1992-12-31 | 1992-12-31 | Method of manufacturing gate oxide of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920027326A KR100256266B1 (en) | 1992-12-31 | 1992-12-31 | Method of manufacturing gate oxide of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016595A KR940016595A (en) | 1994-07-23 |
| KR100256266B1 true KR100256266B1 (en) | 2000-05-15 |
Family
ID=19348488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920027326A KR100256266B1 (en) | 1992-12-31 | 1992-12-31 | Method of manufacturing gate oxide of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100256266B1 (en) |
-
1992
- 1992-12-31 KR KR1019920027326A patent/KR100256266B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016595A (en) | 1994-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023093A (en) | Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof | |
| US5393683A (en) | Method of making semiconductor devices having two-layer gate structure | |
| US4154873A (en) | Method of increasing field inversion threshold voltage and reducing leakage current and electrical noise in semiconductor devices | |
| WO1994019829A1 (en) | Semiconductor device comprising deuterium atoms | |
| US4626450A (en) | Process for producing semiconductor devices | |
| US6017806A (en) | Method to enhance deuterium anneal/implant to reduce channel-hot carrier degradation | |
| US6204205B1 (en) | Using H2anneal to improve the electrical characteristics of gate oxide | |
| US4666532A (en) | Denuding silicon substrates with oxygen and halogen | |
| US20030027392A1 (en) | Method for forming heavy nitrogen-doped ultra thin oxynitride gate dielectrics | |
| US3856588A (en) | Stabilizing insulation for diffused group iii-v devices | |
| KR100256266B1 (en) | Method of manufacturing gate oxide of semiconductor device | |
| US5620932A (en) | Method of oxidizing a semiconductor wafer | |
| US5982020A (en) | Deuterated bipolar transistor and method of manufacture thereof | |
| KR0137550B1 (en) | Formation method of gate oxide | |
| KR950011989B1 (en) | Forming method of gate oxide | |
| KR0162900B1 (en) | Ramped oxide formation method | |
| KR100247904B1 (en) | Method for manufacturing semiconductor device | |
| US5874772A (en) | Semiconductor device | |
| KR960006972B1 (en) | Gate oxide film forming method of semiconductor device | |
| KR0172045B1 (en) | Oxide film forming method | |
| JP3444815B2 (en) | High breakdown voltage semiconductor device and method of manufacturing the same | |
| KR960007641B1 (en) | Manufacturing method of semiconductor device | |
| KR100398621B1 (en) | Method for manufacturing gate oxide layer of semiconductor device | |
| JP2000195857A (en) | Dielectric layer forming method | |
| KR100536627B1 (en) | Method for fabricating gate oxide of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |