KR100253335B1 - Micro ball grid array package and manufacturing method thereof - Google Patents

Micro ball grid array package and manufacturing method thereof Download PDF

Info

Publication number
KR100253335B1
KR100253335B1 KR1019970053799A KR19970053799A KR100253335B1 KR 100253335 B1 KR100253335 B1 KR 100253335B1 KR 1019970053799 A KR1019970053799 A KR 1019970053799A KR 19970053799 A KR19970053799 A KR 19970053799A KR 100253335 B1 KR100253335 B1 KR 100253335B1
Authority
KR
South Korea
Prior art keywords
chip
substrate
array package
signal connection
signal
Prior art date
Application number
KR1019970053799A
Other languages
Korean (ko)
Other versions
KR19990032699A (en
Inventor
김조한
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970053799A priority Critical patent/KR100253335B1/en
Publication of KR19990032699A publication Critical patent/KR19990032699A/en
Application granted granted Critical
Publication of KR100253335B1 publication Critical patent/KR100253335B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

PURPOSE: A micro ball grid array package and a manufacturing method thereof are provided to prevent a semiconductor chip from being damaged. CONSTITUTION: The package includes the semiconductor chip(11) having chip pads, a plurality of springy wires(12) respectively bonded to the chip pads, a substrate(13) having through holes in which the wires(12) are respectively inserted, a mold body(14) formed on an upper surface of the substrate(13) to encapsulate the chip(11) and the wires(12), and a plurality of solder balls(15) attached on a lower surface of the substrate(13) and connected to the wires(12). In the method, the wires(12) are bonded to the chip pads of the chip(11) and then inserted in the through holes of the substrate(13). The through holes are then filled with solder(16) to fix the wires(12). Next, the mold body(14) is formed of epoxy, and then the solder balls(15) are attached to the substrate(13).

Description

마이크로 볼 그리드 어레이 패키지 및 그 제조방법{MICRO BALL GRID ARRAY PACKAGE AND MANUFACTURING METHOD THEREOF}MICRO BALL GRID ARRAY PACKAGE AND MANUFACTURING METHOD THEREOF

본 발명은 마이크로 볼 그리드 어레이 패키지(MICRO BALL GRID ARRAY PACKAGE) 및 그 제조방법에 관한 것으로, 특히 칩(CHIP)의 손상을 방지하도록 하는데 적합한 마이크로 볼 그리드 어레이 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a micro ball grid array package (MICRO BALL GRID ARRAY PACKAGE) and a method of manufacturing the same, and more particularly, to a micro ball grid array package suitable for preventing damage to the chip (CHIP) and a method of manufacturing the same.

전자장비의 소형화 추세에 따라 그 장비의 내부에 장착되는 부품들의 소형화가 필수적으로 요구되고, 그에 따라 많은 연구소에서는 기능의 향상과 동시에 부피를 최소화하는 부품들의 개발에 노력하고 있는 것이 사실이다. 이와 같은 노력의 결과로 마이크로 볼 그리드 어레이 패키지가 개발되어 소개되고 있는 바, 이를 간단히 설명하면 다음과 같다.As the trend of miniaturization of electronic equipment is required, miniaturization of components mounted inside the equipment is indispensable, and thus, many laboratories are working to develop components that minimize functionality and minimize volume. As a result of this effort, a micro ball grid array package has been developed and introduced.

도 1은 종래 마이크로 볼 그리드 어레이 패키지의 구조를 보인 종단면도로써, 도시된 바와 같이, 종래 마이크로 볼 그리드 어레이 패키지는 반도체 칩(1)의 상면 일정영역에 엘라스토머(ELASTOMER)(2)가 일정두께로 접착되어 있고, 그 엘라스토머(2)의 상면에 하단부가 칩(1)의 상면 양측에 형성된 칩패드(1a)들에 각각 연결되도록 컴플라이언트 리드(COMPLIANT LEAD)(3)가 설치되어 있으며, 상기 컴플라이언트 리드(3)들의 상면에는 플랙시블 테이프(FLEXIBLE TAPE)(4)가 부착되어 있고, 그 플랙시블 테이프(4)의 상면에는 비어홀(4a)에 채워져서 하단부가 상기 컴플라이언트 리드(3)의 상단부에 연결된 솔더(4b)의 상단부에 각각 연결되도록 다수개의 솔더볼(SOLDER BALL)(5)이 부착되어 있다.1 is a longitudinal cross-sectional view illustrating a structure of a conventional micro ball grid array package. As shown in FIG. A compliant lead 3 is attached to the upper surface of the elastomer 2 so that the lower ends thereof are connected to the chip pads 1a formed on both sides of the upper surface of the chip 1, respectively. A flexible tape 4 is attached to an upper surface of the client leads 3, and a via hole 4a is filled in an upper surface of the flexible tape 4 so that a lower end of the flexible lead 3 is attached to the upper surface of the flexible lead 3. A plurality of solder balls 5 are attached to each upper end of the solder 4b connected to the upper end.

상기와 같은 구성되어 있는 종래 마이크로 볼 그리드 어레이 패키지는 칩(1)의 상면의 일정영역에 댐(미도시)을 설치한 다음, 그 댐(미도시)의 내측에 일정두께로 엘라스토머(2)를 형성한다. 그런 다음, 칩(1)의 상면 양측에 형성된 다수개의 칩패드(1a)에 하단부가 연결되도록 컴플라이언트 리드(3)를 엘라스토머(2)의 상면에 설치한다. 그런 다음, 다수개의 비어홀(4a)이 형성된 플랙시블 테이프(4)를 상기 엘라스토머(2)의 상면에 부착하고, 그 각각의 비어홀(4a)에 솔더(4b)를 채워서 컴플라이언트 리드(3)의 상단부에 연결되도록 한 다음, 마지막으로 상기 솔더(4b)의 상단부에 솔더볼(5)을 각각 부착하여 패키지(6)를 완성한다.In the conventional micro ball grid array package having the above-described structure, a dam (not shown) is installed in a predetermined region of the upper surface of the chip 1, and then the elastomer 2 is formed at a predetermined thickness inside the dam (not shown). Form. Then, the compliant lead 3 is provided on the upper surface of the elastomer 2 so that the lower ends thereof are connected to the plurality of chip pads 1a formed on both sides of the upper surface of the chip 1. Then, the flexible tape 4 having the plurality of via holes 4a is attached to the upper surface of the elastomer 2, and each of the via holes 4a is filled with solder 4b to make the compliant lead 3 After connecting to the upper end, the solder ball (5) is attached to the upper end of the solder (4b), respectively, to complete the package (6).

그러나, 상기와 같이 구성되어 있는 종래 마이크로 볼 그리드 어레이 패키지는 여러 가지 문제점을 가지고 있는 것이었다.However, the conventional micro ball grid array package configured as described above has various problems.

첫 번째로, 칩(1)이 외부로 노출되어 있어서 외부의 기계적이 충격이나 오염물질에 오염되어 손상되는 문제점이 있었다.First, since the chip 1 is exposed to the outside, there is a problem that the external mechanical is damaged by contamination with impact or pollutants.

두 번째로, 컴플라이언트 리드(3)의 길이 차이로 리드 인덕턴스의 균일성확보가 어려운 문제점이 있었다.Second, there is a problem that it is difficult to secure the uniformity of the lead inductance due to the difference in the length of the compliant lead (3).

본 발명의 목적은 상기와 같은 여러 문제점을 갖지 않는 마이크로 볼 그리드 어레이 패키지 및 그 제조방법을 제공함에 있다.It is an object of the present invention to provide a micro ball grid array package and a method of manufacturing the same, which do not have various problems as described above.

본 발명의 다른 목적은 칩을 에폭시로 몰딩하여 외부의 충격 및 오염물질에 의하여 손상되는 것을 방지하도록 하는데 적합한 마이크로 볼 그리드 어레이 패키지를 제공함에 있다.Another object of the present invention is to provide a micro ball grid array package suitable for molding chips with epoxy to prevent damage from external impacts and contaminants.

본 발명의 또다른 목적은 신호전달 경로인 리드의 길이를 일정하게 하여 리드 인덕턴스의 균일성을 확보하도록 하는데 적합한 마이크로 볼 그리드 어레이 패키지를 제공함에 있다.It is another object of the present invention to provide a micro ball grid array package suitable for ensuring uniformity of lead inductance by keeping the length of the lead, which is a signal transmission path, constant.

도 1은 종래 마이크로 볼 그리드 어레이 패키지의 구성을 보인 종단면도.Figure 1 is a longitudinal sectional view showing the configuration of a conventional micro ball grid array package.

도 2는 본 발명 마이크로 볼 그리드 어레이 패키지의 제1 실시예를 보인 종단면도.Figure 2 is a longitudinal sectional view showing a first embodiment of the present invention micro ball grid array package.

도 3a 내지 3e는 본 발명의 제1 실시예에 따른 제조순서를 보인 종단면도.3A to 3E are longitudinal cross-sectional views showing the manufacturing procedure according to the first embodiment of the present invention.

도 4는 본 발명 마이크로 볼 그리드 어레이 패키지의 제2 실시예를 보인 종단면도.Figure 4 is a longitudinal sectional view showing a second embodiment of the present invention micro ball grid array package.

* * 도면의 주요부분에 대한 부호의 설명 * ** * Explanation of symbols for main parts of drawing * *

11 : 칩 11a : 칩패드11: chip 11a: chip pad

12 : 신호연결선 13 : 서브스트레이트12: signal connection line 13: substrate

14 : 몸체부 15 : 솔더볼14 body portion 15 solder ball

16 : 솔더16: solder

상기와 같은 본 발명의 목적을 달성하기 위하여 반도체 칩과, 그 칩의 칩패드에 하단부가 연결되도록 설치되는 다수개의 신호연결선과, 그 신호연결선이 삽입될 수 있도록 다수개의 쓰루 홀이 형성되어 있는 서브스트레이트와, 상기 칩, 마이크로 스프링의 일정부분을 감싸도록 서브스트레이트의 상면에 몰딩되는 몸체부와, 상기 마이크로 스프링에 연결되도록 서브스트레이트의 하면에 부착되는 다수개의 솔더볼을 구비하여서 구성되는 것을 특징으로 하는 마이크로 볼 그리드 어레이 패키지가 제공된다.In order to achieve the object of the present invention as described above, a semiconductor chip, a plurality of signal connection lines provided to be connected to the lower end of the chip pad of the chip, and a plurality of through holes are formed so that the signal connection lines can be inserted. And a plurality of solder balls attached to a lower surface of the substrate so as to be connected to the micro spring, and a body portion molded to the upper surface of the substrate so as to surround a portion of the chip and the micro spring. A micro ball grid array package is provided.

또한, 반도체 칩의 상면에 형성되어 있는 다수개의 칩패드의 상면에 신호연결선의 하단부를 고정부착하는 신호연결선부착공정을 수행하는 단계와, 상기 신호연결선이 부착된 칩을 뒤집어서 서브스트레이트에 형성되어 있는 다수개의 쓰루 홀에 신호연결선의 자유단을 삽입하는 신호연결선삽입공정을 수행하는 단계와, 상기 신호연결선이 삽입되어 있는 쓰루 홀에 솔더를 채우고 용융시켜서 신호연결선을 고정시키는 신호연결선고정공정을 수행하는 단계와, 상기 칩, 신호연결선의 일정부분을 감싸도록 에폭시로 몰딩하여 몸체부를 형성하는 몰딩공정을 수행하는 단계와, 상기 신호연결선에 연결되도록 서브스트레이트의 하면에 다수개의 솔더볼을 고정부착하는 솔더볼어태치공정을 수행하는 단계의 순서로 제조되는 것을 특징으로 하는 마이크로 볼 그리드 어레이 패키지의 제조방법이 제공된다.In addition, the step of attaching the signal connecting line for fixing the lower end of the signal connecting line on the upper surface of the plurality of chip pads formed on the upper surface of the semiconductor chip, the chip is attached to the signal connecting line is formed on the substrate Performing a signal connecting line insertion process for inserting free ends of the signal connecting lines into a plurality of through holes, and performing a signal connecting line fixing process for fixing the signal connecting lines by filling and melting solder in the through holes in which the signal connecting lines are inserted. Performing a molding step of forming a body part by molding with epoxy so as to surround a portion of the chip and the signal connection line, and solder balls fixing and fixing a plurality of solder balls to a lower surface of the substrate to be connected to the signal connection line. Micro, characterized in that manufactured in the order of performing the attach process The manufacturing method of the grid array package is provided.

이하, 상기와 같이 구성되어 있는 본 발명 마이크로 볼 그리드 어레이 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.Hereinafter, with reference to the embodiment of the accompanying drawings, the present invention micro ball grid array package is configured as described above in more detail as follows.

도 2는 본 발명 마이크로 볼 그리드 어레이 패키지의 제1 실시예를 보인 종단면도이고, 도 3a 내지 3e는 본 발명의 제1 실시예에 따른 제조순서를 보인 종단면도이다.Figure 2 is a longitudinal sectional view showing a first embodiment of the microball grid array package of the present invention, Figures 3a to 3e is a longitudinal sectional view showing a manufacturing procedure according to the first embodiment of the present invention.

도시된 바와 같이, 본 발명의 제1 실시예에 따른 마이크로 볼 그리드 어레이 패키지는 반도체 칩(11)의 칩패드(11a)에 하단부가 연결되도록 다수개의 신호연결선(12)이 설치되어 있고, 그 신호연결선(12)이 삽입되도록 다수개의 쓰루 홀(THROUGH HOLE)(13a)이 형성되어 있는 서브스트레이트(SUBSTRATE)(13)가 칩(11)의 하부에 일정간격을 두고 설치되어 있으며, 상기 칩(11), 신호연결선(12)의 일정부분을 감싸도록 서브스트레이트(13)의 상면에 몰딩되는 몸체부(14)가 형성되어 있고, 상기 신호연결선(12)에 연결되도록 서브스트레이트(13)의 하부에 다수개의 솔더볼(SOLDER BALL)(15)이 부착되어 있다.As shown, in the micro ball grid array package according to the first embodiment of the present invention, a plurality of signal connection lines 12 are provided on the chip pads 11a of the semiconductor chip 11 so that the lower ends thereof are connected to the micro ball grid array package. Substrates 13 having a plurality of through holes 13a are formed at predetermined intervals under the chip 11 so that the connection line 12 is inserted. ), A body portion 14 is formed on the upper surface of the substrate 13 so as to surround a portion of the signal connection line 12, and a lower portion of the substrate 13 is connected to the signal connection line 12. A plurality of solder balls 15 are attached.

그리고, 상기 서브스트레이트(13)의 쓰루 홀(13a)에는 솔더(SOLDER)(16)가 채워져 있어서, 상기 신호연결선(12)을 견고하게 고정할 수 있도록 되어 있다.The through hole 13a of the substrate 13 is filled with solder 16 so that the signal connection line 12 can be firmly fixed.

또한, 상기 신호연결선(12)은 ????형상으로 형성되어 있어서 탄성을 갖도록 되어 있다.In addition, the signal connection line 12 is formed in a ?? shape so as to have elasticity.

상기와 같이 구성되어 있는 본 발명 마이크로 볼 그리드 어레이 패키지의 제조순서는 다음과 같다.The manufacturing procedure of the microball grid array package of the present invention configured as described above is as follows.

먼저, 반도체 칩(11)의 상면에 형성되어 있는 다수개의 칩패드(11a)의 상면에 도 3a와 같이 신호연결선(12)의 하단부를 고정부착하는 신호연결선부착공정을 실시한다.First, a signal connection line attaching process of fixing the lower end of the signal connection line 12 to the upper surface of the plurality of chip pads 11a formed on the upper surface of the semiconductor chip 11 is performed.

그런 다음, 신호연결선(12)이 부착된 칩(11)을 뒤집어서 서브스트레이트(13)에 형성되어 있는 다수개의 쓰루 홀(13a)에 도 3b과 같이 신호연결선(12)의 자유단을 삽입하는 신호연결선삽입공정을 실시한다.Then, a signal for inserting the free end of the signal connection line 12 into the plurality of through holes 13a formed in the substrate 13 by inverting the chip 11 to which the signal connection line 12 is attached, as shown in FIG. 3B. Carry out the insertion line insertion process.

그런 다음, 상기와 같이 신호연결선(12)이 삽입되어 있는 쓰루 홀(13a)에 솔더(16)를 채우고 용융시켜서 도 3c와 같이 신호연결선(12)을 고정시키는 신호연결선고정공정을 실시한다.Then, the signal connection line fixing process of fixing the signal connection line 12 as shown in FIG. 3C is performed by filling and melting the solder 16 in the through hole 13a in which the signal connection line 12 is inserted as described above.

그런다음, 상기 칩(11), 신호연결선(12)의 일정부분을 감싸도록 에폭시로 도 3d와 같이 몸체부(14)를 형성하는 몰딩공정을 실시한다.Then, a molding process of forming the body portion 14 as shown in FIG. 3d with epoxy so as to surround a portion of the chip 11 and the signal connection line 12 is performed.

그런 다음, 도 3e와 같이 신호연결선(12)에 연결되도록 서브스트레이트(13)의 하면에 다수개의 솔더볼(15)을 고정부착하는 솔더볼어태치공정을 실시하여 패키지(17)를 완성한다.Then, as shown in FIG. 3E, a solder ball attach process for fixing and attaching a plurality of solder balls 15 to the bottom surface of the substrate 13 to be connected to the signal connection line 12 is performed to complete the package 17.

도 4는 본 발명 마이크로 볼 그리드 어레이 패키지의 제2 실시예를 보인 종단면도로써, 기본적인 구성은 제1 실시예와 동일하며, 칩(11)의 상면에 히트싱크(HEAT SINK)(20)를 설치하여, 패키지(17)의 동작시 칩(11)에서 발생하는 열이 히트싱크(20)를 통하여 방출될 수 있도록 되어 있다.4 is a longitudinal sectional view showing a second embodiment of the microball grid array package of the present invention. The basic configuration is the same as that of the first embodiment, and a heat sink 20 is installed on the upper surface of the chip 11. Thus, heat generated in the chip 11 during the operation of the package 17 can be released through the heat sink 20.

이상에서 상세히 설명한 바와 같이 본 발명 마이크로 볼 그리드 어레이 패키지 및 그 제조방법은 칩을 감싸도록 몸체부를 형성하여 외부의 충격이나 오염물질로 부터 칩이 손상되는 것을 방지하게 되는 효과가 있고, 하나의 신호연결선에 의하여 칩의 신호가 외부로 전달되기 때문에 신호단절 또는 왜곡이 발생되지 않는 효과가 있다.As described in detail above, the micro ball grid array package of the present invention and a method of manufacturing the same have an effect of preventing a chip from being damaged from an external impact or contaminant by forming a body part to surround the chip, and one signal connection line By the signal of the chip is transmitted to the outside there is an effect that no signal break or distortion occurs.

Claims (4)

반도체 칩과, 그 칩의 칩패드에 하단부가 연결되도록 설치되는 다수개의 신호연결선과, 그 신호연결선이 삽입될 수 있도록 다수개의 쓰루 홀이 형성되어 있는 서브스트레이트와, 상기 칩, 신호연결선의 일정부분을 감싸도록 서브스트레이트의 상면에 몰딩되는 몸체부와, 상기 신호연결선에 연결되도록 서브스트레이트의 하면에 부착되는 다수개의 솔더볼을 구비하여서 구성되는 것을 특징으로 하는 마이크로 볼 그리드 어레이 패키지.A semiconductor chip, a plurality of signal connection lines provided so that the lower end is connected to the chip pad of the chip, and a substrate having a plurality of through holes formed therein so that the signal connection lines can be inserted; And a plurality of solder balls attached to a lower surface of the substrate to be connected to the signal connection line, and a body portion molded to the upper surface of the substrate to surround the substrate. 제 1항에 있어서, 상기 서브스트레이트의 쓰루 홀에는 솔더가 채워져 있어서, 상기 신호연결선을 견고하게 고정할 수 있도록 되어 있는 것을 특징으로 하는 마이크로 볼 그리드 어레이 패키지.The micro ball grid array package according to claim 1, wherein the through-holes of the substrate are filled with solder so that the signal connection lines can be firmly fixed. 제 1항 또는 제 2항에 있어서, 상기 신호연결선은 ????형상으로 형성되어 있어서 탄성을 갖도록 되어 있는 것을 특징으로 하는 마이크로 볼 그리드 어레이 패키지.The microball grid array package according to claim 1 or 2, wherein the signal connection line is formed in the shape of ?? and is elastic. 반도체 칩의 상면에 형성되어 있는 다수개의 칩패드의 상면에 신호연결선의 하단부를 고정부착하는 신호연결선부착공정을 수행하는 단계와, 상기 신호연결선이 부착된 칩을 뒤집어서 서브스트레이트에 형성되어 있는 다수개의 쓰루 홀에 신호연결선의 자유단을 삽입하는 신호연결선삽입공정을 수행하는 단계와, 상기 신호연결선이 삽입되어 있는 쓰루 홀에 솔더를 채우고 용융시켜서 신호연결선을 고정시키는 신호연결선고정공정을 수행하는 단계와, 상기 칩, 신호연결선의 일정부분을 감싸도록 에폭시로 몰딩하여 몸체부를 형성하는 몰딩공정을 수행하는 단계와, 상기 신호연결선에 연결되도록 서브스트레이트의 하면에 다수개의 솔더볼을 고정부착하는 솔더볼어태치공정을 수행하는 단계의 순서로 제조되는 것을 특징으로 하는 마이크로 볼 그리드 어레이 패키지의 제조방법.Performing a signal connecting line attaching process for fixing and attaching a lower end portion of the signal connecting line to the upper surfaces of the plurality of chip pads formed on the upper surface of the semiconductor chip, and inverting the chip to which the signal connecting line is attached; Performing a signal connecting line insertion process for inserting a free end of the signal connecting line into the through hole, and performing a signal connecting line fixing process for fixing the signal connecting line by filling and melting solder in the through hole in which the signal connecting line is inserted; The molding process of forming a body part by molding with epoxy to surround a portion of the chip and the signal connection line, and solder ball attach process of fixing a plurality of solder balls on the lower surface of the substrate to be connected to the signal connection line Micro ball that is manufactured in the order of performing the steps The method of de-array package.
KR1019970053799A 1997-10-20 1997-10-20 Micro ball grid array package and manufacturing method thereof KR100253335B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970053799A KR100253335B1 (en) 1997-10-20 1997-10-20 Micro ball grid array package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970053799A KR100253335B1 (en) 1997-10-20 1997-10-20 Micro ball grid array package and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR19990032699A KR19990032699A (en) 1999-05-15
KR100253335B1 true KR100253335B1 (en) 2000-04-15

Family

ID=19523066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970053799A KR100253335B1 (en) 1997-10-20 1997-10-20 Micro ball grid array package and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100253335B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62118549A (en) * 1985-11-18 1987-05-29 Fujitsu Ltd Low capacitance package
JPH02168662A (en) * 1988-09-07 1990-06-28 Hitachi Ltd Chip carrier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62118549A (en) * 1985-11-18 1987-05-29 Fujitsu Ltd Low capacitance package
JPH02168662A (en) * 1988-09-07 1990-06-28 Hitachi Ltd Chip carrier

Also Published As

Publication number Publication date
KR19990032699A (en) 1999-05-15

Similar Documents

Publication Publication Date Title
JP4308608B2 (en) Semiconductor device
US6759752B2 (en) Single unit automated assembly of flex enhanced ball grid array packages
KR19990062847A (en) Method for packaging electronic circuits and assemblies thereof
KR20020003305A (en) Semiconductor device and method for fabricating same
KR19990079702A (en) Known Good Die Manufacturing Equipment
US20020090843A1 (en) Socket structure for grid array (GA) packages
US5218215A (en) Semiconductor device package having a thermal dissipation means that allows for lateral movement of the lead frame with respect to the housing without breakage of the thermal dissipation path
KR100253335B1 (en) Micro ball grid array package and manufacturing method thereof
US20080006940A1 (en) Lead frames, microelectronic devices with lead frames, and methods for manufacturing lead frames and microelectronic devices with lead frames
KR100353105B1 (en) Semiconductor Device Having A BGA Structure And Method For Manufacturing The Same
EP0148820A1 (en) Electronic circuit chip connection assembly and method.
JP2002176069A (en) Electric connection terminal structure and manufacturing method thereof
KR100532863B1 (en) Semiconductor package using elastomer
KR200231862Y1 (en) Semiconductor package
KR19980070133A (en) Semiconductor device, mounting apparatus of semiconductor device, and manufacturing method of semiconductor device
KR200162286Y1 (en) Micro ball grid array package
KR100209267B1 (en) Forming method of heat sink part in bga package
KR100239706B1 (en) Bottom lead package
JP3087721B2 (en) Memory module
KR19980019655A (en) Chip scale package
JP2796394B2 (en) Repair connection method for input / output pins
KR200274132Y1 (en) Semiconductor Package Manufacturing Equipment
KR19990005522A (en) Chip size package using protrusion molding die
KR100431315B1 (en) Chip size package fabricated by simple process and fabricating method thereof to reduce manufacturing cost
KR19980058576A (en) Area Array Bumped Semiconductor Package Molding Mold

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee