KR100253003B1

KR100253003B1 - 오프셋 전압 제거장치

Info

Publication number: KR100253003B1
Application number: KR1019970080705A
Authority: KR
Inventors: 이군석
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1997-12-31
Filing date: 1997-12-31
Publication date: 2000-04-15
Also published as: KR19990060478A

Abstract

오프셋 전압 제거장치는 증폭회로의 입력단에 존재하는 입력 오프셋 전압의 영향을 제거하여 증폭하고자 하는 미세 직류 전압만 증폭된 출력 전압을 검출하도록 하기 위한 것으로서, 증폭부를 구비한 증폭장치에 있어서, 제어신호에 따라 스위칭되도록 캐스케이드 접속되는 제1 및 제2스위칭 수단과, 상기 제1 및 제2스위칭수단에 제어신호를 제공한 후 그에 따른 스위칭에 따라 입력 오프셋 전압에 의한 상기 증폭부의 제1출력 전압(V_O(0))과 상기 입력 오프셋 전압이 포함된 제2출력 전압(V_O)을 연산하여 상기 입력 오프셋 전압의 영향이 제거된 제3출력 전압(V_O)을 검출하는 제어수단으로 구성됨에 그 요지가 있다.

Description

오프셋 전압 제거장치

본 발명은 증폭회로에 관한 것으로, 특히 증폭회로의 입력 오프셋 전압을 제거하기 위한 오프셋 전압 제거장치에 관한 것이다.

이하, 종래 기술에 따른 증폭회로에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 1은 종래 기술에 따른 증폭회로를 나타낸 구성도로서, 입력되는 미세 직류 전압(V_I)을 소정 증폭율(A)로 증폭하는 증폭부(1)와, 상기 증폭부(1)의 출력 신호의 일부를 궤환시키기 위한 궤환부(2)와, 상기 증폭부(1)의 출력 신호로부터 출력 전압을 검출하는 제어부(3)와, 상기 회로 전체의 접지로서 입력되는 전원전압으로부터 기준 전압(V_O)을 검출하는 기준 전압 검출부(4)로 구성된다.

이와 같이 구성된 종래 기술에 따른 증폭회로의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

먼저, 증폭부(1)는 입력되는 미세 직류 전압(V_I)을 소정 증폭율(A)에 따라 소정 레벨로 증폭하여 출력한다.

그러면 궤환부(2)는 상기 증폭부(1)의 출력 신호중 일부를 증폭부(1)의 반전단자로 궤환시키게 된다.

여기서 상기 증폭율(A)은 하기한 수학식 1과 같다.

그리고 도 1의 전압 입출력 특성은 하기한 수학식 2과 같다.

여기서 상기 도 1에 도시된 회로를 이상접지의 회로로 보면 상기 증폭부(1)의 비반전 입력 전압(V₊), 반전 입력 전압(V_-), 입력 전압(V_I) 및 기준전압(V_r)의 관계는 하기한 수학식 3와 같게 된다.

상기 기준 전압(V_r)을 고려해주는 이유는 상기 도 1에 도시된 바와 같이 그라운드(groud)에 접지되어 있는 것이 아니라 상기 기준 전압(V_r)에 접지되어 있기 때문이다.

여기서 기준 전압(V_r)은 입력되는 전원전압이 기준 전압 검출부(4)에서 분압된 값이다.

즉 수학식 3을 수학식 2에 대입하면 하기한 수학식 4와 같다.

상기 수학식 4를 전개하면 상기 증폭부(1)의 출력전압(Vo)은 하기한 수학식 5와 같다.

따라서 제어부(3)는 상기 수학식 5에 따라 상기 증폭부(1)의 출력 전압(V_O)을 검출한다.

한편, 상기 증폭부(1)의 입력단에서 입력 오프셋 전압이 존재할 경우 상기한 수학식 4는 하기한 수학식 6으로 대체된다.

여기서 V_off는 상기 증폭부(1)의 입력 오프셋 전압이다.

상기 수학식 6을 전개하면 상기 입력 오프셋 전압(V_off)이 포함된 증폭부(1)의 출력 전압(V_O)은 하기한 수학식 7과 같다.

따라서 제어부(3)는 상기 증폭부(1)의 입력 오프셋 전압이 존재할 경우는 상기 수학식 7에 의해 상기 증폭부(1)의 출력전압(V_O)을 검출하게 된다.

그러므로 종래 기술에 따른 증폭회로는 아주 미세한 정도의 입력 오프셋 전압(V_off)이 존재하게 되더라도 증폭부의 증폭율이 이론적으로 무한대이기 때문에 출력 전압(V_O)이 전원 전압으로 포화될 정도로 크게 설정될 수 있는 문제점이 있다.

따라서 증폭율이 높게 되면 입력 오프셋 전압(V_off)이 거의 없는 증폭부를 사용해야 하는데 이는 회로 구성시 가격 상승을 초래하게 되는 문제점이 있다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 증폭회로의 입력단에 존재하는 입력 오프셋 전압의 영향을 제거하여 증폭하고자 하는 미세 직류 전압만 증폭된 출력 전압을 검출하도록 한 오프셋 전압 제거장치를 제공하는데 그 목적이 있다.

제1도는 종래 기술에 따른 증폭회로를 나타낸 구성도.

제2도는 본 발명에 따른 증폭회로의 오프셋 전압 제거장치를 나타낸 구성도.

〈도면의 주요부분에 대한 부호의 설명〉

110 : 제어부 120 : 제1스위칭부

130 : 제2스위칭부 140 : 증폭부

150 : 궤환부 180 : 기준 전압 검출부

상기와 같은 목적을 달성하기 위한 본 발명에 따른 오프셋 전압 제거장치의 특징은, 증폭부를 구비한 증폭회로에 있어서, 제어신호에 따라 스위칭되도록 캐스케이드 접속되는 제1 및 제2스위칭 수단과, 상기 제1 및 제2스위칭수단에 제어신호를 제공한 후 그에 따른 스위칭에 따라 입력 오프셋 전압에 의한 상기 증폭부의 제1출력 전압(V_O(0))과 상기 입력 오프셋 전압이 포함된 제2출력 전압(V_O)을 연산하여 상기 입력 오프셋 전압의 영향이 제거된 제3출력 전압(V_O)을 검출하는 제어수단을 포함하여 구성되는데 있다.

이하, 본 발명에 따른 오프셋 전압 제거장치의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 2는 본 발명에 따른 증폭회로의 오프셋 전압 제거장치를 나타낸 구성도로서, 제어신호에 따라 스위칭되도록 캐스케이드 접속되는 제1 및 제2스위칭부(120)(130)와, 상기 제1 및 제2스위칭부(120)(130)에 제어신호를 제공한 후 그에 따른 스위칭에 따라 입력 오프셋 전압에 의한 상기 증폭부의 제1출력 전압(V_O(0))과 상기 입력 오프셋 전압이 포함된 제2출력 전압(V_O)을 연산하여 입력 오프셋 전압의 영향이 제거된 제3출력 전압(V_O)을 검출하는 제어부(110)와, 상기 제2스위칭부(130)의 스위칭에 따라 입력 오프셋 전압(V_off)을 소정 증폭율(A)로 증폭하여 출력하거나 입력되는 미세 직류 전압(V_I)을 소정증폭율(A)로 증폭하는 증폭부(140)와, 상기 증폭부(140)의 출력 신호의 일부를 궤환시키기 위한 궤환부(150)와, 상기 회로 전체의 접지로서 입력되는 전원전압으로 기준 전압(V_O)을 검출하는 기준 전압 검출부(160)로 구성된다.

이와 같이 구성된 본 발명에 따른 오프셋 전압 제거장치의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

먼저, 제어부(110)는 증폭부(140)의 입력 오프셋 전압(V_off)이 제거된 출력 전압(V_O)을 검출하기 위하여 제1스위칭부(120)를 온시키기 위한 제어신호를 출력한다.

그러면 제1스위칭부(120)는 상기 제어부(110)의 제어신호에 따라 온되고 이에 따라 캐스케이드 접속된 제2스위칭부(130)로 온된다.

이에 따라 증폭부(140)는 상기 제2스위칭부(130)의 온에 따라 증폭하고자 하는 미세 직류 전압(V_I)이 무시되기 때문에 입력단의 입력 오프셋 전압(V_off)만을 증폭하여 하기한 수학식 8에 도시된 바와 같은 전압을 출력한다.

그러면 제어부(110)는 상기 증폭부(140)에서 출력된 전압(V_O(0))을 내부의 메모리에 저장한다.

이후 증폭하고자 하는 미세 직류 전압(V_I)에 입력 오프셋 전압(V_off)이 포함된 전압을 검출하기 위하여 제어부(110)는 상기 제1스위칭부(120)를 오프시키기 위한 제어신호를 출력한다.

그러면 제1스위칭부(120)는 상기 제어부(110)의 제어신호에 따라 오프되고 이에 따라 캐스케이드 접속된 제2스위칭부(130)도 오프된다.

이에 따라 증폭부(140)는 도 1에 도시된 바와 같은 회로로 동작하여 전술한 수학식 6과 같은 전압(V_O)을 출력한다.

그러면 제어부(110)는 상기 증폭부(14)에서 입력 오프셋 전압(V_off)이 포함되어 증폭된 전압에서 입력 오프셋 전압(V_off)만이 증폭된 전압을 하기한 수학식 8과 같이 제산하여 상기 입력 오프셋 전압(V_off)의 영향이 제거된 출력 전압(V_O)을 검출하게 된다.

여기서 상기 수학식 7과 수학식 6을 각각 대입하면 하기한 수학식 9에 나타낸 바와 같은 연산된다.

이렇게 함으로써 제어부(110)는 상기 미세 직류 전압(V_I)을 증폭부(140)를 통해 증폭하고자 할 경우 상기 입력 오프셋 전압(V_off)의 영향이 제거된 출력전압(V_O)을 검출할 수 있다.

이상에서 설명한 바와 같이 본 발명에 따른 오프셋 전압 제거장치는 증폭회로의 입력단에 존재하는 입력 오프셋 전압의 영향을 제거하도록 함으로써 증폭하고자 하는 미세 직류 전압만이 증폭된 출력 전압을 검출할 수 있는 효과가 있다.

또한 입력 오프셋 전압이 거의 0인 증폭부를 사용하지 않아도 됨으로써 회로구성시 드는 비용을 절감할 수 있는 이점도 있다.

Claims

증폭부를 구비한 증폭회로에 있어서, 제어신호에 따라 스위칭되도록 캐스케이드 접속되는 제1 및 제2스위칭수단과; 상기 제1 및 제2스위칭수단에 제어신호를 제공한 후 그에 따른 스위칭에 따라 입력 오프셋 전압에 의한 상기 증폭부의 제1출력 전압(V_O(0))과 상기 입력 오프셋 전압이 포함된 제2출력 전압(V_O)을 연산하여 상기 입력 오프셋 전압의 영향이 제거된 제3출력 전압(V_O)을 검출하는 제어수단을 포함하여 구성된 것을 특징으로 하는 오프셋 전압 제거장치.
제1항에 있어서, 상기 제1스위칭수단은 트랜지스터임을 특징으로 하는 오프셋 전압 제거장치.
제1항에 있어서, 상기 제1스위칭수단은 릴레이임을 특징으로 하는 오프셋 전압 제거장치.
제1항에 있어서, 상기 제1출력 전압(V_O(0)은 하기한 수학식에 의해 연산됨을 특징으로 하는 오프셋 전압 제거장치.

여기서, A는 증폭부의 증폭율이고, V_off는 증폭부의 입력 오프셋 전압이다.
제1항에 있어서, 상기 제2출력 전압(V_O)은 하기한 수학식에 의해 연산됨을 특징으로 하는 오프셋 전압 제거장치.

여기서, A는 증폭부의 증폭율이고, V_I는 입력 전압이고, V_off는 증폭부의 입력 오프셋 전압이다.
제1항에 있어서, 상기 제3출력 전압은 하기한 수학식에 의해 연산됨을 특징으로 하는 오프셋 전압 제거장치.

V_O= V_O- V_O(0)

여기서, V_O(0)는 입력 오프셋 전압에 의한 상기 증폭부의 제1출력 전압이고, V_O는 입력 오프셋 전압이 포함된 상기 증폭부의 제2출력 전압이고, V_O는 입력 오프셋 전압에 의한 영향을 제거한 전압이다.