KR100252893B1 - 전하결합소자를 이용한 퍼지추론회로 - Google Patents

Abstract

전하결합소자를 이용한 퍼지추론회로에 대한 것으로, 그 구성은 전하결합소자 내에 퍼지추론을 위한 퍼지추론엔진부와, 상기 전하결합소자 내에서 상기 퍼지추론엔진부에 전달할 퍼지규칙함수를 저장하기 위한 퍼지규칙저장부와, 상기 전하결합소자 내에서 상기 퍼지추론엔진부에 전달할 입력값을 발생하기 위한 입력발생부와, 상기 퍼지규칙저장부와 상기 입력발생부 및 제어대상물을 제어하는 클럭발생부와, 상기 전하결합소자 내에서 상기 퍼지추론엔진부의 퍼지화된 값을 받아서 디퍼지화된 신호로 변환하여 출력하는 디퍼지추론엔진부와, 상기 디퍼지추론엔진부의 출력신호를 받아 제어되는 제어대상물과, 상기 제어대상물의 상태를 센싱하여 전하결합소자 내의 입력발생부에 입력신호를 전달하는 센서부를 포함함을 특징으로 한다. 이와 같은 구성을 갖는 전하결합소자를 이용한 퍼지추론회로는 퍼지규칙함수의 연산을 전하결합소자 내에서 처리하고 퍼지규칙함수값을 아날로그적으로 저장하므로 따로 저장하기 위한 메모리부가 필요하지 않고 또한 퍼지추론 동작도 빠르게 할 수 있으며, 저항을 가변하여 퍼지규칙함수값을 조절하기도 용이하다.

Description

전하결합소자를 이용한 퍼지추론회로

본 발명은 퍼지 추론에 대한 것으로, 특히 메모리 용량을 줄이고 추론속도를 증가시키며 퍼지함수값을 조절하기에 용이한 전하 결합 소자를 이용한 퍼지 추론 회로에 관한 것이다.

이하 첨부 도면을 참조하여 종래의 퍼지 추론 회로에 대해 설명하면 다음과 같다.

도 1은 종래의 퍼지 추론 방법을 나타낸 블럭 구성도이고, 도 2는 종래의 디지탈 논리를 이용한 퍼지 규칙 저장부의 블럭 구성도이다.

먼저 종래의 퍼지 추론 회로는 도 1에 도시한 바와 같이 제어하고자 하는 제어 대상물(1)의 제어량을 측정하기 위하여 제어 대상물(1)로부터 측정한 값을 아날로그/디지탈(A/D) 컨버터(3)에 전송하는 센서부(2)가 있고, 상기 센서부(2)의 아날로그(analog) 값을 디지탈(digital)값으로 변환하는 아날로그/디지탈(A/D) 컨버터(3)가 있고, 디지탈 로직을 통해 퍼지 규칙 함수를 저장하는 퍼지 규칙 저장부(5)가 있고, 상기 퍼지 규칙 저장부(5)에 저장된 규칙값 및 아날로그/디지탈(A/D) 컨버터(3)와 클록 발생부(4)의 클록 신호를 받아 퍼지 추론하는 퍼지 추론 엔진부(6)가 있으며, 상기 퍼지 추론 엔진부(6)의 출력값을 받아서 디지탈 값을 아날로그 값으로 바꾸어 변환된 아날로그 양으로 제어 대상물(1)을 조정하는 디지탈/아날로그(D/A) 컨버터(7)를 포함하여 구성된다.

다음으로 이와 같이 구성된 종래의 디지탈 논리를 이용한 퍼지 규칙 저장부(5)에 대하여 설명하면 도 2에 도시한 바와 같이 퍼지 규칙 함수값을 저장하는 제 1 저장부(8)와 제 2 저장부(9)가 있고, 상기 제 1 저장부(8)와 제 2 저장부(9)의 값을 받아 그 크기를 비교하여 비교된 값을 선택부(11)의 선택신호(S)로 출력하는 비교부(10)있으며, 상기 제 1 저장부(8)와 상기 제 2 저장부(9)의 값을 받고 상기 비교부(10)의 비교된 값을 받은 선택신호(S)에따라 제 1 저장부(8)나 제 2 저장부(9)의 값중 하나를 선택하여 제 3 저장부(12)로 보내는 선택부(11)와, 상기 제 3 저장부(12)에 저장된 규칙값을 퍼지 추론 엔진부(6)로 보내는 제 3 저장부(12)를 포함하여 구성된다.

상기와 같이 구성된 종래의 퍼지 추론 회로의 동작을 설명하면 먼저 제어 대상물(1)로부터 제어량을 측정한 센서부(2)는 측정된 아날로그 값을 아날로그/디지탈(A/D) 컨버터(3)에 보내서 디지탈 값으로 바꾸어 준다.

이어서 상기 아날로그/디지탈(A/D) 컨버터(3)를 통해 변환된 디지탈 값을 퍼지 추론 엔진부(6)에 전달한다.

그리고 제 1 저장부(8)와 제 2 저장부(9)의 저장된 값을 비교 선택하여 제 3 저장부(12)에 저장한 퍼지 규칙 저장부(5)의 값을 퍼지 추론 엔진부(6)로 전송한다.

그리고 클록 발생부(4)의 클록 신호와 상기의 A/D 컨버터를 통해 변환된 디지탈 값과 퍼지 규칙 저장부(5)의 값을 받은 퍼지 추론 엔진부(6)는 퍼지 추론을 실시한다. 그리고 퍼지 추론된 출력값은 디지탈/아날로그(D/A) 컨버터(7)에 인가되어 아날로그 값으로 변환되어 제어 대상물을 조정한다.

상기와 같은 종래의 퍼지 추론 회로는 다음과 같은 문제가 있다.

디지탈 회로로 퍼지 추론을 구현할 때 디지탈값을 저장하기 위하여 별도의 메모리부가 필요하고 또한 입출력 값이 대부분 아날로그 형식이므로 A/D 컨버터나 D/A 컨버터가 부가적으로 필요하다. 이와 같은 이유로 퍼지 추론 회로의 구성시 비용이 증가하고 처리 속도도 감소하는 단점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 특히, 차지하는 메모리의 면적을 줄이고 처리 속도가 빠르며 퍼지규칙함수값을 조절하기에 용이한 전하결합소자를 이용한 퍼지추론회로를 제공하는 데 그 목적이 있다.

도 1은 종래의 퍼지 추론 회로의 구성을 나타낸 블럭도

도 2는 종래의 디지탈 논리를 이용한 퍼지 규칙 저장부의 구성을 나타낸 블럭도

도 3은 본 발명의 퍼지 추론 회로의 클럭신호 및 그 구성을 나타낸 블럭도

도 4a 내지 도 4c는 본 발명 퍼지규칙함수값을 나타낸 퍼지 함수도

도 5는 본 발명 퍼지규칙함수의 퍼지 추론을 위한 전하결합 소자의 구성을 나타낸 도면

도 6은 본 발명 퍼지추론회로의 입력발생부의 구성을 나타낸 도면

도 7은 본 발명 퍼지추론회로의 퍼지추론엔지부의 구성을 나타낸 도면

도 8은 도 7의 퍼지추론엔진부의 전하전달 과정을 나타낸 도면

도 9는 본 발명 퍼지추론엔진부의 임시전하저장부의 구성을 나타낸 도면

도 10은 본 발명 퍼지추론엔진부의 최소값 내지 최대값 선택부의 구성도

도 11은 본 발명 퍼지 추론 회로의 디퍼지추론엔진부의 구성을 나타낸 도면

도 12는 도 11의 디퍼지추론엔진부의 각 부의 동작을 나타낸 도면

* 도면의 주요 부분에 대한 부호의 설명 *

30: 전하결합소자 31: 퍼지규칙저장부

32: 입력발생부 33: 퍼지추론엔진부

34: 디퍼지추론엔진부 35: 클럭발생부

36: 센서부 37: 제어대상물

51: 클럭발생부 71: 제 1 최소값선택기

72: 제 1 레지스터 73: 제 1 최대값선택기

74: 제 1 임시 레지스터 75: 제 2 최소값선택기

76: 제 2 레지스터 77: 제 3 최소값선택기

78: 제 3 레지스터 79: 제 2 최대값선택기

80: 제 2 임시 레지스터 81: 제 4 최소값선택기

82: 제 4 레지스터 83: 제 3 최소값선택기

84: 제 5 레지스터 85: 전하저장부

86: 비교기 87: 선택기

101: 제 6 레지스터 102: 전하합산기

103: 이등분합산기 104: 임시분할합산기

105: 제 1 센싱앰프 106: 제 2 센싱앰프

107: 비교출력부 ien: 입력 인에이블신호

oen: 출력 인에이블신호 r0∼rL: 가변저항 rx: 저항

F1,F11,F12, F2,F21,F22: 퍼지규칙함수값 Q0∼QL: 전하량

상기와 같은 목적을 달성하기 위한 본 발명의 전하결합소자를 이용한 퍼지추론회로는 전하결합소자 내에 퍼지추론을 위한 퍼지추론엔진부와, 상기 전하결합소자 내에서 상기 퍼지추론엔진부에 전달할 퍼지규칙함수를 저장하기 위한 퍼지규칙저장부와, 상기 전하결합소자 내에서 상기 퍼지추론엔진부에 전달할 입력값을 발생하기 위한 입력발생부와, 상기 퍼지규칙저장부와 상기 입력발생부 및 제어대상물을 제어하는 클럭발생부와, 상기 전하결합소자 내에서 상기 퍼지추론엔진부의 퍼지화된 값을 받아서 디퍼지화된 신호로 변환하여 출력하는 디퍼지추론엔진부와, 상기 디퍼지추론엔진부의 출력신호를 받아 제어되는 제어대상물과, 상기 제어대상물의 상태를 센싱하여 전하결합소자 내의 입력발생부에 입력신호를 전달하는 센서부를 포함하여 구성되는 것을 특징으로 한다.

도면을 참조하여 본 발명 전하결합소자를 이용한 퍼지추론회로에 대하여 설명하면 다음과 같다.

도 3은 본 발명의 퍼지 추론 회로의 클럭 및 그 구성을 나타낸 블럭도이고, 도 4a 내지 도 4c는 본 발명 퍼지 규칙을 나타낸 퍼지 함수도이다.

먼저 본 발명 전하결합소자를 이용한 퍼지추론회로는 도 3에 도시한 바와 같이 전하 결합 소자(CCD)(30)는 퍼지 규칙 함수를 저장하기 위한 퍼지규칙 저장부(31)와 퍼지추론엔진부(33)에 퍼지추론을 하기 위한 입력값을 발생시키기 위한 입력발생부(32)와, 상기 퍼지규칙저장부(31)와 입력발생부(32)의 퍼지규칙값을 퍼지추론하기 위한 퍼지추론엔진부(33)와 상기 퍼지추론엔진부(33)로 부터 퍼지화된 추론값을 받아 제어대상물(37)을 제어하기 위한 최종추론 결과를 발생시키는 디퍼지추론엔진부(34)로 구성되었다. 그리고 상기 전하결합소자(CCD)(30)를 구성하는 퍼지규칙 저장부(31)와 입력발생부(32) 및 제어대상물(37)을 제어하기 위한 신호를 발생시키는 클럭발생부(35)와, 상기 클럭발생부(35)의 출력인에이블신호(output enable:oen)와 상기 디퍼지추론엔진부(34)의 제어신호(control)를 받아서 동작하는 제어대상물(37)과, 상기 제어대상물(37)의 현재 상태를 감지하여 입력발생부(32)에 공급하기 위한 센서부(36)를 포함하여 구성되었다.

여기서 클럭발생부(35)는 상기 퍼지규칙 저장부(31)와 입력발생부(32)에 입력인에이블신호(input enable:ien)와 로드신호(load)를 공급한다.

다음으로 도 4a는 멤버쉽(membership) 함수를 이용하여 퍼지규칙함수를 나타낸 그래프이다.

예를 들어서 도 4a에 도시된 퍼지규칙함수의 전하량 QA1∼QA9과 QB1∼QB9의 값을 시간에 따라 비교하여 최소값을 지정한 그래프는 도 4b와 같고_,전하량 QA1∼QA9와 QB1∼QB9의 값을 시간에 따라 비교하여 최대값을 지정한 그래프는 도 4c에 도시한 바와 같다.

그리고 도 5는 본 발명 전하결합소자내의 퍼지규칙저장부의 구성을 나타낸 도면이고, 도 6은 본 발명 전하결합소자내의 입력발생부의 구성을 나타낸 도면이다.

본 발명 퍼지규칙저장부(31)는 도 5에 도시한 바와 같이 전하결합소자(30)내의 퍼지규칙함수를 저장하기 위한 것으로 우선 로드값(load)과 기준전압(Vref)과 Vin에 의해 발생된 전하를 저장하기 위한 복수개(L+1)의 전하발생부(51)가 있다. 이때 로드값(load)은 클럭발생부(35)로 부터 받은 것이다. 그리고 상기 전하발생부(51)의 Vin단에는 복수개의 가변저항(r0,r1,r2,r3···,rL)이 연결되어 있다.

여기서 복수개(L+1)의 전하발생부(51)에 저장되는 전하량은 각각의 전하발생부(51)에 인가되는 Vin과 연결된 각각의 가변저항(r0,r1,r2,r3···,rL)에 의한 전압강하에 의해 조절한다. 이때 각각의 가변저항(r0,r1,r2,r3···,rL)은 공급전압(Vdd)과 연결되며 공급전압과 연결된 저항(rx)과 병렬연결되어 있다.

그리고 각각의 전하발생부(51)에는 기준전압(Vref)을 결정하는 공급전압(Vdd)에 연결되어 있는 저항(rx)이 있다.

다음으로 전하결합소자(CCD)의 입력발생부(32)는 도 6에 도시한 바와 같이 클럭발생부(35)로 부터 받은 로드값(Load)과, 공급전압(vdd)과 병렬 연결된 저항(rx)과 가변저항(예를들어 r0)을 입력으로 받아서 단일전하를 발생시킨다는 것을 제외하고는 상기에 설명한 퍼지규칙저장부(31)와 동일하게 구성되었다. 즉, 상기 가변저항(r0)의 값을 가변하여 입력발생부(32)에 저장될 입력전하량을 조절하고, 조절된 입력전하량에 해당하는 전하를 발생시킨다. 예를 들어 M번째의 전하발생부에 저장된 전하를 발생시키기 위해서는 M번째 전하발생부에 해당하는 전하가 발생되도록 가변저항(r0)을 조절하면 된다.

이후에 도면을 참조하여 전하결합소자(CCD)의 구성요소중 퍼지추론엔진부(33)에 대하여 설명하면 다음과 같다.

도 7은 본 발명 퍼지추론회로의 퍼지추론엔진부의 구성을 나타낸 도면이고, 도 8은 도 7의 퍼지추론엔진부의 전하전달 과정을 나타낸 도면이고, 도 9는 본 발명 퍼지추론엔진부의 임시전하저장부의 구성을 나타낸 도면이며, 도 10은 본 발명 퍼지추론엔진부의 최소값 내지 최대값 선택부의 구성도이다.

본 발명 퍼지추론엔진부는 도 7에 도시한 바와 같이 퍼지규칙저장부(31)의 퍼지규칙함수값 F11과 입력발생부(32)에서 발생한 입력값 i1 중 최소값을 선택하는 제 1 최소값선택기(71)와 상기 제 1 최소값선택기(71)를 통하여 선택된 최소값을 저장하는 제 1 레지스터(72)와 상기 제 1 레지스터(72)에 저장된 값 중 최대값을 선택하기 위한 제 1 최대값선택기(73)와 상기 제 1 최대값선택기(73)에 의해 선택된 최대값을 임시로 저장하기 위한 제 1 임시 레지스터(74)와, 상기 제 1 임시 레지스터(74)에 저장된 값과 상기 퍼지규칙함수값 중 F11과 동일한 F12값 중 최소값을 선택하는 제 2 최소값선택기(75)와 상기 제 2 최소값선택기(75)에 의해 선택된 최소값을 저장하는 제 2 레지스터(76)가 있다.

그리고 상기 퍼지규칙저장부(31)의 퍼지규칙함수값인 F21값과 입력발생부(32)로부터 발생한 입력값 i2 중 최소값을 선택하는 제 3 최소값선택기(77)와 상기 제 3 최소값선택기(77)를 통하여 선택된 최소값을 저장하는 제 3 레지스터(78)와 상기 제 3 레지스터(78)에 저장된 값 중 최대값을 선택하기 위한 제 2 최대값선택기(79)와 상기 제 2 최대값선택기(79)에 의해 선택된 최대값을 저장하기 위한 제 2 임시 레지스터(80)와, 상기 제 2 임시 레지스터(80)에 저장된 값과 상기 퍼지규칙함수값 중 F21과 동일한 F22값 중 최소값을 선택하는 제 4 최소값선택기(81)와 상기 제 4 최소값선택기(81)에 의해 선택된 최소값을 저장하는 제 4 레지스터(82)가 있다.

그리고 상기 제 2 레지스터(76)와 제 4 레지스터(82)에 저장된 퍼지규칙함수값 중 최대값을 선택하는 제 3 최대값선택기(83)와 상기 제 3 최대값선택기(83)를 통하여 선택된 최대값을 저장하기 위한 제 5 레지스터(84)를 포함하여 구성되었다.

여기서 퍼지규칙함수값은 F1=F11=F12이고, F2=F21=F22이라고 가정한다. 그리고 입력발생부(32)의 입력값은 i=i1=i2이라고 가정한다.

상기와 같이 구성된 퍼지추론엔진부(33)의 퍼지추론과정은 도 8에 도시한 바와 같이 퍼지규칙함수값인 F1이 입력발생부(32)의 입력값인 i보다 클때 제 1 최소값선택기(71)를 통하여 입력값 i가 제 1 레지스터(72)에 저장된다. 그리고 제 1 임시 레지스터(74)에는 i값이 임시 저장된다. 그리고 상기 제 1 임시 레지스터(74)에 저장된 값이 다시 제 1 최대값선택기(73)의 입력으로 들어가서 제 1 레지스터(72)에 저장된 다음값과 비교하여 최대값을 제 1 임시 레지스터에(74) 다시 저장한다. 이와 같은 과정을 반복하면서 F1와 같은값인 F12와 입력값 i값을 비교하여 최소값을 선택하는 제 2 최소값선택기(75)를 통하여 i값이 순차적으로 제 2 레지스터(76)에 저장된다.

그리고 퍼지규칙함수값인 F2가 입력발생부(32)의 입력값인 i보다 작을 때 제 3 최소값선택기(77)를 통하여 입력값 i가 제 3 레지스터(78)에 저장된다. 그리고 제 2 임시 레지스터(80)에는 이와 같은 i값이 임시 저장된다. 그리고 상기 제 2 임시 레지스터(80)에 저장된 값이 다시 제 2 최대값선택기(79)의 입력으로 들어가서 제 3 레지스터(78)에 저장된 다음값과 비교하여 최대값을 제 2 임시 레지스터에(80) 다시 저장한다. 이와 같은 과정을 반복하면서 F2와 같은값인 F22와 i값을 비교하여 최소값을 선택하는 제 4 최소값선택기(81)를 통하여 i값이 순차적으로 제 4 레지스터(82)에 저장된다. 그리고 상기 제 2 레지스터(76)와 제 4 레지스터(82)에 저장된 값중 최대값을 선택하는 제 3 최대값선택기(83)를 통하여 제 2 레지스터(76)와 제 4 레지스터(82)의 값을 순차적으로 비교하여 최대값에 해당하는 함수값을 제 5 레지스터(84)에 순차적으로 저장한다.

상기와 같이 동작하는 구성 요소중 제 1∼제 5 레지스터(72,75,78,82,84)와, 제 1, 제 2 임시 레지스터(74,80)는 다음과 같이 구성되었다. 여기서 제 1 내지 제 5 레지스터(72,75,78,82,84)는 복수개(L+1)의 전하저장부(85)로 구성되었고, 제 1, 제 2 임시 레지스터(74,80)는 단일 전하저장부(85)로 구성되었다.

그리고 제 1∼제 4 최소값선택기(71,75,77,81)와 제 1, 제 2, 제 3 최대값선택기(73,79,83)는 도 10에 도시한 바와 같이 두개의 입력단(I1,I2)으로 입력된 입력값 중 큰 값과 작은 값을 비교하여 출력하는 비교기(86)와, 상기 비교기(86)로 부터 선택신호(S)를 받아서 최소값 또는 최대값을 출력하는 선택기(87)로 구성되었다.

이후에 첨부 도면을 참조하여 전하결합소자(30)의 퍼지추론엔진부(33)로 부터 출력된 퍼지값을 디퍼지화시키는 디퍼지추론엔진부(34)에 대하여 설명하면 다음과 같다.

도 11은 본 발명 퍼지 추론 회로의 디퍼지추론엔진부의 구성을 나타낸 도면이고, 도 12는 도 11의 디퍼지추론엔진부의 각 부의 동작을 나타낸 도면이다.

본 발명 디퍼지추론엔진부(34)는 도 11에 도시한 바와 같이 퍼지추론엔진부(33)의 제 5 레지스터(84)(도 7 참조)에 퍼지화된 결과값과 같은 전하값을 복사하여 저장하는 제 6 레지스터(101)가 있고, 상기 제 6 레지스터(101)에 저장된 전하값을 모두 합산하여 저장하는 전하합산기(102)와, 상기 전하합산기(102)에 저장된 전하값의 절반을 저장하는 이등분합산기(103)와 상기 제 5 레지스터(84)(도 7 참조)에 저장된 전하값을 Q0∼QL까지 순차적으로 합산한 결과를 임시로 저장하는 임시분할합산기(104)와, 상기 이등분합산기(103)와 임시분할합산기(104)에 저장된 전하값을 각각 증폭하기 위한 제 1, 제 2 센싱앰프(105,106)와, 상기 제 1, 제 2 센싱앰프(105,106)로 부터 증폭된 값을 비교하여 디퍼지화된 값(output defuzzification:odfz)을 출력하기 위한 비교출력부(107)로 구성되었다.

상기와 같이 구성된 디퍼지추론엔진부(34)의 디퍼지피케이션동작은 면적의 중심을 얻는 과정을 통하여 얻어진다. 즉, 도 12에 도시한 바와 같이 제 5 레지스터(84)(도 7 참조)에 저장된 전하값과 동일한 값을 제 6 레지스터(101)에 저장한다. 이후에 제 6 레지스터(101)에 저장된 퍼지화된 값을 모두 합산하여 전하합산기(102)에 저장하고, 전하합산기(102)에 저장된 전하값을 이등분하여 이등분합산기(103)에 저장한다. 그리고 상기 제 5 레지스터(84)(도 7 참조)에 저장된 Q0∼QL값을 순차적으로 합산하여 임시분할합산기(104)에 저장한다. 이후에 상기 이등분합산기(103)와 임시분할합산기(104)에 저장된 값을 각각 제 1, 제 2 센싱앰프(105,106)를 통하여 증폭한다. 이후에 비교출력부(107)는 임시분할합산기(104)의 누산값이 이등분합산기(103)보다 클 경우에 출력을 가변하여 디퍼지화된 출력신호(odfz)를 출력한다. 즉, 도 3과 도 12에 도시한 바와 같이 임시분할합산기(104)의 값이 이등분합산기(103)에 저장된 전하량과 같아지는 지점(N)까지 디퍼지화된 출력신호(odfz)를 출력한다. 그리고 클럭발생부(35)로 부터 출력인에이블신호(oen)가 0∼L의 클럭동안 '하이'를 나타낼 때 상기의 N지점까지 제어대상물(37)을 제어하기 위한 제어신호(즉, 디퍼지화된 출력신호(odfz)가)발생된다.

다음에 본 발명 퍼지추론회로의 동작을 도면을 참조하여 설명하면 다음과 같다.

먼저 도 3에 도시한 바와 같이 제어대상물(37)로 부터 현재 동작상태를 센서부(36)를 통하여 입력받는다. 이와 같이 센서부(36)를 통하여 센싱된 값은 전하결합소자(30)내의 입력발생부(32)에 전달된다. 그리고 입력발생부(32)는 센서부(36)로 부터 받은 입력신호(input)를 받아 동작한다.

이후의 동작은 도 6에 도시한 바와 같이 로드단의 로드신호(Load)에 의해 발생한 전하가 있고, 공급전압에 연결된 저항(rx)에 의해 고정된 기준전압(Vref)이 있다. 이후에 싱글톤(singletone)입력을 발생시키기 위해서는 하나의 가변저항(예를 들어 r0)값만을 사용하여 단일전하(Qin)을 발생시킨다. 이후에 단일전하(Qin)는 M번째 전하발생부(51)로 이동된다. 즉, 상기 입력발생부(32)는 입력인에이블 신호(ien)가 0∼L 클럭동안 '하이'를 나타낼 때, 단일전하(Qin)가 M번째 전하발생부로 이동된다. 이때 나머지 전하발생부에는 저장된 전하가 없다.

또한 퍼지규칙저장부(31)는 클럭발생부(35)의 입력인에이블신호(ien)와 로드값(load)을 받아서 퍼지규칙함수를 저장하는데 이때의 동작은 도 5에 도시한 바와 같이 먼저 로드단에 저장된 임의의 전하가 있고, 전원전압(vdd)과 연결된 저항(rx)에 의하여 고정된 기준전압(Vref)이 있다. 그리고 각각의 가변저항(r0,r1,r2,r3,···,rL)을 가변하여 이 값을 입력전위(vin)를 통하여 전하발생부(51)에 전달한다. 이와 같이 입력전위(vin)에 해당하는 만큼의 전하(예를 들어서 Q0에서 QL의 전하)를 전하발생부(51)에 각각 저장한다. 이와 같이 가변저항 값에 따라 발생된 입력전위(vin)에 의하여 원하는 퍼지규칙함수값을 퍼지규칙저장부(31)에 저장할 수 있다.

이와 같은 과정을 통하여 퍼지규칙저장부(31)에 저장된 퍼지규칙함수값과 입력발생부(32)에 저장된 입력값을 퍼지추론엔진부(33)로 동시에 입력하여 상기 도 7, 도 8, 도 9, 도 10에 대하여 설명한 바와 같이 퍼지규칙함수값과 입력발생부의 입력값에 따라 퍼지추론된 값을 제 5 레지스터(84)에 저장한다.

이후에 상기 제 5 레지스터(84)에 저장된 퍼지추론값을 상기 도 11과 도 12에 설명한 바와 같은 동작을 통하여 디퍼지피케이션한다.

이와 같이 디퍼지피게이션된 제어신호(control)는 출력인에이블신호(oen)와 함께 제어대상물(37)에 입력된다. 그리고 센서부(36)는 상기 제어신호에 따른 제어대상물(37)의 현재상태를 센싱하여 입력신호(input)를 발생하고, 이것을 입력발생부(32)에 공급한다. 그리고 클럭발생부(35)는 퍼지규칙저장부(31)에 입력인에이블신호(ien)와 전하전송을 위한 로드단에 클럭을 발생시켜준다. 이후에는 다시 퍼지추론엔진부(33)와 디퍼지추론엔진부(34)를 통하여 퍼지피케이션과 디퍼지피케이션 과정을 반복한다.

본 발명 전하 결합 소자를 이용한 퍼지추론회로는 다음과 같은 효과가 있다.

첫째, 퍼지규칙함수값을 전하결합소자에 아날로그적으로 저장하기 때문에 종래와 같이 추가적인 메모리가 필요하지 않다.

둘째, 퍼지 추론이 아날로그적으로 이루어지므로 아날로그/디지탈(A/D) 컨버터나 디지탈/아날로그(D/A) 컨버터가 필요하지 않으며, 이에따라 전하결합소자에서 직접 퍼지추론을 하므로 처리 속도가 증가한다.

세째, 저항을 가변하여 전하발생부에 저장되는 퍼지규칙함수값을 조절할수 있으므로 퍼지규칙함수값의 가변이 용이하다.

Claims (11)

1. 전하결합소자 내에 퍼지추론을 위한 퍼지추론엔진부와,

   상기 전하결합소자 내에서 상기 퍼지추론엔진부에 전달할 퍼지규칙함수를 저장하기 위한 퍼지규칙저장부와,

   상기 전하결합소자 내에서 상기 퍼지추론엔진부에 전달할 입력값을 발생하기 위한 입력발생부와,

   상기 퍼지규칙저장부와 상기 입력발생부 및 제어대상물을 제어하는 클럭발생부와,

   상기 전하결합소자 내에서 상기 퍼지추론엔진부의 퍼지화된 값을 받아서 디퍼지화된 신호로 변환하여 출력하는 디퍼지추론엔진부와,

   상기 디퍼지추론엔진부의 출력신호를 받아 제어되는 제어대상물과,

   상기 제어대상물의 상태를 센싱하여 전하결합소자 내의 입력발생부에 입력신호를 전달하는 센서부를 포함하여 구성되는 것을 특징으로 하는 전하결합소자를 이용한 퍼지추론회로.
2. 제 1 항에 있어서, 상기 퍼지규칙저장부는 전하상태로 퍼지규칙함수값을 저장하는 복수개의 전하발생부로 구성되는 것을 특징으로 하는 전하결합소자를 이용한 퍼지추론회로.
3. 제 2 항에 있어서, 상기 복수개의 전하발생부는 외부에서 저항을 가변하여 저장될 전하량을 즉, 퍼지규칙함수값을 결정하는 것을 특징으로 하는 전하결합소자를 이용한 퍼지추론회로.
4. 제 1 항에 있어서, 상기 입력발생부는 상기 퍼지규칙저장부와 동일한 수의 전하발생부로 구성되는 것을 포함함을 특징으로 하는 전하결합소자를 이용한 퍼지추론회로.
5. 제 4 항에 있어서, 상기 입력발생부는 상기 센서부의 입력신호와 상기 클럭발생부의 로드신호와 가변저항에 의하여 발생된 전하량 즉, 입력함수값을 전하발생부에 저장하도록 구성되는 것을 특징으로 하는 전하결합소자를 이용한 퍼지추론회로.
6. 제 1 항에 있어서, 상기 퍼지추론엔진부는 상기 입력발생부로 부터 발생하는 동일한 제 1, 제 2 입력함수값과 상기 퍼지규칙저장부에 저장된 제 1, 제 2 퍼지규칙함수값을 각각 비교하여 최소값을 선택하는 제 1, 제 2 최소값선택기와,

   상기 각각의 제 1, 제 2 최소값선택기로 부터 선택된 최소값을 저장하기 위한 제 1, 제 2 레지스터와,

   상기 제 1 레지스터에 저장된 값을 비교하여 최대값을 선택하기 위한 제 1 최대값선택기와,

   제 2 레지스터에 저장된 값을 비교하여 최대값을 선택하기 위한 제 2 최대값선택기와,

   상기 각각의 제 1, 제 2 최대값선택기를 통해 선택된 최대값을 임시로 저장하기 위한 제 1, 제 2 임시 레지스터와,

   상기 각각의 제 1 임시 레지스터에 저장된 값과 제 1 퍼지규칙함수값을 비교하여 최소값을 선택하기 위한 제 3 최소값선택기와,

   상기 제 2 임시 레지스터에 저장된 값과 상기 제 2 퍼지규칙함수값을 서로 비교하여 최소값을 선택하기 위한 제 4 최소값선택기와,

   상기 각각의 제 3, 제 4 최소값선택기로 부터 선택된 최소값을 저장하기 위한 제 3, 제 4 레지스터와,

   상기 제 3, 제 4 레지스터에 저장된 값을 서로 비교하여 최대값을 선택하기 위한 제 3 최대값선택기와,

   상기 제 3 최대값선택기로 부터 선택된 최대값을 저장하기 위한 제 5 레지스터를 포함하여 구성되는 것을 특징으로 하는 전하결합소자를 이용한 퍼지추론회로.
7. 제 6 항에 있어서, 상기 제 1 내지 제 4 최소값선택기와 제 1, 제 2, 제 3 최대값선택기는 두개의 입력신호값을 비교하는 비교기와, 상기 비교기의 선택신호에 따라서 두입력신호값중 최소값 또는 최대값을 선택하는 선택기로 구성되었음을 특징으로 하는 전하결합소자를 이용한 퍼지추론회로.
8. 제 6 항에 있어서, 상기 제 1 내지 제 5 레지스터는 상기 퍼지규칙저장부의 전하발생부만큼의 저장셀로 구성되었음을 특징으로 하는 전하결합소자를 이용한 퍼지추론회로.
9. 제 6 항에 있어서, 상기 제 1, 제 2 임시 레지스터는 하나의 저장셀로 구성되었음을 특징으로 하는 전하결합소자를 이용한 퍼지추론회로.
10. 제 1 항에 있어서, 상기 디퍼지추론엔진부는 상기 퍼지추론엔진부의 퍼지화된 값과 같은 값을 저장하는 제 6 레지스터와, 상기 제 6 레지스터에 저장된 퍼지값을 합산하는 전하합산기와, 상기 전하합산기에 저장된 전하값을 이등분하여 저장하는 이등분합산기와, 상기 퍼지추론엔진부의 퍼지화된 값을 순차적으로 합산하여 저장하는 임시분할합산기와, 상기 이등분합산기와 임시분할합산기에 저장된 전하값을 각각 증폭하는 제 1, 제 2 센싱앰프와, 상기 제 1, 제 2 센싱앰프로 부터 증폭된 값을 비교하여 디퍼지화된 값(output defuzzification:odfz)을 출력하기 위한 비교출력부로 구성되는 것을 특징으로 하는 전하결합소자를 이용한 퍼지추론회로.
11. 제 10 항에 있어서, 상기 전하합산기는 면적중심방법을 사용하여 저장하는 것을 특징으로 하는 전하결합소자을 이용한 퍼지추론회로.

Images