KR100252478B1 - Amp offset appreciative method of a/d converter - Google Patents
Amp offset appreciative method of a/d converter Download PDFInfo
- Publication number
- KR100252478B1 KR100252478B1 KR1019970018021A KR19970018021A KR100252478B1 KR 100252478 B1 KR100252478 B1 KR 100252478B1 KR 1019970018021 A KR1019970018021 A KR 1019970018021A KR 19970018021 A KR19970018021 A KR 19970018021A KR 100252478 B1 KR100252478 B1 KR 100252478B1
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier
- offset
- amplifiers
- voltage
- offset evaluation
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Abstract
Description
본 발명은 오프셋 평가(offset evaluation)방법에 관한 것으로, 좀 더 구체적으로는 아날로그 디지털 컨버터의 앰프(amplifier)에서 발생되는 오프셋을 디지털 값으로 정량화할 수 있는 오프셋 평가 방법에 관한 것이다.The present invention relates to an offset evaluation method, and more particularly, to an offset evaluation method capable of quantifying an offset generated in an amplifier of an analog-to-digital converter to a digital value.
디지털 신호 처리 기술이 발전함에 따라 자연계의 아날로그 신호를 디지털 신호로 바꾸어 주는 아날로그 디지털 컨버터(Analog Digital Convertor)의 중요성이 점차 확대되어 가고 있다. 앰프는 작은 아날로그 신호를 증폭하여 디지털 출력을 내는 기능을 갖는 아날로그 디지털 컨버터의 핵심이 되는 부분으로, 이러한 앰프가 가지는 속도, 정확도, 전력 소모, 그리고 회로의 크기 등의 요소들이 아날로그 디지털 컨버터의 성능을 결정하는 요소가 된다.With the development of digital signal processing technology, the importance of the analog to digital converter (Analog Digital Convertor) that converts the analog signal of the natural world into a digital signal is gradually increasing. The amplifier is a key part of an analog-to-digital converter that has the ability to amplify small analog signals to produce digital outputs. Factors such as speed, accuracy, power consumption, and circuit size of these amplifiers can affect the performance of analog-to-digital converters. It is a deciding factor.
상기 앰프에 있어서 부정합(mismatch) 및 프로세스 다양성(process variation) 등으로 인해 기준 레벨이 달라지게 되는 오프셋이 발생된다. 그리고, 상기 오프셋 값이 일정하지 않기 때문에 레졸루션(resolution)을 감소시키고, 상기 앰프의 출력값에 원하지 않는 DC성분을 포함시킨다.In the amplifier, an offset is generated in which the reference level is changed due to mismatch and process variation. In addition, since the offset value is not constant, resolution is reduced, and an unwanted DC component is included in the output value of the amplifier.
따라서, 이와 같은 문제점을 해결하기 위해 주로 스위치를 이용한 오프셋 샘플링 기법(offset sampling method)을 사용해 왔다.Therefore, in order to solve such a problem, an offset sampling method using a switch has been mainly used.
그러나, 무선통신용 시스템 등에서 고속 신호 처리 회로(high speed signal processing circuit)의 요구가 점차 증가되고 있기 때문에, 오프셋 샘플링(offset sampling)과 데이터 증폭(data amlifying)에 필요한 스위칭 시간 등을 고려할 때 상기 오프셋 샘플링 기법은 부적절하다.However, since the demand for a high speed signal processing circuit is gradually increasing in a wireless communication system or the like, the offset sampling in consideration of the switching time required for offset sampling and data amlifying, etc. The technique is inappropriate.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 고속 신호 처리 회로용에 적합한 아날로그 디지털 컨버터의 앰프 오프셋 제거를 위해 오프셋의 발생 정도를 디지털 값으로 평가하는 오프셋 평가 방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above-mentioned problems, and an object of the present invention is to provide an offset evaluation method for evaluating the occurrence of offset as a digital value in order to remove an amplifier offset of an analog-to-digital converter suitable for high-speed signal processing circuits. have.
도 1은 본 발명의 실시예에 따라 아날로그 디지털 변환기에 구비된 앰프들중 오프셋 평가를 위한 앰프가 주변 회로들과 연결된 예를 보여주는 도면이다.1 is a diagram illustrating an example in which an amplifier for offset evaluation is connected to peripheral circuits among amplifiers included in an analog-to-digital converter according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10,30 : 저항라인 12 : 제1저항10,30: resistance line 12: first resistance
14 : 제2저항 16,18,20 : 앰프14:
(구성)(Configuration)
상술한 목적을 달성하기 위해 제안된 본 발명에 의하면, 서로 다른 다수의 기준 전압들을 발생하기 위해 직렬로 연결된 복수개의 제1분압 저항들; 상기 제1분압 저항들의 접속 노드 수에 대응되는 개수의 증폭기들; 상기 증폭기들의 비반전 입력단자는 각기 대응되는 상기 제1분압 저항들의 접속노드에 순차적으로 접속하고, 반전 입력 단자들에 입력 신호가 접속되며; 그리고 상기 앰프들의 출력단자들 사이에서 분압 전압을 발생하도록 직렬로 접속되는 복수개의 제2분압 저항들을 포함하는 아날로그 디지털 컨버터에서, 상기 아날로그 디지털 컨버터의 앰프들의 오프셋 평가 방법은 : 상기 앰프들 중에서 오프셋 평가를 위한 앰프의 비반전 입력단자에 접속되는 제1기준전압을 상기 오프셋 평가 앰프의 반전 입력단자에 동시에 접속하고, 상기 오프셋 평가 앰프의 상위 일 앰프와 하위 일 앰프의 각각의 반전입력단자에 상기 제1기준전압을 동시에 접속하여; 상기 상위 일 앰프의 출력 전압, 상기 하위 일 앰프의 출력 전압 그리고 상기 오프셋 평가 앰프의 출력 전압들이 상기 오프셋 평가 앰프, 상기 상위 일 앰프 및 상기 하위 일 앰프의 출력단자들 사이에 연결된 상기 제2분압 저항들에 의해 분압된 분압 전압들의 전압 레벨에 기초해서 상기 오프셋 평가 앰프의 오프셋을 평가한다.According to the present invention proposed to achieve the above object, a plurality of first divided resistors connected in series to generate a plurality of different reference voltages; A number of amplifiers corresponding to the number of connection nodes of the first voltage divider resistors; Non-inverting input terminals of the amplifiers are sequentially connected to respective connection nodes of the first voltage divider resistors, and input signals are connected to inverting input terminals; And a plurality of second voltage divider resistors connected in series to generate a divided voltage between output terminals of the amplifiers, wherein the offset evaluation method of the amplifiers of the analog digital converter comprises: offset evaluation among the amplifiers A first reference voltage connected to the non-inverting input terminal of the amplifier for simultaneously is connected to the inverting input terminal of the offset evaluation amplifier, and the first reference voltage of the offset evaluation amplifier is applied to each inverting input terminal of the upper one amplifier and the lower one amplifier. Simultaneously connecting one reference voltage; The second voltage divider connected between the output voltage of the upper one amplifier, the output voltage of the lower one amplifier and the output voltages of the offset evaluation amplifier between the output terminals of the offset evaluation amplifier, the upper one amplifier and the lower one amplifier. The offset of the offset evaluating amplifier is evaluated based on the voltage level of the divided voltages divided by them.
(작용)(Action)
본 발명에 의한 오프셋 평가 방법은 오프셋을 평가하고자 하는 앰프가 갖는 오프셋을 디지털 값을 측정하여 정량화 한다.The offset evaluation method according to the present invention quantifies the offset of the amplifier to evaluate the offset by measuring a digital value.
(실시예)(Example)
이하, 도 1을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG. 1.
도 1은 본 발명의 실시예에 따라 아날로그 디지털 변환기에 구비된 앰프들 중 오프셋 평가를 위한 앰프가 주변 회로들과 연결된 예를 보여주는 도면이다.1 is a diagram illustrating an example in which an amplifier for offset evaluation is connected to peripheral circuits among amplifiers included in an analog-digital converter according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 실시예에 따른 오프셋 평가 회로는 저항라인(10)과, 제1 및 제2, 그리고 제3앰프(16,18,20)와, 오프셋 검출 수단(30)을 포함한다. 상기 저항라인(10)은 제1저항(12) 및 제2저항(14)을 포함하여 복수의 저항(R)이 직렬 연결되어 분압 저항으로 동작하여 서로 다른 다수의 기준 전압들을 발생해서 상기 제1 내지 제3앰프(16,18,20)로 제공한다.Referring to FIG. 1, an offset evaluation circuit according to an exemplary embodiment of the present invention may include a
상기 제1앰프(16)는 상기 제1저항(12)의 일단에 비반전 단자(+)가 연결되고, 제1저항(12)과 제2저항(14)의 연결 노드에 반전 단자(-)가 연결되어 있다. 그리고, 상기 제2앰프(18)는 상기 제1저항(12)과 제2저항(14)의 연결 노드에 비반전 단자(+) 및 반전 단자(-)가 연결되어 있다. 또한, 상기 제3앰프(20)는 상기 제1저항(12)과 제2저항(14)의 연결 노드에 반전 단자(-)가 연결되고, 상기 제2저항(14)의 일단에 비반전 단자(+)가 연결되어 있다.The
상기 오프셋 검출 수단(30)은 상기 제1앰프(16)와 상기 제2앰프(18)의 출력단 사이 및 상기 제2앰프(18)와 상기 제3앰프(20)의 출력단 사이에 각각 연결된 복수의 저항(R)으로서, 분압 저항으로 동작하여 제1 내지 제3앰프들(16,18,20)의 출력 전압을 분압해서 상기 제2앰프(18)의 복수의 오프셋으로 출력되도록 한다. 본 발명의 오프셋 평가는 아날로그 디지털 컨버터의 캘리브레이션(calibration) 시간 동안 수행되며, 오프셋 평가 회로의 복수의 앰프(16,18,20)를 포함하는 보간 구조(interpolating structure)를 갖고 있으므로, 홀수 번째 앰프와 짝수 번째 앰프를 각각 동시에 순차적으로 처리하게 된다.The offset detection means 30 is a plurality of connected between the output terminal of the
구체적으로, 짝수 번째 앰프인 상기 제2앰프(18)의 오프셋 평가 방법은 먼저, 홀수 번째 앰프들인 상기 제1 및 제3앰프(16,20)의 오프셋을 샘플링하여 오프셋 제거(cancellation)가 가능하도록 한다. 그리고, 상기 제2앰프(18)의 비반전 단자(+) 및 반전 단자(-)를 상기 저항 라인(10)의 일 노드에 연결하여 동일한 기준전압이 제2앰프(18)의 반전/비반전 입력단에 입력되게 하여 A*Vos가 출력되게 한다. 여기서, 상기 A는 앰프의 게인(gain)이고, 상기 Vos는 오프셋 전압을 나타낸다.Specifically, in the offset evaluation method of the
상기 제1앰프(16) 및 제3앰프(20)의 입력전압으로 각각 1LSB(Least Significant Bit)의 포지티브(positive) 기준전압 및 1LSB의 네가티브(negative)기준전압이 인가되도록 하여 각각 A*(1LSB), -A*(1LSB)가 출력되도록 한다. 이때, 상기 오프셋 검출 수단(30)의 선택된 각 노드 32, 34, 36, 38에서의 상기 제2앰프(18)의 순차적인 오프셋 출력은 다음의 계산식으로 나타난다.A * (1LSB) is applied by applying a positive reference voltage of 1 LSB (Least Significant Bit) and a negative reference voltage of 1LSB, respectively, as input voltages of the
[수학식 1][Equation 1]
A*(Vos+2*(1LSB))>0; Vos>-2*(1LSB)A * (Vos + 2 * (1LSB))> 0; Vos> -2 * (1LSB)
A*(Vos+(1LSB))>0; Vos>-(1LSB)A * (Vos + (1LSB))> 0; Vos>-(1LSB)
A*(Vos-(1LSB))>0; Vos>(1LSB)A * (Vos- (1LSB))> 0; Vos> (1LSB)
A*(Vos-2*(1LSB))>0; Vos>2*(1LSB)A * (Vos-2 * (1LSB))> 0; Vos> 2 * (1LSB)
이와 같이, 앰프의 4비트 출력의 조합으로 각 앰프의 오프셋 평가 내지 오프셋 계수화(offset digitization)가 가능하다. 상기 홀수 번째 앰프들인 제1앰프(16) 및 상기 제3앰프(20)의 오프셋 평가도 상기 짝수 번째 앰프인 제2앰프(18)의 평가 방법과 동일한 방법으로 수행된다. 여기서 상기 옵셋 검출 수단(30)에 의한 다수의 분압된 전압을 디지털 오프셋 값으로 변환하는 것은 비교기를 사용하여 논리 신호로 변환할 수 있으며 이 분야의 통상의 지식을 갖는 기술자들에게는 자명하다.In this manner, the combination of the 4-bit outputs of the amplifiers enables offset evaluation or offset digitization of each amplifier. The offset evaluation of the
이상과 같이, 본 발명은 종래 오프셋 샘플링 방법을 개선한 오프셋 평가 방법을 통해 고속 신호 처리 회로에 적합한 오프셋 제거가 가능하도록 오프셋을 평가해 낸다.As described above, the present invention evaluates the offset to enable offset removal suitable for high-speed signal processing circuits through an offset evaluation method that is an improvement of the conventional offset sampling method.
이와 같은 본 발명에 의하면, 아날로그 디지털 변환기의 앰프 오프셋을 디지털 값으로 측정하고, 한번 측정된 디지털 오프셋 값을 이용해 오프셋 제거를 할 수 있음으로 반복적인 오프셋 측정이 불필요하게 되어 아날로그 디지털 컨버터의 고속동작이 가능하다.According to the present invention, the amplifier offset of the analog-to-digital converter can be measured as a digital value, and the offset can be removed using the digital offset value measured once, so that repeated offset measurement is not necessary, so that high-speed operation of the analog-to-digital converter can be achieved. It is possible.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970018021A KR100252478B1 (en) | 1997-05-09 | 1997-05-09 | Amp offset appreciative method of a/d converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970018021A KR100252478B1 (en) | 1997-05-09 | 1997-05-09 | Amp offset appreciative method of a/d converter |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980082915A KR19980082915A (en) | 1998-12-05 |
KR100252478B1 true KR100252478B1 (en) | 2000-04-15 |
Family
ID=19505407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970018021A KR100252478B1 (en) | 1997-05-09 | 1997-05-09 | Amp offset appreciative method of a/d converter |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100252478B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1876396A2 (en) | 2006-07-03 | 2008-01-09 | LG Electronics Inc. | Air conditioner |
EP1918657A2 (en) | 2006-11-06 | 2008-05-07 | LG Electronics Inc. | Air conditioner |
US7735332B2 (en) | 2006-07-03 | 2010-06-15 | Lg Electronics Inc. | Air conditioner |
US8037707B2 (en) | 2006-11-06 | 2011-10-18 | Lg Electronics Inc. | Air conditioner |
-
1997
- 1997-05-09 KR KR1019970018021A patent/KR100252478B1/en not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1876396A2 (en) | 2006-07-03 | 2008-01-09 | LG Electronics Inc. | Air conditioner |
US7735332B2 (en) | 2006-07-03 | 2010-06-15 | Lg Electronics Inc. | Air conditioner |
EP1918657A2 (en) | 2006-11-06 | 2008-05-07 | LG Electronics Inc. | Air conditioner |
US7614248B2 (en) | 2006-11-06 | 2009-11-10 | Lg Electronics Inc. | Air conditioner |
US8037707B2 (en) | 2006-11-06 | 2011-10-18 | Lg Electronics Inc. | Air conditioner |
Also Published As
Publication number | Publication date |
---|---|
KR19980082915A (en) | 1998-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5861828A (en) | Apparatus and method for monotonic digital calibration of a pipeline analog-to-digital converter | |
CN102098048B (en) | Switched-capacitor input circuit and analog-to-digital converter including the same | |
EP1239593A3 (en) | A/D converter | |
US4580126A (en) | Method of testing analog/digital converter and structure of analog/digital converter suited for the test | |
US6445329B1 (en) | High speed analog to digital converter | |
US6803873B1 (en) | Pipeline analog to digital converter | |
TW388146B (en) | Cyclic analog-to-digital conversion | |
US6831576B2 (en) | A/D converter with improved resolution by sampling a superposed signal | |
KR100252478B1 (en) | Amp offset appreciative method of a/d converter | |
US6288662B1 (en) | A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values | |
KR101902119B1 (en) | Successive approximation ad converter using switched-capacitor da convertor | |
JP2005249690A5 (en) | ||
KR900001808B1 (en) | Input circuit | |
JP2812169B2 (en) | A / D converter | |
KR100490122B1 (en) | Folding-interpolating analog-to-digital converter | |
KR100284285B1 (en) | Cyclic Analog-to-Digital Converters | |
KR20000007224A (en) | Digital/analog converter test device | |
JP3049852B2 (en) | Successive conversion AD converter | |
KR100190530B1 (en) | Sample and hold circuit of a/d converter | |
JP3568938B2 (en) | Digital-to-analog conversion circuit | |
KR900001070B1 (en) | Propagation-type a/d converter | |
CN114499526A (en) | Analog-to-digital conversion circuit | |
JPH07303043A (en) | Analog/digital converter | |
US20090091483A1 (en) | Flash analog to digital converter (adc) | |
JPH0422369B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061221 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |