KR100251779B1 - 피디에이취망과 에이티엠망 사이의 인터페이스 장치 - Google Patents

피디에이취망과 에이티엠망 사이의 인터페이스 장치 Download PDF

Info

Publication number
KR100251779B1
KR100251779B1 KR1019970035056A KR19970035056A KR100251779B1 KR 100251779 B1 KR100251779 B1 KR 100251779B1 KR 1019970035056 A KR1019970035056 A KR 1019970035056A KR 19970035056 A KR19970035056 A KR 19970035056A KR 100251779 B1 KR100251779 B1 KR 100251779B1
Authority
KR
South Korea
Prior art keywords
network
interface
pdh
data
controller
Prior art date
Application number
KR1019970035056A
Other languages
English (en)
Other versions
KR19990011810A (ko
Inventor
원찬연
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970035056A priority Critical patent/KR100251779B1/ko
Priority to US09/121,903 priority patent/US6510163B1/en
Priority to CNB981175937A priority patent/CN1151638C/zh
Publication of KR19990011810A publication Critical patent/KR19990011810A/ko
Application granted granted Critical
Publication of KR100251779B1 publication Critical patent/KR100251779B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46Interconnection of networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1623Plesiochronous digital hierarchy [PDH]
    • H04J3/1635Format conversion, e.g. CEPT/US
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/12Arrangements providing for calling or supervisory signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 PDH(Plesiochronous Digital Hierarchy) 망의 펄스 부호 변조(Pulse Code Modulation:PCM) 음성 신호 및 실시간 데이터와 같은 고정 대역폭을 요구하는 고정 비트 속도 데이터(Constant Bit rate:CBR)를 ATM망을 통하여 전송하기 위한 인터페이스 장치에 관한 것이다.
본 발명에 의한 PDH망과 ATM 망사이의 인터페이스 장치는 인터페이스 제어기가 서비스되는 형태에 따라서, 융통성있게 필요한 인터페이스 제어 신호를 발생시켜 하나의 보드 타입으로 네가지의 서비스를 지원한다. 또한 하나의 보드로 8 포트까지 수용이 가능하고, 인터페이스에 딥 스위치를 이용하여 자동적으로 하드웨어 모듈의 형태를 세팅할 수 있는 장점을 가지고 있다.
본 발명은, SPU(STARacer Processing Unit)와 상호 동작을 하는 CPU 모듈(100); 각 입/출력 디바이스에 따른 주소 영역(Address region)과 데이터 영역(data region)에 따라서 상기 CPU 모듈과 인터페이스 역할을 담당하는 주소/데이터 복호화기(Address/data Decoder)(107); 8 비트, 16 비트 및 32 비트의 데이터 버스 형태에 따라서 각 입/출력 디바이스와 인터페이스 역할을 하는 버스 제어기(Bus Controller)(108); 준비 사이클의 입/출력 디바이스에 입터럽트 우선순위(Interrupt Priority)를 주어 상기 CPU 모듈로 전송되는 인터럽트를 제어하기 위한 인터럽트 제어기(Interrupt Controller)(109); 시스템내에서 프로세스간 통신(Inter-Process Communication:IPC)을 지원하는 Ethernet 제어기(110); 상기 CPU 모듈과 상기 Ethernet 제어기 사이의 버스 사용권한을 제어하기 위한 버스 중재기 (Bus Arbitrator)(111); PDH망과 ATM 망 사이의 인터페이스 역할을 하는 회선 인터페이스 장치(Line Interface Unit: LIU)(101); PDH 망상의 다수의 T1/E1 채널화된 데이터를 수신하여 프레이밍화 하는 프레이머(Framer)(102); 인터페이스제어 신호를 만드는 인터페이스 제어기(Interface Contro -ller)(103); ATM 망에서 PDH 망의 고정 비트 레이트(CBR) 특성을 갖는 PCM 전송 데이터를 서비스하기위한 AAL1-SAR (ATM Adaptation Layer type 1 -Segmentation And Reassembly)(104)장치; 셀 버퍼의 역할을 담당하는 셀 다중화기(Cell Multiplexer)(105); 및 셀의 가상 패스 식별자/가상 회선 식별자(Virtual Path Idetifier/Virtual Channel Identifier :VPI/VCI)에 따라서 경로 테이블을 관리하는 라우터(Router)(106)를 포함하여 이루어지는 것을 특징으로 한다.

Description

피디에이취망과 에이티엠망 사이의 인터페이스 장치
본 발명은 PDH(Plesiochronous Digital Hierarchy)망에서 사용되는 음성(voice)과 실시간 데이터(realtime data)신호와 같은 고정 비트 레이트(Constant Bit Rate :CBR) 데이터를 비동기 전송 모드(Asynchronous Transfer Mode : ATM)망을 통하여 전송하기 위한 망간 인터페이스 장치에 관한 것으로, 특히 인터페이스 장치에 PDH망의 전송 대역폭에 따라서 각기 다른 인터페이스 제어 신호를 만들어내는 인터페이스 제어기를 이용하여 하나의 인터페이스 장치로 PDH 1차군 속도(T1/E1) 및 64 kbps의 타임 슬롯 T1 채널화(T1 Channelized) 데이터, 64 kbps의 타임 슬롯 E1 채널화(E1 Channelized) 데이터 서비스등의 4가지 모두를 지원하는 PDH 망과 ATM 망의 인터페이스 모듈에 관한 것이다.
PDH망과 ATM 망사이의 인터페이스 장치는 통상적으로 하나의 인터페이스 기능을 수행하기 위해서는 하나의 하드웨어 PCB 보드를 이용한다. 이러한 경우 PDH망과 ATM망을 연동하는 인터페이스 장치는 PDH망에서 사용되는 T1, E1, 64 kbps 타임슬롯화 T1, 64 kbps 타임슬롯화 E1의 채널 특성에 따라서 4가지의 보드 타입이 있어야 PDH망의 1차군 전송 속도(Primary rate)를 지원할 수 있다.
이것은 사용자 입장에서는 지원되는 서비스타입에 따라서 고정된 보드 타입을 구입하여야 한다는 것을 의미하고, 서비스 타임의 변동시에 종래사용되는 보드의 활용도가 소멸된다는 것을 의미한다.
그리고 종래에는 PDH망과 ATM 망을 연동하는 과정에서 사용자는 1.544 Mbps의 T1 급, 2.048 Mbps의 E1급, 또는 64 kbps 타임슬롯화 T1 채널, 64 kbps 타임슬롯화 E1 채널 특성에 따라서 각기 다른 PCB 보드를 구입하여야 했다.
상기한 문제점을 해결하기 위하여 창안된 본 발명은, 하나의 PDH 망과 ATM 망을 연동하는 인터페이스 장치에, PDH 망의 특성에 따라서 인터페이스 제어 신호를 생성하는 인터페이스 제어기를 수용하여, 하나의 제어기로서 네가지 서비스 형태를 지원하는 인터페이스 장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명에의한 PDH 망과 ATM망사이의 인터페이스 장치 블럭도
도 2는 도 1의 상세 회로도
<도면의 주요 부분에 대한 부호 설명>
100: 중앙처리 장치(CPU) 모듈 101: 회선 인터페이스 장치
102: 프레이머 장치 103: 인터페이스 제어기/ 지터 흡수 장치
104: AAL1-SAR 장치 105: 셀 다중화기
106: 라우터 107: 주소/데이터 복호기
108: 버스 제어기 109: 인터럽트 제어기
110: Ethernet 제어기 111: 중재기
112: 클럭 제어기 113: 클럭 분배기
본 발명의 PDH 망과 ATM망의 상호 연동을 위한 인터페이스 장치는, SPU(STARacer Processing Unit)와 상호 동작을 하는 CPU 모듈(100);
각 입/출력 디바이스에 따른 주소 영역(Address region)과 데이터 영역(data region)에 따라서 상기 CPU 모듈과 인터페이스 역할을 담당하는 주소/데이터 복호화기(Address/data Decoder)(107);
8 비트, 16 비트 및 32 비트의 데이터 버스 형태에 따라서 각 입/출력 디바이스와 인터페이스 역할을 하는 버스 제어기(Bus Controller)(108);
준비 사이클의 입/출력 디바이스에 입터럽트 우선순위(Interrupt Priority)를 주어 상기 CPU 모듈로 전송되는 인터럽트를 제어하기 위한 인터럽트 제어기(Interrupt Controller)(109);
시스템내에서 프로세스간 통신(Inter-Process Communication:IPC)을 지원하는 Ethernet 제어기(110);
상기 CPU 모듈과 상기 Ethernet 제어기 사이의 버스 사용권한을 제어하기 위한 버스 중재기 (Bus Arbitrator)(111);
PDH망과 ATM 망 사이의 인터페이스 역할을 하는 회선 인터페이스 장치(Line Interface Unit: LIU)(101);
PDH 망상의 다수의 T1/E1 채널화된 데이터를 수신하여 프레이밍화 하는 프레이머(Framer)(102);
인터페이스제어 신호를 만드는 인터페이스 제어기(Interface Contro -ller)(103);
ATM 망에서 PDH 망의 고정 비트 레이트(CBR) 특성을 갖는 PCM 전송 데이터를 서비스하기위한 AAL1-SAR (ATM Adaptation Layer type 1 -Segmentation And Reassembly)(104)장치;
셀 버퍼의 역할을 담당하는 셀 다중화기(Cell Multiplexer)(105); 및
셀의 가상 패스 식별자/가상 회선 식별자(Virtual Path Idetifier/Virtual Channel Identifier :VPI/VCI)에 따라서 경로 테이블을 관리하는 라우터(Router)(106)를 포함하여 이루어지는 것을 특징으로 한다.
일반적으로 사설 구내 교환기(Private Automatic Branch eXchange :PABX)를 사용하여 T1 또는 E1 전송 서비스를 받고 있는 PDH 망의 가입자들은 ATM망과 접속하여 서비스를 지원받을 수 있다. 그러나 PDH 망과 ATM 망사이에는 서로 다른 인터페이스를 사용하기 때문에 반드시 인터페이스의 정합 기능을 수행하는 인터페이스 모듈을 요구하게된다.
본 발명은 상기와 같은 T1/E1의 전송 서비스를 받고 있는 PDH 망 가입자가 ATM 망을 이용하여 서비스를 지원 받기 위한 인터페이스 모듈에 관한 것이다.
이하 도 1과 도 2를 참조하여 본 발명에 대해 상세히 설명하기로 한다. PDH망에서 ATM망으로의 전송과정을 설명한다. 먼저 PDH 망을 사용하는 가입자가 전송 선로를 통하여 데이터를 입력받게 되면 LIU(10)에서는 선로상의 양극성 신호(Bipolar signal)를 인터페이스 모듈에서 사용하기 위한 단극성 신호(Unipolar signal)로 변환한 후 프레이머(102)로 입력시킨다. 만약 전송로 상의 데이터 신호가 1.544 Mbps의 T1 신호 또는 2.048 Mbps의 E1 신호이면 프레이머를 바로 통과(bypass)하여, ATM 적응 계층 형태 1의 서비스를 지원하는 AAL1-SAR 블럭(104)으로 전송되고, 만약 데이터 신호가 64 kbps 타임 슬롯화 T1 채널 또는 E1 채널 데이터이면 프레이머(102)에서 신호 정보를 제거한 후 데이터 신호를 모아서 AAL1-SAR 블럭(104)으로 전송하게 된다. 이때 인터페이스 제어기(103)는 입력되는 데이터의 특성에 따라서 인터페이스 제어 신호를 생성하게된다.
예를들어, 데이터 신호가 T1 또는 E1 신호인 경우는 데이터와 클럭 신호만을 생성하여 AAL-SAR(104)측으로 전송하고, 64 kbps 타임 슬롯화 T1 채널에 대해서는 부 프레임 동기신호(subframe synchronization signal), 슈퍼 프레임 동기 신호(superframe synchronization signal), 신호 정보 비트(signalling information bits)들을 생성하고, 64 kbps 타임슬롯화 E1 채널의 경우는 프레임 할당 워드 동기(Frame Alignment Word synchronization :FAW) 신호, 신호 채널 정보(signalling channel information)들을 생성하여 AAL1-SAR(104)로 전달하게된다.
AAL1-SAR 블럭(104)은 PDH 비트 스트림 데이터를 48 byte의 고정 길이를 가지는 ATM 셀 스트림 형태로 변환하여 다음 셀 다중화기(Cell Multiplexer)(105)로 전송하게 된다. 상기 셀 다중화기는 망 상에서 발생하는 혼잡 현상(Congestion)에 따라서 셀의 underrun 또는 overrun 발생시에 버퍼가 가지고 있는 용량 이하로 제어하기 위하여 사용하는 일종의 셀 버퍼로 일차적으로 셀 헤더를 1차 가공하여 라우터(106)로 전송하게 된다.
상기 라우터는 경로에 따르는 VPI/VCI 값을 저장한 경로 제어 테이블을 가지고 있다. 상기 라우터에서는 링크에 따른 VPI/VCI를 셀 헤더에 입력하고, 셀이 SSU(STARacer Switching Unit)에서 거쳐야 하는 경로를 미리 결정하는 라우팅 테그를 셀에 붙여 전송한다.
ATM망에서 PDH 망으로 전송되는 과정은 상기의 과정을 역으로 수행하여 얻을 수 있다. SSU에서 VPI/VCI에 맞는 셀이 입력되면 라우터에서는 어느 출력 포트로 갈것인가를 결정하여 다음 셀 다중화기(105)로 전송하고, 상기 셀 다중화기는 셀 버퍼의 역할을 수행하고, 셀 헤더를 제거한 후 AAL1-SAR 블럭(104)으로 전송하면, 상기 AAL1-SAR는 다시 셀 스트림을 비트 스트림으로 변환하여 프레이머(102)로 전송한다. 이때 인터페이스 제어기(103)는 AAL1-SAR(104)에서 전송되는 신호의 특성에 맞게 인터페이스 제어 신호를 생성하여 프레이머(102)로 보낸다. 다시 상기 프레이머에서는 상기 AAL1-SAR에서 수신한 신호를 T1 또는 E1 프레임으로 구성하거나, T1 채널화 데이터, E1 채널화 데이터로 분리하여 LIU(101)측으로 전송하고, 상기 LIU에서는 전송 선로를 통하여 각 PDH 가입자에게 전송하게 된다.
여기서, PDH망의 클럭 정보가 ATM망을 거쳐서 공중 PDH 망으로 전송되기 위하여 동기 잔류 동기 스탬프(Synchronous Residual Timing Stamp :SRTS) 기능이 AAL1-SAR 블럭(104)안에 들어가 있으며, SRTS 4-비트 부호를 클럭 정보로 변환하여 주는 클럭 제어기(112)가 전송측에 공급되는 클럭을 제어한다.
보드 타입은 인터페이스 모듈내에서 딥 스위치(Switch)를 이용하여 자동으로 하드웨어 모듈 형태 셋팅을 할 수 있는데, 이 스위치들은 인터페이스 제어기(103)를 제어하게 되는데 프레이머(102)와 AAL1-SAR(104) 디바이스 사이의 인터페이스 제어 신호를 각 서비스 별로 제어하게 된다.
상기한 바와 같이 본 발명에 의한 PDH 망과 ATM 망사이의 인터페이스 모듈은 하나의 인터페이스 모듈을 이용하여 PDH 망의 4가지의 서비스 형태를 지원할 수 있다. 따라서 사용자는 사용하는 PDH 인터페이스에 따라 인터페이스 모듈을 구입할 필요가 없이 하나의 인터페이스 모듈을 이용하여 T1/E1, T1 채널화, E1 채널화 서비스를 지원할 수 있고, 서비스 형태에 따라서 8 포트 까지 운용이 가능하다.

Claims (4)

  1. SPU(STARacer Processing Unit)와 상호 동작을 하는 CPU 모듈(100);
    각 입/출력 디바이스에 따른 주소 영역(Address region)과 데이터 영역(data region)에 따라서 상기 CPU 모듈과 인터페이스 역할을 담당하는 주소/데이터 복호화기(Address/data Decoder)(107);
    8 비트, 16 비트 및 32 비트의 데이터 버스 형태에 따라서 각 입/출력 디바이스와 인터페이스 역할을 하는 버스 제어기(Bus Controller)(108);
    준비 사이클의 입/출력 디바이스에 입터럽트 우선순위(Interrupt Priority)를 주어 상기 CPU 모듈로 전송되는 인터럽트를 제어하기 위한 인터럽트 제어기(Interrupt Controller)(109);
    시스템내에서 프로세스간 통신(Inter-Process Communication:IPC)을 지원하는 Ethernet 제어기(110);
    상기 CPU 모듈과 상기 Ethernet 제어기 사이의 버스 사용권한을 제어하기 위한 버스 중재기 (Bus Arbitrator)(111);
    PDH망과 ATM 망 사이의 인터페이스 역할을 하는 회선 인터페이스 장치(Line Interface Unit: LIU)(101);
    PDH 망상의 다수의 T1/E1 채널화된 데이터를 수신하여 프레이밍화 하는 프레이머(Framer)(102);
    인터페이스제어 신호를 만드는 인터페이스 제어기(Interface Contro -ller)(103);
    ATM 망에서 PDH 망의 고정 비트 레이트(CBR) 특성을 갖는 PCM 전송 데이터를 서비스하기위한 AAL1-SAR (ATM Adaptation Layer type 1 -Segmentation And Reassembly)(104)장치;
    셀 버퍼의 역할을 담당하는 셀 다중화기(Cell Multiplexer)(105); 및
    셀의 가상 패스 식별자/가상 회선 식별자(Virtual Path Idetifier/Virtual Channel Identifier :VPI/VCI)에 따라서 경로 테이블을 관리하는 라우터(Router)(106)를 포함하여 이루어지는 것을 특징으로 하는, PDH망과 ATM망 사이의 인터페이스장치.
  2. 제 1 항에 있어서, T1 또는 E1 신호의 경우는 데이터와 클럭 신호만을 생성하고;
    64 kbps 타임 슬롯 T1 채널화 신호는 부 프레임 동기신호(subframe synchronization signal), 슈퍼 프레임 동기 신호(superframe synchronization signal), 신호 정보 비트(signalling information bits)들을 생성하고;
    64 kbps 타임 슬롯 E1 채널화 신호는 프레임 할당 워드 동기(Frame Alignment Word synchronization) 신호, 신호 채널 정보(signalling channel information)들을 생성하여 PDH 망과 비동기 전송 모드망을 접속하는 인터페이스 모듈에서 1 차군 속도 데이터를 복합 수용하는 것이 특징인, PDH망과 ATM망 사이의 인터페이스장치.
  3. 제 1 항에 있어서, 인터페이스 장치에 보드 형태 정의 스위치(board type identification switch)를 이용하여 자동적으로 하드웨어 모듈의 형태를 설정하여, 상기 프레이머와 상기 AAL1-SAR 디바이스사이에 인터페이스 신호들을 생성하여, 1차군 전송 속도(T1/E1) 데이터를 복합 수용하는 것이 특징인, PDH 망과 ATM망 사이의 인터페이스장치.
  4. 제 1 항에 있어서, 상기 AAL1-SAR 디바이스를 이용하여 각 서비스 별로 최대 8 포트까지 이용할 수 있는 1차군 전송 속도 (T1/E1) 데이터를 복합 수용하는 것이 특징인, PDH 망과 ATM망 사이의 인터페이스장치.
KR1019970035056A 1997-07-25 1997-07-25 피디에이취망과 에이티엠망 사이의 인터페이스 장치 KR100251779B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970035056A KR100251779B1 (ko) 1997-07-25 1997-07-25 피디에이취망과 에이티엠망 사이의 인터페이스 장치
US09/121,903 US6510163B1 (en) 1997-07-25 1998-07-24 Network interface for interfacing PDH network and ATM network
CNB981175937A CN1151638C (zh) 1997-07-25 1998-07-24 使准同步数字体系网络及异步传输方式网络接口的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970035056A KR100251779B1 (ko) 1997-07-25 1997-07-25 피디에이취망과 에이티엠망 사이의 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR19990011810A KR19990011810A (ko) 1999-02-18
KR100251779B1 true KR100251779B1 (ko) 2000-04-15

Family

ID=19515665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970035056A KR100251779B1 (ko) 1997-07-25 1997-07-25 피디에이취망과 에이티엠망 사이의 인터페이스 장치

Country Status (3)

Country Link
US (1) US6510163B1 (ko)
KR (1) KR100251779B1 (ko)
CN (1) CN1151638C (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9828371D0 (en) * 1998-12-22 1999-02-17 Northern Telecom Ltd Communications network
US7310338B1 (en) * 1999-01-08 2007-12-18 Cisco Technology, Inc. Method and apparatus providing multi-service connections within a data communications device
US7058075B1 (en) * 1999-06-15 2006-06-06 Cisco Technology, Inc. Self-configuring interface for communication protocols
US6952826B1 (en) * 1999-10-21 2005-10-04 Sony Corporation Method for implementing a multi-level system model for deterministically handling selected data
KR100713514B1 (ko) * 2001-03-06 2007-05-02 삼성전자주식회사 프로세서간 통신을 사용하는 시스템에서 유토피아 매퍼를이용한 프로세서간 통신장치 및 방법
ITMI20010726A1 (it) * 2001-04-05 2002-10-05 Cit Alcatel Metodo ed apparato per mappare interfacce dati fast ethernet in un singolo contenitore virtuale vc-4 di un payload stm-1/oc-3 trasmesso in u
KR100439236B1 (ko) * 2001-09-17 2004-07-05 엘지전자 주식회사 전송시스템에서 광감시채널 유니트의 채널 할당 및 추출장치
US6721806B2 (en) * 2002-09-05 2004-04-13 International Business Machines Corporation Remote direct memory access enabled network interface controller switchover and switchback support
US7324524B2 (en) * 2002-10-29 2008-01-29 Mindspeed Technologies, Inc. Pseudo synchronous machine
GB2399980A (en) * 2003-03-26 2004-09-29 Zarlink Semiconductor Ltd Packet buffer management
CN100403700C (zh) * 2004-01-05 2008-07-16 华为技术有限公司 异步传输模式反向复用的测试方法及设备
CN100527749C (zh) * 2004-02-21 2009-08-12 华为技术有限公司 一种母线接口及实现母线接口时序自适应的方法
US7577222B2 (en) * 2005-05-17 2009-08-18 Intel Corporation Methods and apparatus with logic to determine a relative change relationship between modem and frame clocks
CN101083657B (zh) * 2007-06-29 2011-02-09 华中科技大学 数控系统实时同步网络控制器
US9300412B2 (en) * 2007-09-11 2016-03-29 The Directv Group, Inc. Method and system for operating a receiving circuit for multiple types of input channel signals
US9756290B2 (en) * 2007-09-11 2017-09-05 The Directv Group, Inc. Method and system for communicating between a local collection facility and a remote facility
US20090070829A1 (en) * 2007-09-11 2009-03-12 The Directv Group, Inc. Receiving circuit module for receiving and encoding channel signals and method for operating the same
US8973058B2 (en) * 2007-09-11 2015-03-03 The Directv Group, Inc. Method and system for monitoring and simultaneously displaying a plurality of signal channels in a communication system
US9313457B2 (en) 2007-09-11 2016-04-12 The Directv Group, Inc. Method and system for monitoring a receiving circuit module and controlling switching to a back-up receiving circuit module at a local collection facility from a remote facility
US8724635B2 (en) * 2007-09-12 2014-05-13 The Directv Group, Inc. Method and system for controlling a back-up network adapter in a local collection facility from a remote facility
US8988986B2 (en) 2007-09-12 2015-03-24 The Directv Group, Inc. Method and system for controlling a back-up multiplexer in a local collection facility from a remote facility
US9037074B2 (en) * 2007-10-30 2015-05-19 The Directv Group, Inc. Method and system for monitoring and controlling a local collection facility from a remote facility through an IP network
US9049354B2 (en) * 2007-10-30 2015-06-02 The Directv Group, Inc. Method and system for monitoring and controlling a back-up receiver in local collection facility from a remote facility using an IP network
US9049037B2 (en) * 2007-10-31 2015-06-02 The Directv Group, Inc. Method and system for monitoring and encoding signals in a local facility and communicating the signals between a local collection facility and a remote facility using an IP network
CN101188823B (zh) * 2007-12-17 2011-06-15 华为技术有限公司 一种下级设备业务的维持方法和设备
CN101188600B (zh) * 2007-12-20 2010-06-23 烽火通信科技股份有限公司 一种实现单比特高速用户线路与High-Way互相转换的系统和方法
EP2073597A1 (en) * 2007-12-21 2009-06-24 Telefonaktiebolaget L M Ericsson (Publ) Technique for providing network access via multiple mobile platforms
CN101674335B (zh) * 2008-09-12 2014-01-08 瑞昱半导体股份有限公司 具有多个传输端口的单一网络接口装置
US9762973B2 (en) * 2008-11-04 2017-09-12 The Directv Group, Inc. Method and system for operating a receiving circuit module to encode a channel signal into multiple encoding formats
CN101819426B (zh) * 2009-02-27 2012-01-11 中国科学院沈阳计算技术研究所有限公司 工业以太网数控系统实时与非实时系统内核数据同步方法
US8503477B2 (en) * 2010-02-11 2013-08-06 NandaKishore Gottumukkala 16E1/T1 media gateway
CN101951322A (zh) * 2010-08-17 2011-01-19 中兴通讯股份有限公司 自适应兼容多种接口信号的方法及装置、网络节点
US9831971B1 (en) 2011-04-05 2017-11-28 The Directv Group, Inc. Method and system for operating a communication system encoded into multiple independently communicated encoding formats
ES2529998T3 (es) * 2011-08-12 2015-02-25 Telefonaktiebolaget Lm Ericsson (Publ) Estación de base, equipo de usuario y métodos del mismo para la asignación de configuración de temporización de control en una red de comunicaciones de múltiples células

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU639088B2 (en) 1990-04-13 1993-07-15 Digital Equipment Corporation Telecommunications network with plesiochronous transfer mode
US5274768A (en) 1991-05-28 1993-12-28 The Trustees Of The University Of Pennsylvania High-performance host interface for ATM networks
FI90297C (fi) 1992-04-02 1994-01-10 Nokia Telecommunications Oy Digitaalisen siirtoverkon verkkoliitäntämenetelmä ja verkkoliitäntä
US5323389A (en) 1992-08-14 1994-06-21 Fore Systems, Inc. ATM cell interface and method for dispatching an ATM cell
DE4315420C1 (de) * 1993-04-16 1994-05-26 Siemens Ag Verfahren zum Umsetzen digitaler Datenströme mit ATM-Zellenstruktur
US5524113A (en) 1993-08-30 1996-06-04 Washington University ATM switch interface
US5619500A (en) 1994-09-01 1997-04-08 Digital Link Corporation ATM network interface
US5450411A (en) 1994-09-02 1995-09-12 At&T Global Information Solutions Company Network interface for multiplexing and demultiplexing isochronous and bursty data streams in ATM networks
US5483527A (en) 1994-12-21 1996-01-09 At&T Corp. Terminal adapter for interfacing an ATM network with a STM network
US5577039A (en) * 1995-06-07 1996-11-19 Samsung Electronics, Inc. System and method of signal transmission within a plesiochronous digital hierarchy unit using ATM adaptation layers
US5606559A (en) 1995-08-11 1997-02-25 International Business Machines Corporation System and method for an efficient ATM adapter/device driver interface
US5771350A (en) 1996-04-09 1998-06-23 Electronics And Telecommunications Research Institute Asynchronous transfer mode(ATM) network adaptor for the simultaneous processing of the multi-channel traffic
JPH1065681A (ja) * 1996-08-19 1998-03-06 Hitachi Ltd 多重化装置
IT1289816B1 (it) * 1996-12-30 1998-10-16 Sip Dispositivo di interfacciamento per reti di tipo atm

Also Published As

Publication number Publication date
US6510163B1 (en) 2003-01-21
CN1213922A (zh) 1999-04-14
KR19990011810A (ko) 1999-02-18
CN1151638C (zh) 2004-05-26

Similar Documents

Publication Publication Date Title
KR100251779B1 (ko) 피디에이취망과 에이티엠망 사이의 인터페이스 장치
US6885664B2 (en) Distributed switching system and method with time-based routing
US6002692A (en) Line interface unit for adapting broad bandwidth network to lower bandwidth network fabric
US6330236B1 (en) Packet switching method with time-based routing
US6760328B1 (en) Scheduling with different time intervals
US5103447A (en) High-speed ring LAN system
KR100272386B1 (ko) 광대역 통신 회로망에서의 전기통신 호출경로 설정
JPH04225649A (ja) パケット交換システム
JP2012513136A (ja) 時分割多重信号を交換するために分割および再組み立て(sar)機能を用いるスケーラブルなネットワーク要素
US6804229B2 (en) Multiple node network architecture
US6373837B1 (en) System for transmitting data between circuit boards in a housing
JP2001060952A (ja) ジッタも遅延も引き起こさずに保守セルに対処するトラヒック・シェーパ
JPH11136245A (ja) Atmセル多重装置
US6788703B2 (en) DS0 on ATM, mapping and handling
KR20010039703A (ko) 회로 및 패킷 데이터 전송을 통합하는 통신 채널 동기식마이크로-셀 시스템
US6778538B2 (en) Virtual junctors
Cisco Configuring Port Adapter Module Interfaces
JPS6365737A (ja) 分散パケット交換システム
Cisco Configuring Circuit Emulation Services
US7042845B1 (en) System and method for time division multiplexed switching of data using a high-speed packet switch
KR20040052921A (ko) 분산 트래픽 제어를 위한 클록 동기화 장치
KR100198942B1 (ko) 종합정보통신망교환기용 프레임 릴레이 교환장치
Lindgren et al. Fast Connection Establishment in the DTM Gigabit Network.
KR100252500B1 (ko) Atm 교환기의 프레임 릴레이 가입자 보드에 있어서 버스 중재회로
KR100252499B1 (ko) Atm 교환기의 프레임 릴레이 가입자 보드에 있어서 버스 사이즈 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee