KR100251724B1 - 다수 랙을 가지는 시스템에서 상태정보 수집장치 및 방법 - Google Patents

Abstract

본 발명은 자신의 랙 코드와 슬롯 코드의 부여에 의해 상태정보를 다중화 하여 출력하는 적어도 하나의 유니트와, 자신의 랙 코드 부여에 의해 각 유니트의 출력 신호를 초기 다중화 신호 또는 이전 랙으로부터 제공되는 다중화 신호와 재 다중화 하여 출력하는 패칭부로 상기 랙을 구성하고, 구성을 가지는 적어도 두 개의 랙 간을 트랜지스터-트랜지스터 논리 및 상보형 모스 레벨의 신호 전달이 가능하도록 씨리얼하게 연결함을 특징으로 하는 다수 랙을 가지는 시스템에서 상태정보 수집장치.

Description

다수 랙을 가지는 시스템에서 상태정보 수집장치 및 방법

본 발명은 다수의 랙(RACK)을 가지는 전자 또는 통신시스템에 관한 것으로, 특히 다수의 상태정보를 수집하는 방법에 관한 것이다.

통상적으로 전자 또는 통신시스템은 마이크로-프로세서(micro-processor)가 내장된 감시제어 유니트를 통해 다수의 기능 유니트로부터 상태 정보들을 데이터 버스 또는 핀-투-핀(pin-to-pin) 형태로 수집한 후 상기 수집한 상태 정보들을 분석하고 필요한 제어행위를 실행하는 구조로 되어 있다.

현재 전자 또는 통신시스템의 추세는 점차 기능이 다양해지고 다수의 랙(RACK)으로 구성되는 등 인터페이스 신호들의 증가로 인해 유니트 내에서 검출되는 상태 정보들을 데이터 버스 및 핀-투-핀 접속 방식으로는 수용하기에는 한계 상태에 직면하게 되었다. 또한 다수의 랙(RACK)으로 구성되는 시스템은 랙간 인터페이스시 원거리 전송을 위한 별도의 라인-드라이버(line-driver) 까지 사용하여야 한다.

상기와 같은 문제점을 가지고 있는 종래 상태정보 수집방법에 따른 동작을 도 1, 도 2 및 도 3을 참조하여 설명하면 다음과 같다.

먼저, 상기 도 1은 종래 핀-투-핀 방식을 사용하여 랙2,3,4(110,120,130)에서 발생하는 다수의 상태정보를 수집하는 형태의 시스템 구성을 가진다. 상기 도 1의 구성을 가지는 시스템에서 상태정보를 처리하는 방법은 가장 단순하지만 랙 간 인터페이스 신호가 많아 케이블링(cabling)이 복잡하고, 노이즈(noise) 발생 요소가 많아 시스템의 안정성에 문제가 있다. 또 다른 문제로 입접 랙이 아닌, 즉 랙4(130)-랙2(110), 랙3(120)-랙1(100) 간에는 트랜지스터-트랜지스터 논리(TTL: Transister-Transister Logic) 및 상보형 모스(CMOS) 레벨(level)로 신호를 전달하기 어려워 별도의 원거리용 라인 여진기(line driver) 및 수신기(receiver)를 추가해야 한다.

다음으로 상기 도 2는 핀-투-핀 방식을 사용하는 상기 도 1의 구성에서 랙 간의 인터페이스 신호의 개수를 줄이는 방식으로 개선한 형태이다. 상기 도 2의 구성을 가지는 시스템에서는 공통 클럭(CLOCK)과 프레임 펄스(FRAME PULSE)를 각 랙(200∼230)에서 동시에 공급받아 상태정보를 시분할 방식으로 다중화하여 수집하는 방식을 사용한다. 상기와 같은 방식을 사용하는 상기 도 2와 같이 시스템을 구성하면 랙 간 인터페이스 신호를 줄일 수 있어 상기한 도 1의 구성을 가지는 시스템에서 발생하였던 문제를 일부 해결할 수 있다. 하지만 상기 도 1의 구성을 가지는 시스템에서 별도의 장치를 더 구비하여야 하는 또 다른 문제점은 상기 도 2의 구성을 가지는 시스템에서도 극복할 수 없었다.

또한 상기 도 1 또는 상기 도 2에 도시된 바와 같이 시스템을 구성하는 경우 랙1(100 또는 200)은 나머지 랙(110,120,130 또는 210,220,230)에 일대일 대응할 수 있는 수 만큼의 인터페이스 신호 접속부를 가져야 함에 따라 구조가 복잡해질 뿐만 아니라 각 랙을 동일한 내부 구조로 구성할 수 없다.

도 3은 도 2의 구성을 가지는 시스템에서 발생하는 상태정보 신호를의 파형을 나타낸 도면이다. 상기 도 3에서도 볼 수 있듯이 동일한 프레임 펄스와 클럭에 의해 각 랙(210,220,230)으로부터 랙1(100)으로 상태정보가 인가됨을 알 수 있다.

따라서 상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 랙 간 인터페이스 신호를 최소화하여 시스템의 구성을 단순화하고 노이즈 발생 요인의 감소로 안정된 시스템을 구현하는 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 원거리 전송을 위한 별도의 부가 장치를 구비하지 않고 정보의 전송이 가능한 시스템을 구현하는 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 랙 간 인터페이스 신호 접속부의 구조가 간단하고 동일한 구조를 가짐에 따라 모든 랙이 동일한 구조를 가지는 시스템을 구현하는 장치 및 방법을 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명은 자신의 랙 코드와 슬롯 코드의 부여에 의해 상태정보를 다중화 하여 출력하는 적어도 하나의 유니트와, 자신의 랙 코드 부여에 의해 각 유니트의 출력 신호를 초기 다중화 신호 또는 이전 랙으로부터 제공되는 다중화 신호와 재 다중화 하여 출력하는 패칭부로 상기 랙을 구성하고, 구성을 가지는 적어도 두 개의 랙 간을 트랜지스터-트랜지스터 논리 및 상보형 모스 레벨의 신호 전달이 가능하도록 씨리얼하게 연결한 다수 랙을 가지는 시스템에서 상태정보 수집장치를 구현하였다.

도 1은 종래 핀-투-핀 형태의 상태정보 수집방법을 사용하는 시스템의 구성도.

도 2는 종래 하나의 라인으로 먹스된 형태의 상태정보 수집방법을 사용하는 시스템의 구성도.

도 3은 도 2의 구성에서 발생하는 상태정보 신호를의 파형도.

도 4는 본 발명의 일 실시 예에 따른 상태정보 수집방법을 사용하는 시스템의 구성도.

도 5는 도 4의 구성에서 발생하는 상태정보 신호들의 파형도.

이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

본 발명의 일 실시 예에 따른 상태정보 수집방법을 사용하는 시스템은 도 4에 도시한 바와 같이 각 랙(400∼430)을 씨리얼(serial)하게 연결한 구성을 가진다. 상기 도 4에 도시된 랙의 구성은 설명의 편의상 4개의 랙 만을 나타내었으며, 각 랙 내의 다수의 유니트(unit)는 각 랙의 구성을 설명하기 위한 편의상 4개의 유니트만을 나타내었다. 또한 각 유니트 내의 다수의 신호는 구성 설명의 편의상 4개의 신호만을 나타내었다. 상기 도 4에서 한정한 각 요소들은 확장이 가능하다. 한편 각 랙의 모든 유니트와 패칭부(Patching Block)에는 동기된 클럭과 프레임 펄스가 동일하게 공급하며, 랙 간 인터페이스 신호의 레벨은 TTL 또는 CMOS 레벨이다.

상기 도 4를 참조하여 각 랙(400∼430)의 구성을 설명하면,

또한 상기 도 4에 나타낸 각 랙(400∼430)의 구성을 설명함에 있어 각 랙(400∼430)의 구성은 모두 동일한 구성을 가지므로 하나의 랙(430) 구성에 대해서만 설명하도록 한다.

각 유니트(431∼434)는 고유의 랙 코드(RACK ID)와 유니트 코드(UNIT ID)에 따라 자신의 타임 슬롯(time slot)에 상태정보를 다중화한다. 패칭부(Patching Block)(435)는 초기 TTL 및 CMOS 레벨의 다중화 신호(a)에 동기를 이루어 상기 각 유니트(431∼434)에서 다중화된 신호를 재 다중화하여 다음 랙으로 전송한다. 상기 예를 들어 설명한 랙(430)이 아닌 다른 랙(420∼400)의 패칭부(425,415,405)는 초기 TTL 및 CMOS 레벨의 다중화 신호가 아닌 이전 랙에서 전달되는 TTL 및 CMOS 레벨의 다중화 신호에 자신의 랙 내에서 다중화된 신호를 재 다중화한다.

도 5는 도 4의 각 구성에서 발생하는 상태정보 신호들의 파형을 도시한 도면이다.

이하 상기한 구성을 참조하여 본 발명의 바람직한 일 실시 예를 상세히 설명하면 다음과 같다.

각 랙(400∼430)을 구성하는 모든 유니트들은 동기된 마스터 클럭(MASTER CLOCK)과 기준 프레임 펄스를 공급받고 있으며, 하나의 프레임 내에는 상기 모든 유니트에 의해 다중화된 총 신호수 만큼의 타임 슬롯이 할당되어 있다. 즉, 상기 다중화된 총 신호수는 각 랙을 구성하는 모든 유니트의 개수에 의해 결정된다. 따라서 본 발명에서는 네 개의 랙에 각각 네 개의 유니트를 가지는 구조를 예를 들어 설명함에 따라 다중화된 총 신호수는 16개가 되며, 상기 기준 프레임 펄스의 한 주기 동안에 16개의 마스터 클럭이 존재하게 된다. 상기 16개의 마스터 클럭에 의해 상기 모든 유니트들에 타임 슬롯이 할당된다. 상기 유니트들은 할당된 타임 슬롯에 자신의 상태정보에 따른 신호를 다중화하게 되며, 상기 각각의 랙을 구성하는 유니트들의 다중화된 신호는 해당 패칭부로 제공된다. 상기 패칭부는 해당 타임 슬롯에 다중화되어 유니트들로부터 제공되는 다중화 신호를 재 다중화하여 출력한다.

상기 도 4의 구성을 참조하여 보다 상세히 설명하면, 프레임 펄스의 시작 상태에서 랙(430) 내의 유니트(431)는 랙4(430)에 해당하는 고유 코드(RACK ID)와 자신을 지정하는 슬롯 코드를 부여받아 상태정보 D0를 다중화하여 출력한다. 상기 슬롯 코드는 상기한 마스터 클럭을 사용할 수 있다. 또한 상기 랙(430)을 구성하는 다른 유니트(432∼434)들도 상기 랙4(430)에 해당하는 고유 코드(RACK ID)가 부여되고 자신의 슬롯 코드가 부여되는 순간에 자신의 상태정보 D1∼D3을 다중화하여 출력한다. 상기 각 유니트(431∼434)에서 다중화하여 출력하는 상태정보는 도 5에 나타낸 b와 같다. 상기 도 5에 나타낸 b의 파형을 보면, 상기 각 유니트(431∼434)에 의해 해당 상태정보 D0∼D3이 순차적으로 다중화되어 있음을 알 수 있다. 한편 상기 b의 형태로 다중화된 신호는 패칭부(335)에 구비된 2:1 선택회로부의 제1입력으로 인가되며, 제2입력으로 초기 TTL 및 CMOS 레벨의 다중화 신호가 입력된다. 상기 초기 TTL 및 CMOS 레벨의 다중화 신호는 상기 도 5에 도시된 a와 같이 각 랙을 구성하는 모든 유니트에 대응하여 할당된 타임 슬롯을 가지고 있다. 상기 패칭부(435)에 구비된 컨트롤부로는 상기 랙 코드(RACK ID)가 부여되며, 상기 컨트롤부는 상기 랙 코드가 부여되는 동안 상기 제1입력을 출력으로 선택하기 위한 제어신호를 출력한다. 상기 제어신호는 상기 2:1 선택회로부로 인가되며, 상기 2:1 선택회로부는 상기 제어신호에 의해 제1입력 또는 제2입력을 선택하여 재 다중화한 후 출력한다. 즉, 상기 패칭부(435)는 자신의 랙 코드가 부여되는 동안 각 유니트(431∼434)에 의해 다중화된 신호를 출력하며, 그렇지 않고 자신의 랙 코드가 부여되지 않으면 초기 TTL 및 CMOS 레벨의 다중화 신호인 a를 출력하여 상기 유니트(431∼434)에 의해 다중화된 신호를 재 다중화하여 출력한다. 상기 패칭부(435)에 의해 재 다중화되어 출력되는 신호는 상기 도 5에 나타낸 c의 형태를 가진다.

상기 c 형태를 가지는 TTL 및 CMOS 레벨의 다중화 신호는 다음에 연결된 랙(420)으로 제공된다. 상기 랙(420) 또한 자신의 랙 코드가 부여되는 동안 내부 유니트(421∼424)에서 다중화된 신호를 출력하고 자신의 랙 코드가 부여되지 않는 동안은 이전 랙(430)으로부터 제공되는 다중화 신호를 출력하는 재 다중화 기능을 수행한다. 상기 내부 유니트(421∼424)에서 다중화된 신호는 상기 도 5의 d와 같은 형태를 가지며, 상기 랙(420)의 재 다중화에 의해 출력되는 다중화 신호는 상기 도 5의 e와 같은 형태를 가진다.

한편 다음 랙(410) 또한 자신의 랙 코드가 부여되는 동안 내부의 유니트(411∼414)에서 생성한 다중화 신호(도 5의 f)를 출력하고 그 외의 경우에는 이전 랙(420)으로부터 제공되는 다중화 신호(도 5의 e)를 출력하여 재 다중화를 수행한다. 상기 랙(410)으로부터 출력되는 다중화 신호의 형태는 상기 도 5에 나타낸 g의 형태를 가진다.

도 4에 도시된 구성상으로 마지막 랙(400) 또한 상술한 다른 랙(420,410)과 같이 이전 랙(320)으로부터 입력되는 다중화 신호(도 5의 g)와 내부 유니트(301∼304)로부터 생성한 다중화 신호(도 5의 h)를 재 다중화하여 출력한다. 상기 마지막 랙(400)에 의해 출력되는 다중화 신호는 도 5의 i에 나타낸 바와 같이 16개의 타임 슬롯을 가지며, 각 타임 슬롯에는 각 랙에 내장된 모든 유니트들의 상태정보를 담고 있다.

상술한 바와 같이 각 랙(330∼300)을 구성하는 모든 유니트들은 자신의 타임 슬롯에서만 자신의 상태정보를 다중화하여 출력하며, 그 외의 구간에서는 하이-임피던스(high-impedence) 상태를 유지하므로 데이터의 충돌을 방지할 수 있다.

상기한 바와 같이 본 발명은 첫 번째로 랙 간의 인터페이스 신호를 최소화함에 따라 시스템 구성의 단순화를 꾀할 수 있으며, 노이즈 발생 요인의 감소로 안정된 시스템을 구성할 수 있다. 다시 말해 랙 간 인터페이스 신호의 증가는 각 시스템의 메인 보드상의 신호를 증가하게 하고 상기 신호 증가에 따른 다수의 신호는 서로에게 간섭 현상을 일으켜 신호의 왜곡이 발생할 수 있다. 상기한 인터페이스 신호의 최소화는 상술한 장애 요소를 방지하여 안정된 시스템 구성에 기여한다.

두 번째로 원거리 전송을 위한 별도의 구성이 필요 없어 항상 TTL 및 CMOS 레벨로 전송이 가능하다. 다시 말해 다수의 랙에서 상태정보를 수집할 경우 인접 랙(TTL 및 CMOS 레벨 신호로 전송이 가능한 거리)을 제외한 랙 간의 인터페이스에는 원거리 전송용 장치(예로 RS232C, RS422, RS485 등)가 필요하다. 하지만 본 발명에 따른 구성은 인접 랙으로 패싱(passing) 시켜 재 다중화하는 형태이므로 별도의 원거리 전송용 장치 없이 TTL 및 CMOS 레벨로 전송이 가능하다.

세 번째로 랙 간 인터페이스 케이블 접속부의 구조가 간단하여 동일한 구조의 랙 형태 구성이 가능하다. 다시 말해 이전 랙으로부터 전달받은 다중화 신호를 재 다중화하여 다음 랙으로 전달하는 1:1 패싱 형태의 케이블 접속 구성이므로 동일 기능의 랙이 다수 있을 경우 케이블 접속부만을 위해 메인 보드가 달라지는 문제를 방지할 수 있다. 또한 동일 형태의 접속 구성이므로 메인 보드의 통일성을 가져와 원가 절감의 효과를 기대할 수 있다.

Claims (4)

1. 적어도 두 개의 랙을 가지는 전자 또는 통신시스템에서 다수의 상태정보를 수집하는 장치에 있어서,

   자신의 랙 코드와 슬롯 코드의 부여에 의해 상태정보를 다중화 하여 출력하는 적어도 하나의 유니트와, 상기 자신의 랙 코드 부여에 의해 상기 각 유니트의 출력 신호를 초기 다중화 신호 또는 이전 랙으로부터 제공되는 다중화 신호와 재 다중화 하여 출력하는 패칭부로 상기 랙을 구성하고, 상기 구성을 가지는 적어도 두 개의 랙 간을 트랜지스터-트랜지스터 논리 및 상보형 모스 레벨의 신호 전달이 가능하도록 씨리얼하게 연결함을 특징으로 하는 다수 랙을 가지는 시스템에서 상태정보 수집장치.
2. 제1항에 있어서, 상기 다중화를 위한 타임 슬롯은 상기 적어도 두 개의 랙을 구성하는 유니트의 총 개수에 대응하여 할당함을 특징으로 하는 다수 랙을 가지는 시스템에서 상태정보 수집장치.
3. 적어도 두 개의 랙 간을 트랜지스터-트랜지스터 논리 및 상보형 모스 레벨의 신호 전달이 가능하도록 씨리얼하게 연결한 구성을 가지는 전자 또는 통신시스템의 다수 상태정보 수집방법에 있어서,

   자신의 랙 코드와 슬롯 코드의 부여에 의한 할당 타임 슬롯에 상태정보를 다중화 하여 다중화 신호를 출력하는 과정과,

   상기 자신의 랙 코드 부여에 의한 할당 타임 슬롯에 초기 다중화 신호 또는 이전 랙으로부터 제공되는 다중화 신호와 상기 과정에서 출력하는 다중화 신호를 재 다중화 하는 과정과,

   상기 재 다중화에 의한 다중화 신호를 상기 트랜지스터-트랜지스터 논리 및 상보형 모스 레벨의 신호로 상기 씨리얼 하게 연결된 다음 랙으로 전송하는 과정으로 이루어짐을 특징으로 하는 다수 랙을 가지는 시스템에서 상태정보 수집방법.
4. 제3항에 있어서, 다중화를 위한 상기 타임 슬롯은 상기 적어도 두 개의 랙을 구성하는 유니트의 총 개수에 대응하여 할당함을 특징으로 하는 다수 랙을 가지는 시스템에서 상태정보 수집방법.

Images