KR100251109B1 - Thin film actuated mirror array and manufacturing method of the same - Google Patents

Thin film actuated mirror array and manufacturing method of the same Download PDF

Info

Publication number
KR100251109B1
KR100251109B1 KR1019970022355A KR19970022355A KR100251109B1 KR 100251109 B1 KR100251109 B1 KR 100251109B1 KR 1019970022355 A KR1019970022355 A KR 1019970022355A KR 19970022355 A KR19970022355 A KR 19970022355A KR 100251109 B1 KR100251109 B1 KR 100251109B1
Authority
KR
South Korea
Prior art keywords
active matrix
layer
flat plate
thin film
lower electrode
Prior art date
Application number
KR1019970022355A
Other languages
Korean (ko)
Other versions
KR19980086099A (en
Inventor
김홍성
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970022355A priority Critical patent/KR100251109B1/en
Publication of KR19980086099A publication Critical patent/KR19980086099A/en
Application granted granted Critical
Publication of KR100251109B1 publication Critical patent/KR100251109B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00Optical: systems and elements
    • Y10S359/904Micromirror

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

PURPOSE: A thin-film micromirror array-actuated(TMA) and a manufacturing method thereof are provided to adhere an AMA element-formed active matrix in the upper potion of a flat plate, thereby correcting the bow of an active matrix. CONSTITUTION: A flat plate(230) with plural holes(240) and protrusions(235) is adhered to the back of an active matrix with a bow by using an epoxy. A pump extracts an air through the plurality of holes(240) formed in the surface of the flat plate(230) for about 1 hour. A lamp heats the flat plate(230) in the temperature of 60 to 80 deg.C to accelerate the curing of the epoxy. The plural protrusions(235) maintains the gap between the back of the active matrix and the flat plate(230) so that the air is easily extracted through the plural holes(240) of the flat plate(230). Therefore, the AMA element-formed active matrix is evenly adhered to the upper of the flat plate and the bow of the active matrix is corrected.

Description

박막형 광로 조절 장치 및 그 제조 방법Thin film type optical path control device and its manufacturing method

본 발명은 AMA(Actuated Mirror Array)를 이용한 박막형 광로 조절 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 액티브 매트릭스의 보우(bow)를 보정하여 균일한 화상을 구현할 수 있는 박막형 광로 조절 장치 및 그 제조 방법에 관한 것이다.The present invention relates to a thin film type optical path control device using AMA (Actuated Mirror Array) and a method of manufacturing the same, and more particularly, to a thin film type optical path control device that can realize a uniform image by correcting the bow (bow) of the active matrix and It relates to a manufacturing method.

광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로 조절 장치 또는 공간적 광 변조기(spatial light modulator)는 광통신, 화상 처리, 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 통상적으로 이러한 장치들은 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.Optical path control devices or spatial light modulators for projecting optical energy onto a screen may be applied to various fields such as optical communication, image processing, and information display devices. Typically, such devices are classified into a direct-view image display device and a projection-type image display device according to a method of displaying optical energy on a screen.

직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), 디포머블 미러 어레이(Deformable Mirror Device : DMD) 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광 변조기(reflective spatial light modulators)로 분류될 수 있다.An example of a direct-view image display device is a CRT (Cathode Ray Tube). The CRT device is called a CRT, which has excellent image quality but increases in weight and volume as the screen is enlarged, leading to an increase in manufacturing cost. There is. Examples of the projection image display apparatus include a liquid crystal display (LCD), a deformable mirror device (DMD), and an AMA. Such projection image display devices can be further divided into two groups according to their optical characteristics. That is, devices such as LCDs can be classified as transmissive spatial light modulators, while DMD and AMA can be classified as reflective spatial light modulators.

LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1 내지 2 % 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.Transmission optical modulators, such as LCDs, have a very simple optical structure, which makes them thinner, lighter in weight, and smaller in volume. However, due to the polarity of the light, the light efficiency is low, there is a problem inherent in the liquid crystal material, for example, there is a disadvantage that the response speed is slow and the inside is easy to overheat. In addition, the maximum light efficiency of existing transmission light modulators is limited to a range of 1-2%, requiring dark room conditions to provide acceptable display quality. Therefore, optical modulators such as DMD and AMA have been developed to solve the above problems.

DMD는 5% 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 콘트라스트(contrast)가 향상되어 밝고 선명한 화상을 얻을 수 있다.Although DMD shows a relatively good light efficiency of about 5%, the hinge structure employed in the DMD not only causes serious fatigue problems, but also requires a very complicated and expensive driving circuit. In the AMA, each of the mirrors installed therein reflects light incident from the light source at a predetermined angle, and the reflected light is projected on the screen through an aperture such as a slit or a pinhole. It is a device that can adjust the speed of light to form an image. Therefore, its structure and operation principle are simple, and high light efficiency (more than 10% light efficiency) can be obtained compared to LCD or DMD. In addition, contrast can be improved to obtain a bright and clear image.

AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다. 상기 각각의 거울들을 구동하는 액츄에이터로서 PZT(Pb(Zr, Ti)O3), 또는 PLZT((Pb, La)(Zr, Ti)O3) 등의 압전 물질이 이용된다. 또한, PMN(Pb(Mg, Nb)O3) 등의 전왜 물질로서 상기 액츄에이터를 구성할 수도 있다.Each actuator of the AMA generates a deformation in accordance with the electric field generated by the applied electric picture signal and the bias signal. As the actuator deforms, each of the mirrors mounted thereon is tilted. Accordingly, the inclined mirrors reflect light incident from the light source at a predetermined angle to form an image on the screen. Piezoelectric materials such as PZT (Pb (Zr, Ti) O 3 ), or PLZT ((Pb, La) (Zr, Ti) O 3 ) are used as actuators for driving the respective mirrors. The actuator may also be configured as a warping material such as PMN (Pb (Mg, Nb) O 3 ).

이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉 방법을 사용하여 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.These AMA devices are largely divided into bulk type and thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 to Gregory Um et al. The bulk optical path control device is made by thinly cutting a multilayer ceramic to mount a ceramic wafer having a metal electrode therein into an active matrix in which a transistor is built, and then processing it using a sawing method and installing a mirror on the top. . However, the bulk optical path control device requires very high precision in design and manufacturing, and has a disadvantage in that the response of the strained layer is slow.

이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일 대한민국 특허청에 특허 출원한 특허 출원 제96-42197호(발명의 명칭: 멤브레인의 스트레스를 조절할 수 있는 박막형 광로 조절 장치의 제조 방법)에 개시되어 있다.Accordingly, a thin film type optical path control apparatus that can be manufactured using a semiconductor manufacturing process has been developed. The thin film type optical path control device is disclosed in Korean Patent Application No. 96-42197 (name of the invention: a method of manufacturing a thin film type optical path control device that can control the stress of the membrane) filed by the applicant of the Korean Patent Office on September 24, 1996. It is.

도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 단면도를 도시한 것이다.Figure 1 shows a cross-sectional view of the thin film type optical path control device described in the preceding application.

도 1을 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(1) 및 액츄에이터(60)를 포함한다. 그 내부에 M×N(M, N은 정수) 개의 모스(metal oxide semiconductor : MOS) 트랜지스터가 내장되고 일측 표면에 드레인 패드(5)가 형성된 액티브 매트릭스(1)는, 상기 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 적층된 보호층(10)과 보호층(10)의 상부에 적층된 식각 방지층(15)을 포함한다.Referring to FIG. 1, the thin film type optical path adjusting device includes an active matrix 1 and an actuator 60. An active matrix 1 having M × N (M, N is an integer) MOS transistors and a drain pad 5 formed on one surface thereof includes the active matrix 1 and The protective layer 10 may be stacked on the drain pad 5, and the etch stop layer 15 may be stacked on the protective layer 10.

상기 액츄에이터(60)는, 상기 식각 방지층(15) 중에서 그 아래에 드레인 패드(5)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(25)을 개재하여 상기 식각 방지층(15)과 평행하도록 적층된 멤브레인(30), 상기 멤브레인(30)의 상부에 적층된 하부 전극(35), 상기 하부 전극(35)의 상부에 적층된 변형층(40), 상기 변형층(40)의 상부에 적층된 상부 전극(45), 상기 변형층(40)의 일측으로부터 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 통하여 상기 드레인 패드(5)까지 수직하게 형성된 비어 홀(50), 및 상기 비어 홀(50) 내에 하부 전극(35)과 드레인 패드(5)가 서로 전기적으로 연결되도록 형성된 비어 컨택(55)을 포함한다.The actuator 60 may be stacked such that one side of the actuator 60 is in contact with a portion of the etch stop layer 15 in which the drain pad 5 is formed, and the other side thereof is parallel to the etch stop layer 15 via the air gap 25. Membrane 30, lower electrode 35 stacked on top of membrane 30, strained layer 40 stacked on top of lower electrode 35, and stacked on top of strained layer 40. Vias formed vertically from the one side of the upper electrode 45 and the strained layer 40 to the drain pad 5 through the lower electrode 35, the membrane 30, the etch stop layer 15, and the protective layer 10. The via 50 includes a via contact 55 formed in the via hole 50 such that the lower electrode 35 and the drain pad 5 are electrically connected to each other.

상기 상부 전극(45)의 일부에는 스트라이프(46)가 형성된다. 상기 스트라이프(46)는 상부 전극(45)을 균일하게 작동시켜 광원으로부터 입사되는 빛의 난반사를 방지한다.A stripe 46 is formed on a portion of the upper electrode 45. The stripe 46 operates the upper electrode 45 uniformly to prevent diffuse reflection of light incident from the light source.

이하, 상기 박막형 광로 조절 장치의 제조 방법을 설명한다.Hereinafter, the manufacturing method of the said thin film type optical path control apparatus is demonstrated.

먼저, n형으로 도핑된 실리콘 웨이퍼로 이루어지며 M×N(M, N은 정수) 개의 P-MOS 트랜지스터가 내장되고 그 일측 상부에 드레인 패드(5)가 형성된 액티브 매트릭스(1) 상에 인 실리케이트 유리(phosphor-silicate glass : PSG)로 구성된 보호층(10)을 형성한다. 상기 보호층(10)은 화학 기상 증착(chemical vapor deposition : CVD) 방법을 이용하여 1.0㎛ 정도의 두께를 갖도록 형성한다. 상기 보호층(10)은 후속 공정으로부터 액티브 매트릭스(1)를 보호한다.First, an silicate is formed on an n-type doped silicon wafer and contains an M x N (M, N is an integer) P-MOS transistor embedded therein and an insilicate on an active matrix 1 having a drain pad 5 formed thereon. A protective layer 10 made of glass (PSG) is formed. The protective layer 10 is formed to have a thickness of about 1.0 μm using a chemical vapor deposition (CVD) method. The protective layer 10 protects the active matrix 1 from subsequent processes.

상기 보호층(10) 상에는 질화물로 이루어진 식각 방지층(15)이 형성된다. 상기 식각 방지층(15)은 저압 화학 기상 증착(low pressure CVD : LPCVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 상기 식각 방지층(15)은 후속하는 식각 공정 동안에 보호층(19) 및 액티브 매트릭스(1)가 식각되는 것을 방지한다.An etch stop layer 15 made of nitride is formed on the protective layer 10. The etch stop layer 15 is formed to have a thickness of about 0.01 to 1.0 탆 using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 15 prevents the protective layer 19 and the active matrix 1 from being etched during the subsequent etching process.

상기 식각 방지층(15) 상에는 희생층(20)이 형성된다. 상기 희생층(20)은 인(P)의 농도가 높은 PSG를 대기압 화학 기상 증착(atmospheric pressure CVD : APCVD) 방법을 이용하여 1.0∼3.0㎛ 정도의 두께를 갖도록 형성한다. 이 경우, 희생층(20)은 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(20)의 표면을 스핀 온 글래스(spin on glass : SOG)를 사용하는 방법 또는 화학 기계적 연마(chemical mechanical polishing : CMP) 방법을 이용하여 평탄화시킨다. 이어서, 상기 희생층(20) 중 그 아래에 드레인 패드(5)가 형성되어 있는 부분을 식각하여 상기 식각 방지층(15)의 일부를 노출시킴으로써 액츄에이터의 지지부를 만든다.The sacrificial layer 20 is formed on the etch stop layer 15. The sacrificial layer 20 is formed such that PSG having a high concentration of phosphorus (P) has a thickness of about 1.0 to 3.0 μm using an atmospheric pressure chemical vapor deposition (APCVD) method. In this case, since the sacrificial layer 20 covers the upper portion of the active matrix 1 in which the transistor is embedded, the surface flatness is very poor. Therefore, the surface of the sacrificial layer 20 is planarized by using spin on glass (SOG) or chemical mechanical polishing (CMP). Subsequently, a portion of the sacrificial layer 20 in which the drain pad 5 is formed is etched to expose a portion of the etch stop layer 15 to form a support part of the actuator.

상기 노출된 식각 방지층(15) 및 희생층(20) 상에는 0.1∼1.0㎛ 정도의 두께를 갖는 멤브레인(30)이 형성된다. 상기 멤브레인(30)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 형성한다. 이때, 저압의 반응 용기 내에서 반응 가스의 비를 변화시키면서 멤브레인(30)을 형성함으로써, 멤브레인(30) 내의 응력(stress)을 조절한다.On the exposed etch stop layer 15 and the sacrificial layer 20, a membrane 30 having a thickness of about 0.1 to 1.0 μm is formed. The membrane 30 forms nitride using low pressure chemical vapor deposition (LPCVD). At this time, by forming the membrane 30 while varying the ratio of the reaction gas in the reaction vessel of low pressure, the stress in the membrane 30 is controlled.

상기 멤브레인(30) 상에는 백금(Pt) 또는 백금-탄탈륨(Pt-Ta) 등의 금속으로 구성된 하부 전극(35)이 형성된다. 상기 하부 전극(35)은 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 이어서, 상기 하부 전극(35)을 식각 종료점을 이용한 반응성 이온 식각 공정을 이용하여 소정의 화소 형상으로 패터닝하여 각 화소들에 독자적인 제1 신호(화상 신호)가 인가되도록 한다(Iso-cutting 공정).The lower electrode 35 made of a metal such as platinum (Pt) or platinum-tantalum (Pt-Ta) is formed on the membrane 30. The lower electrode 35 is formed to have a thickness of about 0.01 to 1.0 µm using a sputtering method. Subsequently, the lower electrode 35 is patterned into a predetermined pixel shape by using a reactive ion etching process using an etching end point so that an independent first signal (image signal) is applied to each pixel (Iso-cutting process).

상기 하부 전극(35) 상에는 PZT로 구성된 변형층(40)이 형성된다. 상기 변형층(40)은 졸-겔(sol-gel)법을 이용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 갖도록 스핀-코팅(spin-coating)한 후, 급속 열처리(rapid thermal annealing : RTA) 방법으로써 상변이시킨다. 상기 변형층(40)은 상부 전극(45)과 하부 전극(35) 사이에 발생하는 전기장에 의하여 변형을 일으킨다.The strain layer 40 formed of PZT is formed on the lower electrode 35. The strained layer 40 is spin-coated to have a thickness of about 0. 1 to 1.0 μm, preferably about 0.4 μm using a sol-gel method. Phase change is achieved by rapid thermal annealing (RTA). The strained layer 40 is deformed by an electric field generated between the upper electrode 45 and the lower electrode 35.

상기 상부 전극(45)은 변형층(40)의 상부에 형성된다. 상기 상부 전극(45)은 알루미늄 또는 백금 등의 전기 전도성 및 반사성이 우수한 금속을 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 상부 전극(45)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호(바이어스 신호)가 인가된다. 또한, 상기 상부 전극(45)은 광원으로부터 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.The upper electrode 45 is formed on the strained layer 40. The upper electrode 45 is formed of a metal having excellent electrical conductivity and reflectivity, such as aluminum or platinum, to have a thickness of about 0.01 to 1.0 탆 using a sputtering method. The second signal (bias signal) is applied to the upper electrode 45 from the outside through a common electrode line (not shown). In addition, the upper electrode 45 also functions as a mirror that reflects light incident from the light source.

계속하여, 상기 변형층(40)의 일측 상부로부터 드레인 패드(5)의 상부까지 변형층(40), 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 순차적으로 식각함으로써 비어 홀(50)을 형성한다. 이어서, 텅스텐, 백금 또는 티타늄 등의 금속을 리프트-오프 방법으로 증착하여 상기 드레인 패드(5)와 하부 전극(35)을 전기적으로 연결시키는 비어 컨택(55)을 형성한다. 따라서, 상기 비어 컨택(55)은 비어 홀(50) 내에서 하부 전극(35)으로부터 드레인 패드(5)의 상부까지 수직하게 형성된다. 그러므로, 외부로부터 인가된 제1 신호(화상 신호)는 액티브 매트릭스(1)에 내장된 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 하부 전극(10)에 인가된다.Subsequently, the strained layer 40, the lower electrode 35, the membrane 30, the etch stop layer 15, and the protective layer 10 are disposed from one upper portion of the strained layer 40 to an upper portion of the drain pad 5. The via holes 50 are formed by sequentially etching. Subsequently, a metal such as tungsten, platinum or titanium is deposited by a lift-off method to form a via contact 55 that electrically connects the drain pad 5 and the lower electrode 35. Therefore, the via contact 55 is formed vertically from the lower electrode 35 to the top of the drain pad 5 in the via hole 50. Therefore, the first signal (image signal) applied from the outside is applied to the lower electrode 10 through the transistor, the drain pad 5 and the via contact 55 built in the active matrix 1.

이어서, 상기 상부 전극(45)을 소정의 화소 형상으로 패터닝한다. 이때, 상기 상부 전극(45)의 일측 상부에 스트라이프(46)가 형성되도록 패터닝한다. 계속해서, 상기 변형층(40) 및 하부 전극(35)을 순차적으로 소정의 화소 형상으로 패터닝한다.Subsequently, the upper electrode 45 is patterned into a predetermined pixel shape. In this case, the stripe 46 is patterned so that the stripe 46 is formed on one side of the upper electrode 45. Subsequently, the strained layer 40 and the lower electrode 35 are sequentially patterned into a predetermined pixel shape.

계속하여, 상기 비어 컨택(55)이 형성된 결과물 전면에 포토레지스트층(도시되지 않음)을 도포하고 이를 패터닝하여 상기 멤브레인(30)을 노출시킨다. 이어서, 상기 포토레지스트층을 식각 마스크로 사용하여 상기 멤브레인(30)을 이방성 식각함으로써 소정의 화소 형상으로 패터닝한다. 계속해서, 상기 포토레지스트층을 식각 마스크로 사용하여 49% 플루오르화 수소(HF) 증기에 의해 상기 희생층(20)을 등방성 식각함으로써 에어 갭(59)을 형성한 후, 헹굼 및 건조 처리를 수행하여 AMA 소자를 완성한다.Subsequently, a photoresist layer (not shown) is applied to the entire surface of the resultant in which the via contact 55 is formed and patterned to expose the membrane 30. Subsequently, the membrane 30 is anisotropically etched using the photoresist layer as an etching mask, thereby patterning a predetermined pixel shape. Subsequently, after forming the air gap 59 by isotropically etching the sacrificial layer 20 by 49% hydrogen fluoride (HF) vapor using the photoresist layer as an etching mask, rinsing and drying are performed. To complete the AMA device.

상술한 박막형 광로 조절 장치에 있어서, 제1 신호는 액티브 매트릭스(1)에 내장된 MOS 트랜지스터로부터 드레인 패드(5)와 비어 컨택(55)을 통하여 신호 전극인 하부 전극(35)에 인가된다. 또한, 상부 전극(45)에는 공통 전극선을 통하여 제2 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극(45)과 하부 전극(35) 사이에 적층되어 있는 변형층(40)이 변형을 일으킨다. 상기 변형층(40)은 전기장에 대하여 직교하는 방향으로 수축하며, 변형층(40)을 포함하는 액츄에이터(60)는 멤브레인(30)이 형성되어 있는 방향의 반대 방향으로 휘어진다. 따라서, 액츄에이터(60) 상부의 상부 전극(45)도 같은 방향으로 경사진다. 광원으로부터 입사되는 빛은 상부 전극(45)에 의해 소정의 각도로 반사된 후, 스크린에 투영되어 화상을 맺는다.In the above-described thin film type optical path adjusting device, the first signal is applied to the lower electrode 35 which is a signal electrode through the drain pad 5 and the via contact 55 from the MOS transistor embedded in the active matrix 1. In addition, a second signal is applied to the upper electrode 45 through the common electrode line to generate an electric field between the upper electrode 45 and the lower electrode 35. Due to this electric field, the strained layer 40 stacked between the upper electrode 45 and the lower electrode 35 causes deformation. The strained layer 40 contracts in a direction perpendicular to the electric field, and the actuator 60 including the strained layer 40 is bent in a direction opposite to the direction in which the membrane 30 is formed. Therefore, the upper electrode 45 on the actuator 60 is also inclined in the same direction. Light incident from the light source is reflected by the upper electrode 45 at a predetermined angle, and then is projected onto the screen to form an image.

그러나, 상술한 박막형 광로 조절 장치에 의하면, AMA 패널이 형성되는 액티브 매트릭스(1)의 양끝이 휘어져서 보우(bow)가 형성되게 된다. 이러한 보우는 액츄에이터 화소에 초기 경사각(tilting angle)이 있는 것과 동일하게 작용하기 때문에, 화면상에서 양끝의 화면 밝기가 다르게 나타나는 문제가 발생한다.However, according to the above-described thin film type optical path adjusting device, bows are formed by bending both ends of the active matrix 1 in which the AMA panel is formed. Since the bow operates in the same way as the initial tilting angle (tilting angle) in the actuator pixel, there arises a problem that the screen brightness at both ends is different on the screen.

따라서, 본 출원인은 상기한 액티브 매트릭스의 보우를 보정할 수 있는 박막형 광로 조절 장치를 개발하였으며, 상기 장치는 1997년 5월 30일 대한민국 특허청에 특허 출원한 특허 출원 제97-21955호(발명의 명칭 : 박막형 광로 조절 장치 및 그 제조 방법)에 개시되어 있다.Accordingly, the present applicant has developed a thin film type optical path control device capable of correcting the bow of the active matrix, which is a patent application No. 97-21955 filed with the Korean Intellectual Property Office on May 30, 1997. : Thin-film optical path control device and its manufacturing method).

도 2는 상기 선행 출원에 기재된 박막형 광로 조절 장치의 단면도를 도시한 것이다.Figure 2 shows a cross-sectional view of the thin film type optical path control device described in the preceding application.

도 2를 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(70)와 상기 액티브 매트릭스(70)의 상부에 형성된 액츄에이터(90)로 이루어진다.Referring to FIG. 2, the thin film type optical path adjusting device includes an active matrix 70 and an actuator 90 formed on the active matrix 70.

n형 실리콘 웨이퍼로 이루어지며 M×N 개의 P-MOS 트랜지스터가 내장된 상기 액티브 매트릭스(70)는 그 상부에 적층된 제1 금속층(72), 상기 제1 금속층의 상부에 적층된 제1 보호층(74), 상기 제1 보호층의 상부에 적층된 제2 금속층(76), 상기 제2 금속층의 상부에 적층된 제2 보호층(78), 그리고 상기 제2 보호층의 상부에 적층된 식각 방지층(80)을 포함한다.The active matrix 70 made of an n-type silicon wafer and containing M × N P-MOS transistors includes a first metal layer 72 stacked on top of it and a first protective layer stacked on top of the first metal layer. 74, a second metal layer 76 stacked on top of the first passivation layer, a second passivation layer 78 stacked on top of the second metal layer, and an etching layer stacked on top of the second passivation layer. The prevention layer 80 is included.

상기 제1 금속층(72)은 제1 신호를 전달하기 위한 드레인 패드를 포함한다. 상기 제2 금속층(76)은 티타늄(Ti)으로 이루어진 제1 층(76a) 및 질화 티타늄(TiN)으로 이루어진 제2 층(76b)을 포함한다.The first metal layer 72 includes a drain pad for transmitting a first signal. The second metal layer 76 includes a first layer 76a made of titanium (Ti) and a second layer 76b made of titanium nitride (TiN).

상기 액츄에이터(90)는 상기 식각 방지층(80) 중 아래에 드레인 패드가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(95)을 개재하여 식각 방지층(80)과 평행하도록 적층된 지지층(82), 지지층(82)의 상부에 적층된 하부 전극(84), 하부 전극(84)의 상부에 적층된 변형층(86), 변형층(86)의 상부에 적층된 상부 전극(88), 그리고 상기 변형층(86)의 일측으로부터 상비 변형층(86), 하부 전극(84), 지지층(82), 식각 방지층(80), 제2 보호층(78), 및 제1 보호층(74)을 통하여 상기 드레인 패드까지 수직하게 형성된 비어 홀(94)의 내부에 형성된 비어 컨택(96)을 포함한다.The actuator 90 has a support layer 82 stacked in parallel with the etch stop layer 80 through one side of the etch stop layer 80, the one side of which is in contact with a portion where the drain pad is formed, and the other side via the air gap 95. Lower electrode 84 stacked on top of support layer 82, strain layer 86 stacked on top of lower electrode 84, upper electrode 88 stacked on top of strain layer 86, and the strain From one side of the layer 86 through the upper strain deformation layer 86, the lower electrode 84, the support layer 82, the etch stop layer 80, the second protective layer 78, and the first protective layer 74 And a via contact 96 formed in the via hole 94 vertically up to the drain pad.

또한, AMA 패널이 형성되어 있는 액티브 매트릭스(70)의 이면에는 금속판(98)이 전도성 접착제(97)에 의해 접착되어 있다. 상기 금속판(98)의 표면에는 도 3에 도시된 바와 같이 다수의 구멍(99)들이 뚫려 있다. 따라서, 진공 척(vacuum chuck)을 사용하여 상기 전도성 접착제(97)가 응고되기 전에 상기 금속판(98)의 구멍(99)들로부터 에어(air)를 뽑아냄으로써, 상기 금속판(98)에 힘을 가하여 AMA 패널이 형성되어 있는 액티브 매트릭스(70)를 평탄하게 접착시킨다. 그 결과, 상기 액티브 매트릭스(70)의 보우가 보정된다.Moreover, the metal plate 98 is adhere | attached by the conductive adhesive 97 on the back surface of the active matrix 70 in which AMA panel is formed. A plurality of holes 99 are drilled in the surface of the metal plate 98 as shown in FIG. 3. Thus, a vacuum chuck is used to extract air from the holes 99 of the metal plate 98 before the conductive adhesive 97 solidifies, thereby applying a force to the metal plate 98. The active matrix 70 on which the AMA panel is formed is adhered flatly. As a result, the bow of the active matrix 70 is corrected.

그러나, 상기한 박막형 광로 조절 장치에 의하면, 액티브 매트릭스와 금속판이 빈틈없이 밀착되어 접착되어 있기 때문에 실질적으로 상기 금속판의 구멍들로부터 에어를 뽑아 내기가 어려워진다.However, according to the above-described thin film type optical path adjusting device, since the active matrix and the metal plate are tightly adhered to each other, it is difficult to substantially extract air from the holes of the metal plate.

따라서, 본 발명은 상술한 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 액티브 매트릭스의 보우를 보정하여 균일한 화상을 구현할 수 있는 박막형 광로 조절 장치 및 그 제조 방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a thin film type optical path control apparatus and a method of manufacturing the same, which can realize a uniform image by correcting a bow of an active matrix.

도 1은 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 단면도이다.1 is a cross-sectional view of a thin film type optical path adjusting device described in the applicant's prior application.

도 2는 본 출원인의 다른 선행 출원에 기재된 박막형 광로 조절 장치의 단면도이다.2 is a cross-sectional view of a thin film type optical path adjusting device described in another prior application of the applicant.

도 3은 도 2에 도시한 금속판의 평면도이다.3 is a plan view of the metal plate shown in FIG. 2.

도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.4 is a plan view of a thin film type optical path control apparatus according to the present invention.

도 5는 도 4에 도시한 장치를 A­A' 선으로 자른 단면도이다.FIG. 5 is a cross-sectional view of the apparatus shown in FIG. 4 taken along line A′A ′.

도 6은 도 5에 도시한 평판의 평면도이다.FIG. 6 is a plan view of the plate illustrated in FIG. 5. FIG.

도 7은 도 6에 도시한 평판을 B­B' 선으로 자른 단면도이다.FIG. 7 is a cross-sectional view of the plate illustrated in FIG. 6 taken along line B′B ′. FIG.

도 8a 내지 도 8f는 도 5에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이다.8A to 8F are cross-sectional views illustrating a method of manufacturing the device shown in FIG. 5.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 액티브 매트릭스155 : 제1 금속층100: active matrix 155: first metal layer

160 : 제1 보호층165 : 제2 금속층160: first protective layer 165: second metal layer

170 : 제2 보호층175 : 식각 방지층170: second protective layer 175: etch stop layer

180 : 희생층185 : 지지층180: sacrificial layer 185: support layer

190 : 하부 전극195 : 변형층190: lower electrode 195: strained layer

200 : 상부 전극205 : 액츄에이터200: upper electrode 205: actuator

210 : 비어 홀215 : 비어 컨택210: beer hall 215: beer contact

220 : 스트라이프225 : 에어 갭220: stripe 225: air gap

230 : 평판235 : 돌출부230: flat plate 235: protrusion

240 : 홀240: hole

상술한 목적을 달성하기 위하여 본 발명은, M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 제1 금속층을 포함하는 액티브 매트릭스, 상기 액티브 매트릭스의 상부에 형성된 액츄에이터, 그리고 상기 액티브 매트릭스의 이면에 접착되며 그 표면에 다수의 돌출부와 다수의 홀(hole)이 형성되어 있는 평판(flat plate)을 포함하는 박막형 광로 조절 장치를 제공한다.In order to achieve the above object, the present invention provides an active matrix including an M × N (M, N is an integer) MOS transistor and including a first metal layer, an actuator formed on the active matrix, and an active matrix. Provided is a thin film type optical path control apparatus including a flat plate adhered to a rear surface and having a plurality of protrusions and a plurality of holes formed thereon.

상기 액츄에이터는, i) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 형성된 지지층, ⅱ) 상기 지지층의 상부에 형성된 하부 전극, ⅲ) 상기 하부 전극의 상부에 형성된 변형층, 그리고 ⅳ) 상기 변형층의 상부에 형성된 상부 전극을 포함한다.The actuator may include: i) a support layer on one side of which is in contact with the top of the active matrix and the other side of the actuator being formed parallel to the active matrix via an air gap; ii) a bottom electrode formed on the top of the support layer; And a strained layer formed on the strained layer, and iii) an upper electrode formed on the strained layer.

또한, 상기 목적을 달성하기 위하여 본 발명은, M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 제1 금속층을 포함하는 액티브 매트릭스를 제공하는 단계; 상기 액티브 매트릭스의 상부에, i) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 지지층을 형성하는 단계, ⅱ) 상기 지지층의 상부에 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 상부에 변형층을 형성하는 단계, 및 ⅳ) 상기 변형층의 상부에 상부 전극을 형성하는 단계를 갖는 액츄에이터를 형성하는 단계; 그리고 그 표면에 다수의 돌출부와 다수의 홀이 형성되어 있는 평판을 상기 액티브 매트릭스의 이면에 접착시키는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.In addition, to achieve the above object, the present invention comprises the steps of providing an active matrix containing M × N (M, N is an integer) MOS transistor and comprises a first metal layer; I) forming a support layer on top of the active matrix, i) forming a support layer in parallel with the active matrix with one side contacting the top of the active matrix and the other side via an air gap, ii) forming a lower electrode on the support layer (Iii) forming an actuator on top of the lower electrode, and iii) forming an upper electrode on top of the strained layer; And attaching a flat plate having a plurality of protrusions and a plurality of holes formed on the surface thereof to the back surface of the active matrix.

본 발명에 따른 박막형 광로 조절 장치에 의하면, 그 상부에 AMA 소자가 형성됨으로써 보우를 갖게 되는 액티브 매트릭스의 이면에 열 경화성 수지(epoxy)를 이용하여 평판을 접착시킨다. 상기 평판은 펌프를 이용하여 에어를 뽑을 수 있도록 그 표면에 다수의 홀이 형성되어 있으며, 또한 다수의 돌출부가 형성되어 있다. 상기 AMA 소자가 형성되어 있는 액티브 매트릭스와 평판을 열 경화성 수지에 의해 접착시킨 후, 상기 평판의 이면에 연결되어 있는 펌프를 통해 상기 평판의 홀들로부터 에어를 뽑아 내면서 상기 평판을 가열하여 상기 열 경화성 수지의 경화를 촉진시킨다. 이때, 상기 평판의 돌출부에 의해 상기 액티브 매트릭스의 이면과 평판 사이에 소정의 갭이 유지되므로, 상기 평판의 홀들로부터 에어를 쉽게 뽑아 낼 수 있다.According to the thin film type optical path control device according to the present invention, a flat plate is bonded to the back surface of an active matrix having an bow by forming an AMA element thereon using a thermosetting resin (epoxy). The plate has a plurality of holes formed on the surface thereof, and a plurality of protrusions are formed on the surface thereof so that air can be drawn out using a pump. After bonding the active matrix on which the AMA element is formed and the plate with a thermosetting resin, the plate is heated by drawing air from the holes of the plate through a pump connected to the back surface of the plate to heat the plate. Promotes curing. At this time, since a predetermined gap is maintained between the back surface of the active matrix and the flat plate by the protrusion of the flat plate, air can be easily extracted from the holes of the flat plate.

따라서, 상기 AMA 소자가 형성되어 있는 액티브 매트릭스는 상기 평판의 상부에 평탄하게 접착됨으로써, 보우를 보정할 수 있게 된다.Therefore, the active matrix having the AMA element formed thereon is flatly adhered to the upper portion of the flat plate, thereby correcting the bow.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이고, 도 5는 도 4에 도시한 장치를 A­A' 선으로 자른 단면도를 도시한 것이다.Figure 4 shows a plan view of the thin film type optical path control apparatus according to the present invention, Figure 5 shows a cross-sectional view taken along the line AA 'of the apparatus shown in FIG.

도 4 및 도 5를 참조하면, 본 발명의 박막형 광로 조절 장치는 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(205)를 포함한다.4 and 5, the thin film type optical path control apparatus of the present invention includes an active matrix 100 and an actuator 205 formed on the active matrix 100.

상기 액티브 매트릭스(100)는, 바람직하게는 n형 실리콘 웨이퍼로 이루어지며 게이트(115), 소오스(110) 및 드레인(105)을 갖는 M×N(M, N은 정수) 개의 P-MOS 트랜지스터가 내장된다. 또한, 상기 액티브 매트릭스(100)는 액티브 매트릭스(100)의 상부에 적층된 제1 금속층(155), 제1 금속층(155)의 상부에 적층된 제1 보호층(160), 제1 보호층(160)의 상부에 적층된 제2 금속층(165), 제2 금속층(165)의 상부에 적층된 제2 보호층(170), 제2 보호층(170)의 상부에 적층된 식각 방지층(175)을 포함한다. 여기서, 참조 부호 120은 액티브 매트릭스(100)를 액티브 영역 및 필드 영역으로 구분하기 위한 소자 분리막을 나타내며, 참조 부호 125는 P-MOS 트랜지스터의 게이트(115)를 그 위에 적층되는 제1 금속층(155)으로부터 절연시키기 위한 절연막을 나타낸다.The active matrix 100 is preferably made of an n-type silicon wafer and has M × N (M, N is an integer) P-MOS transistors having a gate 115, a source 110, and a drain 105. It is built. In addition, the active matrix 100 may include a first metal layer 155 stacked on the active matrix 100, a first passivation layer 160 stacked on the first metal layer 155, and a first passivation layer ( The second metal layer 165 stacked on the upper portion of the 160, the second protective layer 170 stacked on the second metal layer 165, and the etch stop layer 175 stacked on the second protective layer 170. It includes. Here, reference numeral 120 denotes an isolation layer for dividing the active matrix 100 into an active region and a field region, and reference numeral 125 denotes a first metal layer 155 in which the gate 115 of the P-MOS transistor is stacked thereon. The insulating film for insulating from is shown.

상기 제1 금속층(155)은 제1 신호(화상 신호)를 전달하기 위하여 상기 트랜지스터의 드레인 영역으로부터 연장되는 드레인 패드를 포함하며, 상기 제2 금속층(165)은 티타늄(Ti)으로 이루어진 제1 층(165a) 및 질화 티타늄(TiN)으로 이루어진 제2 층(165b)을 포함한다.The first metal layer 155 includes a drain pad extending from the drain region of the transistor to transmit a first signal (image signal), and the second metal layer 165 is a first layer made of titanium (Ti). 165a and a second layer 165b made of titanium nitride (TiN).

상기 액츄에이터(205)는, 상기 식각 방지층(175) 중 아래에 제1 금속층(155)의 드레인 패드가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(225)을 개재하여 식각 방지층(175)과 평행하도록 적층된 지지층(185), 지지층(185)의 상부에 적층된 하부 전극(190), 하부 전극(190)의 상부에 적층된 변형층(195), 변형층(195)의 상부에 적층된 상부 전극(200), 그리고 상기 변형층(195)의 일측으로부터 변형층(195), 하부 전극(190), 지지층(185), 식각 방지층(175), 제2 보호층(170), 및 제1 보호층(160)을 통하여 상기 드레인 패드까지 수직하게 형성된 비어 홀(210)의 내부에 형성된 비어 컨택(215)을 포함한다.One side of the actuator 205 is in contact with a portion of the etch stop layer 175 where the drain pad of the first metal layer 155 is formed, and the other side is parallel to the etch stop layer 175 through the air gap 225. The support layer 185 stacked above, the lower electrode 190 stacked on top of the support layer 185, the strain layer 195 stacked on top of the lower electrode 190, and the top layer stacked on top of the strain layer 195. The electrode 200 and the strained layer 195, the lower electrode 190, the support layer 185, the etch stop layer 175, the second passivation layer 170, and the first protection from one side of the strained layer 195. And a via contact 215 formed in the via hole 210 formed vertically through the layer 160 to the drain pad.

또한, 도 4를 참조하면 상기 지지층(185)의 평면의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된다. 상기 지지층(185)의 평면의 타측은 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 지지층(185)의 오목한 부분에 인접한 액츄에이터의 지지층의 돌출된 부분이 끼워지고, 상기 사각형 형상의 돌출부가 인접한 지지층의 오목한 부분에 끼워지게 된다. 상기 지지층(185)은 선행 출원에 기재된 박막형 광로 조절 장치 중 액츄에이터를 지지하는 멤브레인의 기능을 수행한다. 상기 상부 전극(200)의 중앙부에는 상부 전극(200)을 균일하게 작동시켜 입사되는 광속의 난반사를 방지하기 위한 스트라이프(220)가 형성된다.In addition, referring to FIG. 4, one side of the plane of the support layer 185 has a concave portion having a rectangular shape at its center, and the concave portion is formed in a shape that is stepped toward both edges. The other side of the plane of the support layer 185 has a rectangular protrusion that narrows stepwise toward the central portion corresponding to the concave portion. Therefore, the protruding portion of the support layer of the actuator adjacent to the concave portion of the support layer 185 is fitted, and the rectangular projection is fitted into the concave portion of the adjacent support layer. The support layer 185 functions as a membrane supporting the actuator of the thin film type optical path adjusting device described in the previous application. A stripe 220 is formed at the center of the upper electrode 200 to uniformly operate the upper electrode 200 to prevent diffuse reflection of the incident light beam.

도 5를 참조하면, AMA 패널이 형성되어 있는 액티브 매트릭스(100)의 이면에 평판(230)이 열 경화성 수지에 의해 접착되어 있다. 도 6은 상기 평판(230)의 평면도이고, 도 7은 상기 평판(230)을 B­B' 선으로 자른 단면도이다.Referring to FIG. 5, the flat plate 230 is bonded to the back surface of the active matrix 100 on which the AMA panel is formed by a thermosetting resin. FIG. 6 is a plan view of the plate 230, and FIG. 7 is a cross-sectional view of the plate 230 taken along line B′B ′.

도 6 및 도 7을 참조하면, 상기 평판(230)의 표면에는 다수의 돌출부(235)와 다수의 홀(240)들이 형성되어 있다. 상기 돌출부(235)들은 액티브 매트릭스(100)의 이면과 평판(230)이 소정의 갭을 유지하면서 접착되도록 하며, 상기 액티브 매트릭스(100)를 균일하게 지지하도록 배열된다. 상기 홀(240)들은 에어를 뽑아 내기 위하여 형성된 것으로, 상기 평판(230)의 이면에 연결되어 있는 펌프를 통해 상기 홀(240)들로부터 에어를 뽑아 낸다.6 and 7, a plurality of protrusions 235 and a plurality of holes 240 are formed on the surface of the flat plate 230. The protrusions 235 are arranged to bond the back surface of the active matrix 100 to the flat plate 230 while maintaining a predetermined gap, and to uniformly support the active matrix 100. The holes 240 are formed to extract air, and extract air from the holes 240 through a pump connected to the rear surface of the flat plate 230.

이하, 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control device according to the present invention will be described in detail with reference to the drawings.

도 8a 내지 도 8f는 도 5에 도시한 장치의 제조 방법을 설명하기 위한 단면도이다. 도 8a 내지 도 8f에 있어서, 도 5와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.8A to 8F are cross-sectional views for explaining the method for manufacturing the device shown in FIG. 5. 8A to 8F, the same reference numerals are used for the same members as in FIG.

도 8a를 참조하면, 예컨대 n형으로 도핑된 실리콘 기판으로 이루어진 액티브 매트릭스(100)를 준비한 후, 통상의 소자 분리 공정, 예컨대 실리콘 부분 산화법(local oxidation of silicon : LOCOS)을 이용하여 상기 액티브 매트릭스(100)에 액티브 영역 및 필드 영역을 구분하기 위한 소자 분리막(120)을 형성한다. 이어서, 상기 액티브 영역의 상부에 불순물이 도핑된 폴리 실리콘과 같은 도전 물질로 이루어진 게이트(115)를 형성한 후, 이온 주입 공정으로 p+소오스(110) 및 드레인(105)을 형성함으로써, M×N(M, N은 정수) 개의 P-MOS 트랜지스터를 형성한다.Referring to FIG. 8A, after preparing an active matrix 100 formed of, for example, an n-type doped silicon substrate, the active matrix (eg, a local oxidation of silicon (LOCOS)) may be manufactured using a conventional device isolation process, for example, a local oxidation of silicon (LOCOS) method. An isolation layer 120 is formed in 100 to separate the active region and the field region. Subsequently, a gate 115 made of a conductive material such as polysilicon doped with impurities is formed on the active region, and then p + source 110 and drain 105 are formed by an ion implantation process. N (M, N is an integer) P-MOS transistors are formed.

이어서, 상기 P-MOS 트랜지스터가 형성된 결과물의 상부에 산화물로 이루어진 제1 절연막(125)을 형성한 후, 그 위에 제1 금속층(155)을 형성하고 이를 사진 식각 공정으로 패터닝한다. 상기 제1 금속층(155)은 텅스텐(W)으로 구성되며, 후속 공정에서 형성되는 지지층(185)의 일측까지 연장되는 드레인 패드를 포함한다.Subsequently, after forming the first insulating layer 125 made of an oxide on the P-MOS transistor formed product, the first metal layer 155 is formed thereon and patterned by a photolithography process. The first metal layer 155 is made of tungsten (W) and includes a drain pad extending to one side of the support layer 185 formed in a subsequent process.

도 8b를 참조하면, P-MOS 트랜지스터가 내장된 액티브 매트릭스(100)를 보호하기 위하여 상기 제1 금속층(155)의 상부에 제1 보호층(160)을 형성한다. 상기 제1 보호층(160)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 8000Å 정도의 두께를 가지도록 형성한다. 상기 제1 보호층(160)은 후속하는 공정 동안 액티브 매트릭스(100)에 내장된 트랜지스터가 손상을 입게 되는 것을 방지한다.Referring to FIG. 8B, a first protective layer 160 is formed on the first metal layer 155 to protect the active matrix 100 having the P-MOS transistor. The first passivation layer 160 is formed to have a thickness of about 8000 GPa by using a vapor deposition method (CVD) of phosphorus silicate glass (PSG). The first protective layer 160 prevents the transistor embedded in the active matrix 100 from being damaged during subsequent processes.

상기 제1 보호층(160)의 상부에는 제2 금속층(165)이 형성된다. 상기 제2 금속층(165)을 형성하기 위하여, 먼저 티타늄을 스퍼터링하여 300Å 정도의 두께를 갖는 제1 층(165a)을 형성한다. 이어서, 상기 제1 층(165a)의 상부에 질화 티타늄을 물리 기상 증착(physical vapor deposition : PVD) 방법을 사용하여 적층하여 제2 층(165b)을 형성한다. 상기 제2 금속층(165)은 광원으로부터 입사되는 광속이 반사층인 상부 전극(200) 뿐만 아니라, 상부 전극(200)이 형성된 부분을 제외한 부분에도 입사됨으로 인하여, 액티브 매트릭스(100)에 광 누설 전류가 흘러 소자가 오동작을 일으키는 것을 방지한다. 이어서, 상기 제2 금속층(165) 중 후속 공정에서 비어 컨택(215)이 형성될 부분을 사진 식각 공정을 통해 식각한다.The second metal layer 165 is formed on the first passivation layer 160. In order to form the second metal layer 165, first, a first layer 165a having a thickness of about 300 μs is formed by sputtering titanium. Next, titanium nitride is deposited on the first layer 165a by using a physical vapor deposition (PVD) method to form a second layer 165b. Since the second metal layer 165 is incident on not only the upper electrode 200 of which the luminous flux incident from the light source is the reflective layer but also a portion other than the portion where the upper electrode 200 is formed, a light leakage current is generated in the active matrix 100. To prevent the device from malfunctioning. Subsequently, a portion of the second metal layer 165 where the via contact 215 is to be formed in a subsequent process is etched through a photolithography process.

이어서, 상기 제2 금속층(165)의 상부에 제2 보호층(170)을 형성한다. 상기 제2 보호층(170)은 인 실리케이트 유리(PSG)를 사용하여 2000Å 정도의 두께로 형성한다. 상기 제2 보호층(170) 역시 후속하는 공정 동안 액티브 매트릭스(100)에 내장된 트랜지스터가 손상을 입게 되는 것을 방지한다.Subsequently, a second protective layer 170 is formed on the second metal layer 165. The second protective layer 170 is formed to a thickness of about 2000 kPa using in-silicate glass (PSG). The second protective layer 170 also prevents damage to the transistor embedded in the active matrix 100 during the subsequent process.

이어서, 상기 제2 보호층(170)의 상부에 식각 방지층(175)을 형성한다. 상기 식각 방지층(175)은 상기 액티브 매트릭스(100) 및 제2 보호층(170)이 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다. 상기 식각 방지층(175)은 질화물(Si3N4)을 저압 화학 기상 증착(LPCVD) 방법으로 증착하여 1000∼2000Å 정도의 두께를 가지도록 형성한다.Subsequently, an etch stop layer 175 is formed on the second passivation layer 170. The etch stop layer 175 prevents the active matrix 100 and the second passivation layer 170 from being etched due to the subsequent etching process. The etch stop layer 175 is formed by depositing nitride (Si 3 N 4 ) by a low pressure chemical vapor deposition (LPCVD) method to have a thickness of about 1000 ~ 2000Å.

이어서, 상기 식각 방지층(175)의 상부에 희생층(180)을 형성한다. 상기 희생층(180)은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 사용하여 2.0∼3.3㎛ 정도의 두께로 증착하여 형성한다. 이 경우, 희생층(180)은 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 스핀 온 글래스(SOG)를 사용하는 방법, 또는 화학 기계적 연마(CMP) 방법을 이용하여 상기 희생층(180)이 1.1㎛ 정도의 두께가 되도록 상기 희생층(180)의 표면을 연마함으로써 평탄화시킨다. 이어서, 상기 평탄화된 희생층(180) 중 아래에 제1 금속층(155)의 드레인 패드가 형성된 부분을 식각하여 상기 식각 방지층(175)의 일부를 노출시킴으로써, 액츄에이터(205)의 지지부를 형성한다.Subsequently, a sacrificial layer 180 is formed on the etch stop layer 175. The sacrificial layer 180 is formed by depositing a phosphorus silicate glass (PSG) to a thickness of about 2.0 to 3.2㎛ using the atmospheric pressure chemical vapor deposition (APCVD) method. In this case, since the sacrificial layer 180 covers the top of the active matrix 100 in which the transistor is embedded, the surface flatness is very poor. Accordingly, the surface of the sacrificial layer 180 is polished so that the sacrificial layer 180 has a thickness of about 1 μm by using spin on glass (SOG) or chemical mechanical polishing (CMP). By planarizing it. Subsequently, a portion of the planarization sacrificial layer 180 where the drain pad of the first metal layer 155 is formed is etched to expose a portion of the etch stop layer 175, thereby forming a support of the actuator 205.

도 8c를 참조하면, 상기 노출된 식각 방지층(175)의 상부 및 희생층(180)의 상부에 지지층(185)을 형성한다. 상기 지지층(185)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼3000Å 정도의 두께를 가지도록 형성한다.Referring to FIG. 8C, the support layer 185 is formed on the exposed etch stop layer 175 and on the sacrificial layer 180. The support layer 185 is formed to have a thickness of about 1000 to 3000 GPa using a low pressure chemical vapor deposition (LPCVD) method.

이어서, 상기 지지층(185)의 상부에 하부 전극(190)을 형성한다. 상기 하부 전극(190)은 백금(Pt), 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등의 금속을 스퍼터링하여 2000∼4000Å 정도의 두께를 가지도록 형성한다. 이와 동시에, 하부 전극(190)을 각 화소별로 분리시킴으로써 각 화소들에 독립적인 제1 신호(화상 신호)가 인가되도록 한다 (Iso-cutting 공정). 상기 하부 전극(190)에는 액티브 매트릭스(100)에 내장된 트랜지스터로부터 전달된 제1 신호가 인가된다.Subsequently, a lower electrode 190 is formed on the support layer 185. The lower electrode 190 is formed to have a thickness of about 2000 to 4000 microns by sputtering a metal such as platinum (Pt), tantalum (Ta), or platinum-tantalum (Pt-Ta). At the same time, the lower electrode 190 is separated for each pixel so that an independent first signal (image signal) is applied to each pixel (Iso-cutting process). The first signal transferred from the transistor embedded in the active matrix 100 is applied to the lower electrode 190.

이어서, 상기 하부 전극(190)의 상부에 PZT 또는 PLZT 등의 압전 물질로 구성된 변형층(195)을 형성한다. 상기 변형층(195)은 졸-겔법, 스퍼터링 방법, 또는 화학 기상 증착 방법을 이용하여 4000∼6000Å, 바람직하게는 4000Å 정도의 두께를 가지도록 형성한다. 그리고, 상기 변형층(195)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 상기 변형층(195)은 상부 전극(200)과 하부 전극(190) 사이에 발생하는 전기장에 의하여 변형을 일으킨다.Subsequently, a strained layer 195 formed of a piezoelectric material such as PZT or PLZT is formed on the lower electrode 190. The strained layer 195 is formed to have a thickness of about 4000 to 6000 kPa, preferably about 4000 kPa using a sol-gel method, a sputtering method, or a chemical vapor deposition method. In addition, the piezoelectric material constituting the strained layer 195 is subjected to heat treatment by a rapid heat treatment (RTA) method to perform phase shift. The strained layer 195 is deformed by an electric field generated between the upper electrode 200 and the lower electrode 190.

이어서, 상부 전극(200)을 상기 변형층(195)의 상부에 형성한다. 상기 상부 전극(200)은 알루미늄(Al), 은(Ag), 또는 백금(Pt) 등의 금속을 스퍼터링하여 2000∼6000Å 정도의 두께를 가지도록 형성한다. 상기 상부 전극(200)은 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호(바이어스 신호)가 인가된다. 상기 상부 전극(200)은 전기 전도성 및 반사성이 우수하므로 전기장을 발생시키는 바이어스 전극의 기능뿐만 아니라 광원으로부터 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.Subsequently, an upper electrode 200 is formed on the strained layer 195. The upper electrode 200 is formed to have a thickness of about 2000 to 6000 microns by sputtering a metal such as aluminum (Al), silver (Ag), or platinum (Pt). The upper electrode 200 is applied with a second signal (bias signal) from the outside through a common electrode line (not shown). Since the upper electrode 200 has excellent electrical conductivity and reflectivity, the upper electrode 200 performs not only a function of a bias electrode generating an electric field but also a function of a mirror reflecting light incident from a light source.

계속하여, 상기 상부 전극(200)의 상부로부터 순차적으로 상부 전극(200), 변형층(195), 하부 전극(190) 및 지지층(185)을 소정의 화소 형상으로 식각하여 패터닝한다. 이때, 상기 상부 전극(200)의 중앙부에는 상부 전극(200)의 작동을 균일하게 하여 광원으로부터 입사되는 광속의 난반사를 방지하는 스트라이프(220)가 형성된다.Subsequently, the upper electrode 200, the deformation layer 195, the lower electrode 190, and the support layer 185 are sequentially etched and patterned from an upper portion of the upper electrode 200. In this case, a stripe 220 is formed at the center of the upper electrode 200 to uniformly operate the upper electrode 200 to prevent diffuse reflection of the light beam incident from the light source.

도 8d를 참조하면, 상기 변형층(195)의 일측으로부터 변형층(195), 하부 전극(190), 지지층(185), 식각 방지층(175), 제2 보호층(170), 및 제1 보호층(160)을 차례로 식각하여 비어 홀(210)을 형성한다. 따라서, 상기 비어 홀(210)은 상기 변형층(195)의 일측으로부터 상기 제1 금속층(155)의 드레인 패드까지 형성된다. 이어서, 텅스텐(W), 알루미늄(Al), 또는 티타늄(Ti) 등의 전기 전도성이 우수한 금속을 스퍼터링 방법을 이용하여 증착시켜 비어 컨택(215)을 형성한다. 상기 비어 컨택(215)은 상기 제1 금속층(155)의 드레인 패드와 하부 전극(190)을 전기적으로 연결한다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드 및 비어 컨택(215)을 통하여 하부 전극(190)에 인가된다.Referring to FIG. 8D, the strained layer 195, the lower electrode 190, the support layer 185, the etch stop layer 175, the second passivation layer 170, and the first protection from one side of the strained layer 195. The layers 160 are sequentially etched to form via holes 210. Accordingly, the via hole 210 is formed from one side of the strained layer 195 to the drain pad of the first metal layer 155. Subsequently, a metal having excellent electrical conductivity such as tungsten (W), aluminum (Al), or titanium (Ti) is deposited using a sputtering method to form a via contact 215. The via contact 215 electrically connects the drain pad of the first metal layer 155 and the lower electrode 190. Therefore, the first signal applied from the outside is applied to the lower electrode 190 through the transistor, the drain pad, and the via contact 215 embedded in the active matrix 100.

도 8e를 참조하면, 상기 희생층(180)을 플루오르화 수소(HF) 증기를 사용하여 식각하여 에어 갭(225)을 형성한 후, 세정 및 건조하여 AMA 소자를 완성한다.Referring to FIG. 8E, the sacrificial layer 180 is etched using hydrogen fluoride (HF) vapor to form an air gap 225, and then cleaned and dried to complete an AMA device.

도 8f를 참조하면, 상기와 같이 AMA 패널이 형성되어 있는 액티브 매트릭스(100)를 소정의 형상으로 절단(dicing)한다. 이어서, 그 표면에 다수의 돌출부(235)와 다수의 홀(240)이 형성되어 있는 평판(230)을 준비한 후, 상기 평판(230)의 상부 표면에 열 경화성 수지를 엷게 바른다. 약 10분이 경과한 후, 상기 절단된 액티브 매트릭스(100)를 상기 평판(230)의 상부에 올려놓는다.Referring to FIG. 8F, the active matrix 100 in which the AMA panel is formed is cut into a predetermined shape as described above. Subsequently, after preparing a flat plate 230 having a plurality of protrusions 235 and a plurality of holes 240 formed on the surface thereof, a thermosetting resin is lightly applied to the upper surface of the flat plate 230. After about 10 minutes, the cut active matrix 100 is placed on top of the flat plate 230.

이어서, 상기 평판(230)의 이면에 연결되어 있는 펌프(도시되지 않음)를 이용하여 상기 평판(230)의 홀(240)들로부터 에어를 약 1시간 동안 뽑아 내며, 이와 동시에 램프(도시되지 않음)를 이용하여 상기 평판(230)을 60∼80℃ 정도의 온도로 가열시킴으로써 상기 열 경화성 수지의 경화를 촉진시킨다. 그 결과, 상기 AMA 패널이 형성되어 있는 액티브 매트릭스(100)의 이면이 상기 평판(230)에 평판하게 접착되어 액티브 매트릭스(100)에 발생한 보우가 보정된다.Subsequently, air is extracted from the holes 240 of the plate 230 for about 1 hour using a pump (not shown) connected to the rear surface of the plate 230, and at the same time a lamp (not shown) Curing the thermosetting resin by heating the flat plate 230 to a temperature of about 60 to 80 ° C. As a result, the back surface of the active matrix 100 on which the AMA panel is formed is adhered to the flat plate 230 in a flat manner so that the bow generated in the active matrix 100 is corrected.

상기한 방법에 의해 액티브 매트릭스(100)가 평판(230)에 완전히 고정되면, AMA 패널의 패드와 TCP의 패드를 일방향 전도성 수지(Anisotropic Conductive Film : ACF)(도시되지 않음)로 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다.When the active matrix 100 is completely fixed to the flat plate 230 by the above method, the pad of the AMA panel and the pad of TCP are connected with an anisotropic conductive film (ACF) (not shown) to form a thin film type AMA module. Complete the manufacture of the module.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 제1 금속층(155)의 드레인 패드 및 비어 컨택(215)을 통해 하부 전극(190)에 인가된다. 동시에, 상부 전극(200)에는 외부로부터 공통 전극선을 통하여 제2 신호가 인가되어 상기 상부 전극(200)과 하부 전극(190) 사이에 전기장이 발생하게 된다. 이러한 전기장에 의하여 상부 전극(200)과 하부 전극(190) 사이에 형성된 변형층(195)이 변형을 일으킨다. 변형층(195)은 상기 전기장에 대하여 직교하는 방향으로 수축하게 되며, 이에 따라 상기 액츄에이터(205)는 소정의 각도로 휘게 된다. 빛을 반사하는 거울의 기능도 수행하는 상부 전극(200)은 액츄에이터(205)의 상부에 형성되어 있으므로 액츄에이터(205)와 함께 경사진다. 이에 따라서, 상부 전극(200)은 광원으로부터 입사되는 빛을 소정의 각도로 반사하며, 반사된 빛은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the above-described thin film type optical path control device according to the present invention, the first signal transmitted from the outside is the lower electrode through the transistor embedded in the active matrix 100, the drain pad of the first metal layer 155 and the via contact 215. Is applied to 190. At the same time, a second signal is applied to the upper electrode 200 from the outside through a common electrode line, thereby generating an electric field between the upper electrode 200 and the lower electrode 190. Due to this electric field, the deformation layer 195 formed between the upper electrode 200 and the lower electrode 190 causes deformation. The strained layer 195 contracts in a direction orthogonal to the electric field, and thus the actuator 205 is bent at a predetermined angle. The upper electrode 200, which also functions as a mirror that reflects light, is formed on the actuator 205 and is inclined together with the actuator 205. Accordingly, the upper electrode 200 reflects the light incident from the light source at a predetermined angle, and the reflected light passes through the slit to form an image on the screen.

상술한 바와 같이 본 발명에 따른 박막형 광로 조절 장치 및 그 제조 방법에 의하면, 그 상부에 AMA 소자가 형성됨으로써 보우를 갖게 되는 액티브 매트릭스의 이면에 열 경화성 수지를 이용하여 평판을 접착시킨다. 상기 평판은 펌프를 이용하여 에어를 뽑을 수 있도록 그 표면에 다수의 홀이 형성되어 있으며, 또한 다수의 돌출부가 형성되어 있다. 상기 AMA 소자가 형성되어 있는 액티브 매트릭스와 평판을 열 경화성 수지에 의해 접착시킨 후, 상기 평판의 이면에 연결되어 있는 펌프를 통해 상기 평판의 홀들로부터 에어를 뽑아내면서 상기 평판을 가열하여 상기 열 경화성 수지의 경화를 촉진시킨다. 이때, 상기 평판의 돌출부에 의해 상기 액티브 매트릭스의 이면과 평판 사이에 소정의 갭이 유지되므로, 상기 평판의 홀들로부터 에어를 쉽게 뽑아 내어 평판과 액티브 매트릭스를 완전히 접착시킬 수 있다.As described above, according to the thin film type optical path adjusting device and the manufacturing method thereof, the flat plate is bonded to the back surface of the active matrix having a bow by forming an AMA element thereon using a thermosetting resin. The plate has a plurality of holes formed on the surface thereof, and a plurality of protrusions are formed on the surface thereof so that air can be drawn out using a pump. After bonding the active matrix on which the AMA element is formed and the plate with a thermosetting resin, the plate is heated by extracting air from the holes of the plate through a pump connected to the rear surface of the plate to heat the plate. Promotes curing. In this case, since a predetermined gap is maintained between the back surface of the active matrix and the flat plate by the protrusion of the flat plate, air can be easily extracted from the holes of the flat plate to completely adhere the flat plate to the active matrix.

따라서, 상기 AMA 소자가 형성되어 있는 액티브 매트릭스는 상기 평판의 상부에 평탄하게 접착됨으로써, 액티브 매트릭스의 보우를 보정할 수 있게 된다.Therefore, the active matrix on which the AMA element is formed is flatly adhered to the upper portion of the flat plate, thereby correcting the bow of the active matrix.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (9)

M×N(M, N은 정수) 개의 트랜지스터가 내장되고 제1 금속층(155)을 포함하는 액티브 매트릭스(100);An active matrix 100 including M × N (M, N is an integer) transistors and including a first metal layer 155; 상기 액티브 매트릭스(100)의 상부에 i) 상기 액티브 매트릭스(100)의 상부에 일측이 접촉되며 타측이 에어 갭(225)을 개재하여 상기 액티브 매트릭스(100)와 평행하게 형성된 지지층(185), ⅱ) 상기 지지층(185)의 상부에 형성된 하부 전극(190), ⅲ) 상기 하부 전극(190)의 상부에 형성된 변형층(195), 및 ⅳ) 상기 변형층(195)의 상부에 형성된 상부 전극(200)을 갖는 액츄에이터(205); 그리고I) a support layer 185 formed on the active matrix 100 in parallel with the active matrix 100 with one side contacting the upper side of the active matrix 100 and the other side via the air gap 225, ii A lower electrode 190 formed on the support layer 185, iii) a strained layer 195 formed on the lower electrode 190, and iii) an upper electrode formed on the strained layer 195. Actuator 205 with 200; And 상기 액티브 매트릭스(100)의 이면에 접착되며 그 표면에 다수의 돌출부(235)와 다수의 홀(240)이 형성되어 있는 평판(230)을 포함하는 박막형 광로 조절 장치.The thin film type optical path control device is adhered to the back surface of the active matrix (100) and includes a flat plate (230) having a plurality of protrusions (235) and a plurality of holes (240) formed on the surface. 제1항에 있어서, 상기 평판(230)은 열 경화성 수지에 의해 상기 액티브 매트릭스(100)의 이면에 접착된 것을 특징으로 하는 박막형 광로 조절 장치.The apparatus of claim 1, wherein the flat plate is bonded to the back surface of the active matrix by a thermosetting resin. 제1항에 있어서, 상기 평판(230)의 돌출부(235)들에 의해 상기 액티브 매트릭스(100)와 평판(230) 사이에 소정의 갭이 형성되는 것을 특징으로 하는 박막형 광로 조절 장치.The apparatus of claim 1, wherein a predetermined gap is formed between the active matrix (100) and the plate (230) by the protrusions (235) of the plate (230). 제1항에 있어서, 상기 액티브 매트릭스(100)는, 상기 제1 금속층(155)의 상부에 형성된 제1 보호층(160), 상기 제1 보호층(160)의 상부에 형성된 제2 금속층(165), 상기 제2 금속층(165)의 상부에 형성된 제2 보호층(170), 및 상기 제2 보호층(170)의 상부에 형성된 식각 방지층(175)을 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.The method of claim 1, wherein the active matrix 100 includes a first passivation layer 160 formed on the first metal layer 155 and a second metal layer 165 formed on the first passivation layer 160. ), A second passivation layer 170 formed on the second metal layer 165, and an etch stop layer 175 formed on the second passivation layer 170. Device. 제1항에 있어서, 상기 액츄에이터(205)는, 상기 변형층(195)의 일측으로부터 상기 제1 금속층(155)까지 수직하게 형성되어 상기 하부 전극(190)과 제1 금속층(155)을 전기적으로 연결시키기 위한 비어 컨택(215)을 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.The method of claim 1, wherein the actuator 205 is vertically formed from one side of the deformable layer 195 to the first metal layer 155 to electrically connect the lower electrode 190 and the first metal layer 155. Thin film type optical path control device further comprises a via contact (215) for connecting. M×N(M, N은 정수) 개의 트랜지스터가 내장되고 제1 금속층을 포함하는 액티브 매트릭스를 제공하는 단계;Providing an active matrix including M × N (M, N is an integer) transistors and including a first metal layer; 상기 액티브 매트릭스의 상부에, i) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 지지층을 형성하는 단계, ⅱ) 상기 지지층의 상부에 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 상부에 변형층을 형성하는 단계, 및 ⅳ) 상기 변형층의 상부에 상부 전극을 형성하는 단계를 갖는 액츄에이터를 형성하는 단계; 그리고I) forming a support layer on top of the active matrix, i) forming a support layer in parallel with the active matrix with one side contacting the top of the active matrix and the other side via an air gap, ii) forming a lower electrode on the support layer (Iii) forming an actuator on top of the lower electrode, and iii) forming an upper electrode on top of the strained layer; And 그 표면에 다수의 돌출부와 다수의 홀이 형성되어 있는 평판을 상기 액티브 매트릭스의 이면에 접착시키는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법.A method of manufacturing a thin film type optical path control device comprising the step of adhering a flat plate having a plurality of protrusions and a plurality of holes formed on the surface thereof to the back surface of the active matrix. 제6항에 있어서, 상기 액티브 매트릭스의 이면에 평판을 접착시키는 단계는, 상기 액티브 매트릭스를 소정의 형상으로 절단하는 단계 후에 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of manufacturing a thin film type optical path control device according to claim 6, wherein the step of adhering the flat plate to the back surface of the active matrix is performed after cutting the active matrix into a predetermined shape. 제6항에 있어서, 상기 액티브 매트릭스의 이면에 평판을 접착시키는 단계는, 그 표면에 다수의 돌출부와 다수의 홀이 형성되어 있는 평판을 열 경화성 수지를 이용하여 상기 액티브 매트릭스의 이면에 접착시키는 단계 및 상기 평판의 이면에 연결된 펌프를 이용하여 상기 평판의 구멍들로부터 에어를 뽑아 내는 단계를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 6, wherein the bonding of the flat plate to the back surface of the active matrix comprises bonding the flat plate having a plurality of protrusions and a plurality of holes to the back surface of the active matrix using a thermosetting resin. And extracting air from the holes of the flat plate by using a pump connected to the back surface of the flat plate. 제8항에 있어서, 상기 평판의 구멍들로부터 에어를 뽑아 내는 단계는, 상기 평판을 가열하여 상기 열 경화성 수지의 경화를 촉진시키는 단계를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 8, wherein the extracting air from the holes of the plate comprises heating the plate to promote hardening of the thermosetting resin.
KR1019970022355A 1997-05-31 1997-05-31 Thin film actuated mirror array and manufacturing method of the same KR100251109B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970022355A KR100251109B1 (en) 1997-05-31 1997-05-31 Thin film actuated mirror array and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970022355A KR100251109B1 (en) 1997-05-31 1997-05-31 Thin film actuated mirror array and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR19980086099A KR19980086099A (en) 1998-12-05
KR100251109B1 true KR100251109B1 (en) 2000-04-15

Family

ID=19508120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022355A KR100251109B1 (en) 1997-05-31 1997-05-31 Thin film actuated mirror array and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR100251109B1 (en)

Also Published As

Publication number Publication date
KR19980086099A (en) 1998-12-05

Similar Documents

Publication Publication Date Title
KR19990004774A (en) Manufacturing method of thin film type optical path control device
KR100251109B1 (en) Thin film actuated mirror array and manufacturing method of the same
KR100235607B1 (en) Fabrication method for thin film actuated mirror array
KR100248995B1 (en) Tma and manufacturing method thereof
KR100248992B1 (en) Manufacturing method of tma
KR100251110B1 (en) Manufacturing method of ama
KR100248993B1 (en) Tma having enhanced actuator and method therefor
KR100283529B1 (en) Thin Film Fluorescence Control System
KR100248989B1 (en) Tma and manufacturing method
KR100251108B1 (en) Thin film actuated mirror array having buried via contact and its fabrication method
KR100251101B1 (en) Thin film actuated mirror array and manufacturing method of the same
KR100248994B1 (en) Manufacturing method of tma
KR100251114B1 (en) Manufacturing method of ama
KR100251100B1 (en) Thin film actuated mirror array and manufacturing method of the same
KR19990004773A (en) Manufacturing method of thin film type optical path control device
KR19990004769A (en) Thin-film optical path that can prevent the initial tilt of the actuator
KR19980085798A (en) Manufacturing method of thin film type optical path control device
KR19990004777A (en) Thin film type optical path control device and its manufacturing method
KR19990034636A (en) Manufacturing method of thin film type optical path control device
KR19980054846A (en) Manufacturing method of thin film type optical path control device
KR19990004776A (en) Manufacturing method of thin film type optical path control device
KR19980046146A (en) Manufacturing method of thin film type optical path control device which can improve light efficiency
KR19980054847A (en) Manufacturing method of thin film type optical path control device
KR19990004778A (en) Thin-film optical path to prevent initial tilting of actuator
KR19990002350A (en) Manufacturing method of thin film type optical path control device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031230

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee