KR100247032B1 - A status change interrupt generator detecting board insertion and removal and a method thereof - Google Patents

A status change interrupt generator detecting board insertion and removal and a method thereof Download PDF

Info

Publication number
KR100247032B1
KR100247032B1 KR1019970043413A KR19970043413A KR100247032B1 KR 100247032 B1 KR100247032 B1 KR 100247032B1 KR 1019970043413 A KR1019970043413 A KR 1019970043413A KR 19970043413 A KR19970043413 A KR 19970043413A KR 100247032 B1 KR100247032 B1 KR 100247032B1
Authority
KR
South Korea
Prior art keywords
board
interrupt
cpu
port
read
Prior art date
Application number
KR1019970043413A
Other languages
Korean (ko)
Other versions
KR19990019974A (en
Inventor
이헌석
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970043413A priority Critical patent/KR100247032B1/en
Publication of KR19990019974A publication Critical patent/KR19990019974A/en
Application granted granted Critical
Publication of KR100247032B1 publication Critical patent/KR100247032B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명에 의한 보드의 삽입과 제거를 알아내는 상태 변화 인터럽트 발생 장치는, 보드의 삽입시 '0'이 되고 보드의 제거시 '1'이 되는 신호선을 입력으로 하는 버퍼 A와; 외부 /읽기-포트가 '0'이 될 때마다 상기 버퍼 A의 출력신호를 CPU의 D0로 연결함으로써, 보드의 장착시 '1'을 탈장시 '0'을 출력하는 버퍼-B; 상기 버퍼 A의 출력을 입력으로 하여 /읽기-포트가 '1'이 되었을 때 해당 입력을 출력하는 D 플립플롭 및 상기 버퍼 A의 출력과 상기 D 플립플롭의 출력을 두 입력으로 하고 출력이 CPU의 INT와 연결되어, 보드의 삽입과 제거시 '1'을 출력하는 XOR 게이트를 포함하여 이루어진 것을 특징으로 한다.An apparatus for generating a state change interrupt for detecting insertion and removal of a board according to the present invention comprises: a buffer A for inputting a signal line which becomes '0' when the board is inserted and '1' when the board is removed; A buffer-B which outputs '0' when the board is mounted by connecting the output signal of the buffer A to D0 of the CPU whenever the external / read-port becomes '0'; The output of the buffer A is the input of the flip-flop D and the output of the buffer A and the output of the D flip-flop as two inputs when the read / port becomes '1'. It is connected to INT and is characterized by including XOR gate that outputs '1' when inserting and removing board.

또한 본 발명에 의한 보드의 삽입과 제거를 알아내는 상태 변화 인터럽트 발생 방법은, CPU의 초기화시 /읽기-포트를 읽음으로써 보드가 처음에 장착되어 있는지의 여부를 판단하는 제 1 단계와; 상기 제 1 단계에서 보드가 장착되어 있지 않다면 CPU의 INT를 '0'으로 하여 인터럽트를 발생시키지 않는 제 2 단계와; 상기 제 1 단계에서 보드가 장착되어 있다면 CPU의 INT를 '1'로 하여 인터럽트를 발생시키는 제 3 단계와; 인터럽트가 발생되면 CPU의 인터럽트 서비스 루틴에 의하여 /읽기-포트를 읽는 제 4 단계와; CPU가 /읽기-포트를 읽음으로써 보드 삽입에 대한 소프트웨어를 실행하고 동시에 인터럽트의 발생을 중지시키는 제 5 단계; 인터럽트의 발생이 중지된 후 보드가 제거되면 다시 인터럽트를 발생시키는 제 6 단계 및 인터럽트를 받은 CPU가 인터럽트 서비스 루틴에 의하여 /읽기-포트를 읽음으로써 인터럽트의 발생을 중지시키는 제 7 단계를 포함하여 구성되는 것을 특징으로 한다.In addition, the state change interrupt generation method for detecting the insertion and removal of the board according to the present invention includes a first step of determining whether the board is initially mounted by reading the / read-port when the CPU is initialized; A second step of not generating an interrupt by setting INT of the CPU to '0' if the board is not mounted in the first step; A third step of generating an interrupt by setting INT of the CPU to '1' if the board is mounted in the first step; A fourth step of reading / reading-port by an interrupt service routine of the CPU when an interrupt is generated; A fifth step in which the CPU executes software for board insertion by reading the / read-port and simultaneously stops the generation of an interrupt; A sixth step of generating an interrupt again when the board is removed after the interrupt has been stopped, and a seventh step of stopping the interrupt by reading the read / port by the interrupt service routine by the interrupted CPU. It is characterized by.

Description

보드의 삽입과 제거를 알아내는 상태 변화 인터럽트 발생 장치 및 방법Device and method for generating a state change interrupt that detects the insertion and removal of the board

본 발명은 보드(Board)의 삽입과 제거를 알아내는 상태 변화 인터럽트 발생 장치(Interrupt Generator)에 관한 것으로서, 특히 상태가 변화할 때 인터럽트를 발생시키는 장치를 이용하여 보드의 핫 삽입(Hot insertion)이 가능해야 되는 장비에서 보드를 삽입하고 제거하는 동작시 인터럽트를 발생시켜 그에 따른 소프트웨어적 처리를 가능하게 하기 위한 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a state change interrupt generator that detects insertion and removal of a board. In particular, a hot insertion of a board is performed by using an apparatus that generates an interrupt when a state changes. The present invention relates to a device for generating an interrupt during an operation of inserting and removing a board from a device which should be possible to enable software processing accordingly.

통신 시스템은 전체 시스템을 관리 하는 중앙 처리 장치(Central Precessing Unit: CPU)와 여러 개의 보드 및 상기 CPU와 여러 보드를 꽂기 위한 백플레인 보드(Backplane board)로 구성되어 있다.The communication system is composed of a central processing unit (CPU) that manages the entire system, a plurality of boards, and a backplane board for plugging the CPUs and several boards.

도 1 은 CPU와 보드 및 백플레인 보드를 포함하는 일반적인 시스템의 구조도를 나타낸 것이다.1 is a structural diagram of a general system including a CPU, a board, and a backplane board.

도시된 바와 같이, 백플레인 보드(4)에는 CPU 보드(1)와, 커넥터(3)를 사용하여 착탈이 가능한 여러개의 보드(2)들이 꽂혀있다.As shown, the backplane board 4 is fitted with a CPU board 1 and a plurality of boards 2 that can be attached and detached using the connector 3.

종래에는 도시된 보드 1 및 보드 2 등이 삽입되었는지 제거되었는지의 여부를 알아내는 방법으로 보드와 CPU 보드를 풀업(PULL-UP)을 단 신호선으로 연결하여, 해당 신호선을 CPU가 계속 관찰한다.Conventionally, the CPU and the signal line are continuously observed by connecting the board and the CPU board with a signal line of a pull-up by a method of determining whether the illustrated boards 1 and 2 are inserted or removed.

도 2 는 종래 기술에 의하여 보드의 삽입과 제거를 알아내기 위한 신호선을 포함하는 시스템의 구조도를 나타낸 것이다.2 is a structural diagram of a system including a signal line for detecting insertion and removal of a board according to the prior art.

도시된 바와 같이, 보드 1 내의 접지(6)와 연결된 신호선은 CPU 보드내의 저항에 의하여 풀업된다.As shown, the signal line connected to ground 6 in board 1 is pulled up by a resistor in the CPU board.

그러므로, 보드 1이 없으면 신호선은 풀업되어 CPU 보드내의 읽기 포트(5)에 의하여 '1'로 읽히게 된다.Therefore, if there is no board 1, the signal line is pulled up and read as '1' by the read port 5 in the CPU board.

보드 1이 삽입되면 보드 1에 연결되는 신호선이 접지(6)에 이어져 있어서 CPU 보드의 신호선도‘0'으로 읽히게 된다. 그러므로 보드의 삽입과 제거를 알아보기 위하여는 CPU 보드가 상기 신호선을 주기적으로 계속 읽어보면 된다.When the board 1 is inserted, the signal line connected to the board 1 is connected to the ground (6), so the signal line of the CPU board is also read as '0'. Therefore, the CPU board should read the signal line periodically to check the insertion and removal of the board.

그러나 상기와 같은 방식으로 신호선을 사용하게 되면, CPU가 보드가 있는지를 알기위해 주기적으로 읽기 포트(5)를 읽어봄으로써 CPU가 비효율적으로 동작하게 되고 순간적으로 반응하지 못하므로 보드의 삽입과 제거시에 동작해야하는 S/W 동작이 느리게 된다.However, if the signal line is used in the above manner, the CPU reads the read port 5 periodically to see if the board is present. S / W operation that should be operated at will slow down.

본 발명은 상기와 같은 문제점을 해결하기 위하여, 보드의 삽입과 제거시 같은 상태변화를 감지하는 인터럽트를 발생시키므로 CPU가 주기적으로 보드의 존재여부를 나타내는 포트를 읽는 동작을 없애고, 또 보드의 삽입과 제거를 즉각적으로 나타냄으로 빠른 S/W동작을 취할 수 있게 하기 위한 보드의 삽입과 제거를 알아내는 상태 변화 인터럽트 발생 장치 및 방법을 제공하는 것을 목적으로 한다.In order to solve the above problems, the present invention generates an interrupt for detecting the same state change when the board is inserted and removed, thereby eliminating the CPU periodically reading a port indicating the presence of the board. It is an object of the present invention to provide an apparatus and method for generating a state change interrupt that detects insertion and removal of a board so that removal can be immediately indicated so that a quick S / W operation can be performed.

도 1 은 CPU와 보드 및 백플레인 보드를 포함하는 일반적인 시스템의 구조도.1 is a schematic diagram of a typical system including a CPU and a board and a backplane board.

도 2 는 종래 기술에 의하여 보드의 삽입과 제거를 알아내기 위한 신호선을 포함하는 시스템의 구조도.2 is a structural diagram of a system including signal lines for detecting insertion and removal of a board by the prior art;

도 3 은 상태 변화 인터럽트 발생 장치를 포함하는 시스템의 구조도.3 is a structural diagram of a system including a state change interrupt generating device.

도 4 는 본 발명에 의한 상태 변화 인터럽트 발생기의 구성도.4 is a block diagram of a state change interrupt generator according to the present invention;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : CPU 보드 200 : 보드 1100: CPU board 200: Board 1

300 : 커넥터 400 : 백플레인 보드300 connector 400 backplane board

110 : CPU 120 : 읽기 포트110: CPU 120: read port

130 : 풀업 저항 140 : 상태 변화 인터럽트 발생기130: pull-up resistor 140: state change interrupt generator

210 : 접지210: ground

141 : 버퍼 A 142 : 버퍼 B141: buffer A 142: buffer B

143 : D 플립플롭 144 : XOR 게이트143D flip-flop 144 XOR gate

따라서 상기와 같은 목적을 달성하기 위하여 창안된 본 발명의 장치는, 보드의 삽입시 '0'이 되고 보드의 제거시 '1'이 되는 신호선을 입력으로 하는 버퍼 A와; 외부 /읽기-포트가 '0'이 될 때마다 상기 버퍼 A의 출력신호를 CPU의 D0로 입력함으로써, 보드의 장착시 '1'을 탈장시 '0'을 출력하는 버퍼-B; 상기 버퍼 A의 출력을 입력으로 하여 /읽기-포트가 '1'이 되었을 때 해당 입력을 출력하는 D 플립플롭 및 상기 버퍼 A의 출력과 상기 D 플립플롭의 출력을 두 입력으로 하고 출력이 CPU의 INT와 연결되어, 보드의 삽입과 제거시 '1'을 출력하는 XOR 게이트를 포함하여 이루어진 것을 특징으로 한다.Accordingly, the apparatus of the present invention, which is designed to achieve the above object, comprises: a buffer A for inputting a signal line which becomes '0' when the board is inserted and '1' when the board is removed; A buffer-B which outputs '0' when the board is mounted by inputting the output signal of the buffer A to the D0 of the CPU whenever the external / read-port becomes '0'; The output of the buffer A is the input of the flip-flop D and the output of the buffer A and the output of the D flip-flop as two inputs when the read / port becomes '1'. It is connected to INT and is characterized by including XOR gate that outputs '1' when inserting and removing board.

또한 본 발명의 방법은, CPU의 초기화시 /읽기-포트를 읽음으로써 보드가 처음에 장착되어 있는지의 여부를 판단하는 제 1 단계와; 상기 제 1 단계에서 보드가 장착되어 있지 않다면 CPU의 INT를 '0'으로 하여 인터럽트를 발생시키지 않는 제 2 단계와; 상기 제 1 단계에서 보드가 장착되어 있다면 CPU의 INT를 '1'로 하여 인터럽트를 발생시키는 제 3 단계와; 인터럽트가 발생되면 CPU의 인터럽트 서비스 루틴에 의하여 /읽기-포트를 읽는 제 4 단계와; CPU가 /읽기-포트를 읽음으로써 보드 삽입에 대한 소프트웨어를 실행하고 동시에 인터럽트의 발생을 중지시키는 제 5 단계; 인터럽트의 발생이 중지된 후 보드가 제거되면 다시 인터럽트를 발생시키는 제 6 단계 및 인터럽트를 받은 CPU가 인터럽트 서비스 루틴에 의하여 /읽기-포트를 읽음으로써 인터럽트의 발생을 중지시키는 제 7 단계를 포함하여 구성되는 것을 특징으로 한다.The method also includes a first step of determining whether a board is initially mounted by reading a / read-port upon initialization of the CPU; A second step of not generating an interrupt by setting INT of the CPU to '0' if the board is not mounted in the first step; A third step of generating an interrupt by setting INT of the CPU to '1' if the board is mounted in the first step; A fourth step of reading / reading-port by an interrupt service routine of the CPU when an interrupt is generated; A fifth step in which the CPU executes software for board insertion by reading the / read-port and simultaneously stops the generation of an interrupt; A sixth step of generating an interrupt again when the board is removed after the interrupt has been stopped, and a seventh step of stopping the interrupt by reading the read / port by the interrupt service routine by the interrupted CPU. It is characterized by.

본 발명은 상기 도 2 에서 나타낸 바와 같은 단순한 읽기-포트를 상태 변화 인터럽트 발생 장치로 바꾸어 사용함으로써, 종래의 폴링방식으로 보드의 삽입과 제거를 알아내던 방식에서 보드가 삽입되거나 제거되는 순간에만 인터럽트를 발생시키는 방식을 사용할 수 있도록 한다.According to the present invention, by using a simple read-port as shown in FIG. 2 as a state change interrupt generating device, interrupts are generated only when the board is inserted or removed in the conventional polling method. Make it possible to use the method of generating it.

도 3 은 상태 변화 인터럽트 발생 장치를 포함하는 시스템의 구조도를 나타낸 것이다.3 is a structural diagram of a system including a state change interrupt generating device.

도시된 바와 같이, 보드 1 의 접지와 연결되어 있으며 저항에 의하여 풀업되는 신호선은 상태 변화 인터럽트 발생기(7)에 의하여 CPU로 연결된다.As shown, the signal line connected to the ground of the board 1 and pulled up by a resistor is connected to the CPU by the state change interrupt generator 7.

상기 상태 변화 인터럽트 발생기(7)는 /읽기-포트를 사용하여 보드의 삽입과 제거 유무를 인식하여 CPU로 해당 상태에 대한 인터럽트를 발생시킨다.The state change interrupt generator 7 recognizes whether the board is inserted or removed by using the / read-port and generates an interrupt for the state to the CPU.

도 4 는 본 발명에 의한 상태 변화 인터럽트 발생기의 구성도를 나타낸 것이다.4 is a block diagram of a state change interrupt generator according to the present invention.

도시된 바와 같이, 풀업되어 보드의 삽입시 '0'이 되고 보드의 제거시 '1'이 되는 신호선을 입력으로 하는 버퍼 A(141)와; 외부 /읽기-포트가 '0'이 될 때마다 상기 버퍼 A의 출력신호를 CPU의 D0로 입력함으로써, 보드의 장착시 '1'을 탈장시 '0'을 출력하는 버퍼-B(142); 상기 버퍼 A의 출력을 입력으로 하여 /읽기-포트가 '1'이 되었을 때 해당 입력을 출력하는 D 플립플롭(143) 및 상기 버퍼 A의 출력과 상기 D 플립플롭의 출력을 두 입력으로 하고 출력이 CPU의 INT와 연결되어, 보드의 삽입과 제거시 '1'을 출력하는 XOR 게이트(144)를 포함하여 이루어져 있다.As shown, a buffer A 141 which is pulled up and receives a signal line which becomes '0' when the board is inserted and '1' when the board is removed; A buffer-B 142 for outputting a '0' when the board is mounted by inputting the output signal of the buffer A to the D0 of the CPU whenever the external / read-port becomes '0'; When the read / port becomes '1' with the output of the buffer A as an input, the D flip-flop 143 for outputting the corresponding input and the output of the buffer A and the output of the D flip-flop as two inputs are output. It is connected to INT of this CPU and includes XOR gate 144 that outputs '1' when the board is inserted and removed.

이하 도면을 참조하여 본 발명에 의한 상태 변화 인터럽트 발생 장치의 동작에 대하여 상세히 설명하면 다음과 같다.Hereinafter, an operation of an apparatus for generating a state change interrupt according to the present invention will be described in detail with reference to the accompanying drawings.

1. 처음에 CPU가 초기화할때, /읽기-포트를 한번 읽음으로써 CPU의 데이터 버스중의 하나인 DO를 통해서 보드가 처음에 장착 되어 있는지의 여부를 알 수 있다.1. When the CPU initially initializes, it reads / read-port once to see if the board is initially mounted via DO, one of the CPU's data buses.

이때 보드가 장착되어 있지 않다면 XOR 게이트(144)로 입력되는 SIG-A는 ‘1' 이고, /읽기-포트는 항상 '1'이므로 SIG-A가 D 플립플롭에 래치(latch)되어서 SIG-B도 ‘1' 이 된다.At this time, if the board is not mounted, the SIG-A input to the XOR gate 144 is '1', and the / read-port is always '1', so SIG-A is latched on the D flip-flop and thus SIG-B Is also '1'.

2. 그러면 XOR 게이트(144)의 출력인 INT는 ‘0'이 되고 인터럽트가 발생하지 않는 상태가 된다.2. Then, INT, the output of the XOR gate 144, becomes '0' and the interrupt is not generated.

3. 이후 CPU의 인터럽트을 이네이블시킨다.3. Then enable the interrupt of the CPU.

4. 보드가 삽입되면 버퍼 A(141)의 출력인 SIG-A는‘0'이 된다. 그러면 INT는 1'이 되어 인터럽트가 발생한다. 그러면 CPU는 인터럽트 서비스 루틴에서 /읽기-포트를 읽어서 DO가 ‘0'이면 보드가 삽입 되었을 때에 대한 프로그램을 실행한다.4. When the board is inserted, SIG-A, the output of buffer A 141, becomes '0'. INT becomes 1 'and interrupt occurs. The CPU then reads the / read-port from the interrupt service routine and executes a program when the board is inserted if DO is '0'.

5. /읽기-포트를 읽음과 동시에 SIG-B는‘0'이 되고 INT는 0'이 되어서 인터럽트가 발생되지 않는 상태가 된다.5. As soon as the / read-port is read, SIG-B becomes' 0 'and INT becomes 0', so no interrupt is generated.

6. 다시 보드가 제거되면 SIG-A는 1'이 되고 INT가 1'이 되어 인터럽트가 발생하게 된다.6. If the board is removed again, SIG-A becomes 1 'and INT becomes 1' and interrupt occurs.

7. 인터럽트를 받은 CPU가 /읽기-포트를 읽으면 SIG-B는‘1'이 되어서 인터럽트가 발생되지 않는 상태가 된다.7. When the interrupted CPU reads the / read-port, SIG-B becomes '1' and the interrupt is not generated.

상기와 같이 동작되는 본 발명을 이용함으로써 다음과 같은 효과를 얻을 수 있다.The following effects can be obtained by using the present invention operated as described above.

1. 보드의 삽입과 제거같이 상태가 변화하는 순간에 인터럽트를 만들어 내서 상태변화를 감지 할 수 있다.1. It can detect the change of state by generating interrupt at the moment of change of state such as inserting and removing board.

2. 폴링과 같은 CPU가 계속 관여하는 방식을 막으므로 CPU 의 효율이 높게 된다.2. CPU efficiency is high because it prevents the CPU from continuously involved such as polling.

3. 액티브 하이(ACTIVE HIGH), 액티브 로우(ACTIVE LOW)와 같이 한방향의 상태 변화만을 인지하는 인터럽트 방식을 이용해서는 해결되지 않는 인터럽트 형태를 처리할 수 있다.3. It is possible to handle interrupt types that cannot be solved by using interrupt methods that recognize only one-way state changes such as ACTIVE HIGH and ACTIVE LOW.

Claims (2)

보드의 삽입시 '0'이 되고 보드의 제거시 '1'이 되는 신호선을 입력으로 하는 버퍼 A와;A buffer A for inputting a signal line which becomes '0' when the board is inserted and '1' when the board is removed; 외부 /읽기-포트가 '0'이 될 때마다 상기 버퍼 A의 출력신호를 CPU의 D0로 입력함으로써, 보드의 장착시 '1'을 탈장시 '0'을 출력하는 버퍼-B;A buffer-B which outputs '0' when the board is mounted by inputting the output signal of the buffer A to the D0 of the CPU whenever the external / read-port becomes '0'; 상기 버퍼 A의 출력을 입력으로 하여 /읽기-포트가 '1'이 되었을 때 해당 입력을 출력하는 D 플립플롭 및A flip-flop D for outputting the input when the read / port becomes '1' as the output of the buffer A; and 상기 버퍼 A의 출력과 상기 D 플립플롭의 출력을 두 입력으로 하고 출력이 CPU의 INT와 연결되어, 보드의 삽입과 제거시 '1'을 출력하는 XOR 게이트를 포함하여 이루어진 것을 특징으로 하는, 보드의 삽입과 제거를 알아내는 상태 변화 인터럽트 발생 장치.The output of the buffer A and the output of the D flip-flop to the two inputs, the output is connected to the INT of the CPU, comprising a XOR gate for outputting a '1' when inserting and removing the board, the board A state change interrupt generator that detects insertions and removals. CPU의 초기화시 /읽기-포트를 읽음으로써 보드가 처음에 장착되어 있는지의 여부를 판단하는 제 1 단계와;A first step of determining whether the board is initially mounted by reading a / read-port upon initialization of the CPU; 상기 제 1 단계에서 보드가 장착되어 있지 않다면 CPU의 INT를 '0'으로 하여 인터럽트를 발생시키지 않는 제 2 단계와;A second step of not generating an interrupt by setting INT of the CPU to '0' if the board is not mounted in the first step; 상기 제 1 단계에서 보드가 장착되어 있다면 CPU의 INT를 '1'로 하여 인터럽트를 발생시키는 제 3 단계와;A third step of generating an interrupt by setting INT of the CPU to '1' if the board is mounted in the first step; 인터럽트가 발생되면 CPU의 인터럽트 서비스 루틴에 의하여 /읽기-포트를 읽는 제 4 단계와;A fourth step of reading / reading-port by an interrupt service routine of the CPU when an interrupt is generated; CPU가 /읽기-포트를 읽음으로써 보드 삽입에 대한 소프트웨어를 실행하고 동시에 인터럽트의 발생을 중지시키는 제 5 단계;A fifth step in which the CPU executes software for board insertion by reading the / read-port and simultaneously stops the generation of an interrupt; 인터럽트의 발생이 중지된 후 보드가 제거되면 다시 인터럽트를 발생시키는 제 6 단계 및A sixth step of generating an interrupt again when the board is removed after the interruption has been stopped; and 인터럽트를 받은 CPU가 인터럽트 서비스 루틴에 의하여 /읽기-포트를 읽음으로써 인터럽트의 발생을 중지시키는 제 7 단계를 포함하여 구성되는 것을 특징으로 하는, 보드의 삽입과 제거를 알아내는 상태 변화 인터럽트 발생 방법.And a seventh step in which the interrupted CPU stops generating an interrupt by reading a / read-port by an interrupt service routine.
KR1019970043413A 1997-08-30 1997-08-30 A status change interrupt generator detecting board insertion and removal and a method thereof KR100247032B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970043413A KR100247032B1 (en) 1997-08-30 1997-08-30 A status change interrupt generator detecting board insertion and removal and a method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970043413A KR100247032B1 (en) 1997-08-30 1997-08-30 A status change interrupt generator detecting board insertion and removal and a method thereof

Publications (2)

Publication Number Publication Date
KR19990019974A KR19990019974A (en) 1999-03-25
KR100247032B1 true KR100247032B1 (en) 2000-03-15

Family

ID=19519699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970043413A KR100247032B1 (en) 1997-08-30 1997-08-30 A status change interrupt generator detecting board insertion and removal and a method thereof

Country Status (1)

Country Link
KR (1) KR100247032B1 (en)

Also Published As

Publication number Publication date
KR19990019974A (en) 1999-03-25

Similar Documents

Publication Publication Date Title
EP1472608B1 (en) Hot plug interface control method and apparatus
TW469367B (en) Testing of USB hub
US6460143B1 (en) Apparatus and method for awakening bus circuitry from a low power state
US6708278B2 (en) Apparatus and method for awakening bus circuitry from a low power state
US9934187B2 (en) Hot-pluggable computing system
US6138194A (en) Apparatus for sensing movement of a bus card and automatically removing power from the bus card
KR970076286A (en) Computer system including system bus and method of device connection by system bus
US20020010882A1 (en) Integrated circuit device and its control method
MY128290A (en) Method for recovering from a machine check interrupt during runtime
CN104731741B (en) The method and system of hot plug
JPH1139769A (en) Information processor and power saving device
KR20150070291A (en) Virtual gpio
CN112799985B (en) USB interface control method, USB control circuit and intelligent networking equipment mainboard
CN102339236B (en) Method for detecting pluggable storage device and electronic device
US20040003159A1 (en) Method and apparatus for in-band signaling of runtime general purpose events
JPH02224140A (en) Interruption testing device
US6584573B1 (en) Placing a computer system into a sleeping state
CN110647486A (en) PCIe link training method, end equipment and communication system
CN110968352A (en) PCIE equipment resetting system and server system
KR100247032B1 (en) A status change interrupt generator detecting board insertion and removal and a method thereof
US6185645B1 (en) Method for removing power and signals from an inadvertently swapped bus card
US20090210598A1 (en) Multi-core data processor
JP2002050435A (en) Live line insertion.extraction detecting circuit, and live line insertion.extraction detecting method
KR950009457A (en) Automatic termination circuit for SCS host bus adapter
CN201583939U (en) Debugging card device of serial peripheral interface

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091127

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee