KR950009457A - Automatic termination circuit for SCS host bus adapter - Google Patents

Automatic termination circuit for SCS host bus adapter Download PDF

Info

Publication number
KR950009457A
KR950009457A KR1019940023088A KR19940023088A KR950009457A KR 950009457 A KR950009457 A KR 950009457A KR 1019940023088 A KR1019940023088 A KR 1019940023088A KR 19940023088 A KR19940023088 A KR 19940023088A KR 950009457 A KR950009457 A KR 950009457A
Authority
KR
South Korea
Prior art keywords
internal
logic
signal
termination circuit
termination
Prior art date
Application number
KR1019940023088A
Other languages
Korean (ko)
Inventor
엠. 마 마크
Original Assignee
미키오 이시마루
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미키오 이시마루, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 미키오 이시마루
Publication of KR950009457A publication Critical patent/KR950009457A/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0298Arrangement for terminating transmission lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4086Bus impedance matching, e.g. termination

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)

Abstract

호스트 어댑터상에 액티브 종료를 자동적으로 삽입시키거나 제거시키는 SCSI호스트 버스 어댑터에 사용되도록 제공하는 종료회로이다.A termination circuit that is provided for use by a SCSI host bus adapter that automatically inserts or removes an active termination on the host adapter.

종료회로는 호스트 어댑터에 대한 내부 SCSI장치 및/혹은 외부 SCSI장치의 접속의 존재를 자동적으로 감지하여 인에이블 신호를 발생시키는 검출회로를 포함한다. 액티브 종료기는 인에이블 신호에 응답하여 그 종료를 선택적으로 인에이블시킨다.The termination circuit includes a detection circuit that automatically detects the presence of a connection of an internal SCSI device and / or an external SCSI device to the host adapter to generate an enable signal. The active terminator selectively enables the termination in response to the enable signal.

Description

에스씨에스아이 호스트 버스 어댑터용 자동 종료회로Automatic termination circuit for SCS host bus adapter

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 외부 SCSI장치만으로의 접속이 도시된 본 발명의 종료회로 수단을 구비한 호스트 버스 어댑터 기관의 블록도.2 is a block diagram of a host bus adapter engine having termination circuit means of the present invention, showing connections to only external SCSI devices.

Claims (20)

호스트 어댑터상에 액티브 종료기를 자동적으로 삽입시키거나 혹은 제거시키는 SCSI 호스트 버스 어댑터에 사용되는 종료회로로서, 내부SCSI 장치가 접속되었는지에 따라 하이 혹은 로우인 제1논리신호를 발생시키는 내부 커넥터 수단과, 외부 SCSI 장치가 접속되었는지에 따라 하이 혹은 로우인 제2논리신호를 발생시키는 외부 커넥션 수단과, 인에이블 신호에 응답하여 호스트 버스 어댑터상에 종료를 자동적으로 삽입시키거나 제거시키는 액티브 종료기 수단과, 상기 내부 커넥터 수단으로부터의 제1논리신호 및 상기 외부 커넥터 수단으로부터의 제2논리신호에 응답하여, 상기 인에이블 신호를 발생시키는 검출 수단으로 구성되는 것을 특징으로 하는 종료회로.A termination circuit for use in a SCSI host bus adapter that automatically inserts or removes an active terminator on a host adapter, comprising: an internal connector means for generating a first logic signal that is high or low depending on whether an internal SCSI device is connected; External connection means for generating a second logic signal that is high or low depending on whether an external SCSI device is connected, active terminator means for automatically inserting or removing the termination on the host bus adapter in response to an enable signal; And detection means for generating said enable signal in response to a first logic signal from said internal connector means and a second logic signal from said external connector means. 제1항에 있어서, 상기 내부 커넥터 수단은 내부 SCSI 커넥터를 포함하는 것을 특징으로 하는 종료회로.2. A termination circuit according to claim 1, wherein said internal connector means comprises an internal SCSI connector. 제2항에 있어서, 상기 외부 커넥터 수단은 외부 SCSI 커넥터를 포함하는 것을 특징으로 하는 종료회로.3. A termination circuit according to claim 2, wherein said external connector means comprises an external SCSI connector. 제3항에 있어서, 상기 액티브 종료기 수단은 한 쌍의 집적회로 종료기 칩을 포함하는 것을 특징으로 하는 종료회로.4. The termination circuit of claim 3, wherein the active terminator means comprises a pair of integrated circuit terminator chips. 제4항에 있어서, 상기 한 쌍의 집적회로 종료기 칩은 인에이블 신호를 수신하는 인에이블 핀을 각각 구비하는 두개의 9-채널 액티브 종료기로 구성되는 것을 특징으로 하는 종료회로.5. The termination circuit of claim 4, wherein the pair of integrated circuit terminator chips are comprised of two 9-channel active terminators each having an enable pin for receiving an enable signal. 제5항에 있어서, 상기 검출 수단은 상기 제1논리신호를 수신하도록 접속된 제1입력, 상기 제2논리신호를 수신하도록 접속된 제2입력 및 상기 인에이블 신호를 제공하는 출력을 구비하는 제1NOR논리 게이트로 형성되는 게이팅 논리 수단을 포함하는 것을 특징으로 하는 종료회로.6. The apparatus of claim 5, wherein the detecting means has a first input connected to receive the first logic signal, a second input connected to receive the second logic signal, and an output providing the enable signal. And a gating logic means formed of a 1NOR logic gate. 제6항에 있어서, 상기 검출수단은 그 한쪽 단부가 전력공급 전위에 접속되고 그 다른쪽 단부가 상기 제1NOR논리 게이트의 제1입력과 제1내부 노드에 접속된 데1저항기 및 그 한쪽 단부가 전력공급 전위에 접속되고 그 다른쪽 단부가 상기 제1NOR 논리 게이트의 제2입력과 제2내부 노드에 접속된 제2저항기를 포함하는 것을 특징으로 하는 종료회로.7. The detector according to claim 6, wherein the detecting means has one end connected to a power supply potential and the other end connected to a first input and a first internal node of the first NOR logic gate. And a second resistor connected to a power supply potential and the other end thereof connected to a second input of the first NOR logic gate and a second internal node. 제7항에 있어서, 상기 제1내부 노드는 상기 내부 커넥터에 접속되고, 내부 SCSI 장치가 접속되지 않을 때 하이논리레벨에 있고 내부 SCSI장치가 접속될 때 로우논리레벨에 있는 것을 특징으로 하는 종료회로.8. The termination circuit of claim 7, wherein the first internal node is connected to the internal connector and is at a high logic level when no internal SCSI device is connected and at a low logic level when an internal SCSI device is connected. . 제8항에 있어서, 상기 제2노드는 상기 외부 커넥터에 접속되고, 외부 SCSI 장치가 접속되지 않을 때 하이논리레벨에 있고 외부 SCSI 장치가 접속될 때 로우논리레벨에 있는 것을 특징으로 하는 종료회로.9. The termination circuit of claim 8, wherein the second node is connected to the external connector, at a high logic level when no external SCSI device is connected, and at a low logic level when an external SCSI device is connected. 호스트 어댑터상에서 액티브 종료기를 자동적으로 삽입시키거나 제거시키는 SCSI호스트 버스 어댑터에 사용되는 종료회로로서, 인에이블 신호에 응답하여, 호스트 버스 어댑터상에 종료를 자동적으로 삽입시키거나 제거시키는 액티브 종료기와, 내부 커넥터 수단으로부터의 제1논리신호 및 외부 커넥터 수단으로부터의 제2논리신호에 응답하여 상기 인에이블 신호를 발생시키는 검출수단으로 구성되는 것을 특징으로 하는 종료회로.A termination circuit used in a SCSI host bus adapter that automatically inserts or removes an active terminator on a host adapter. An active terminator that automatically inserts or removes a termination on a host bus adapter in response to an enable signal. And detection means for generating said enable signal in response to a first logic signal from a connector means and a second logic signal from an external connector means. 제10항에 있어서, 상기 액티브 종료기 수단은 한 쌍의 집적회로 제어기 칩을 포함하는 것을 특징으로 하는 종료회로.11. A termination circuit according to claim 10, wherein said active terminator means comprises a pair of integrated circuit controller chips. 제11항에 있어서, 상기 한 쌍의 집적회로 종료기 칩은 상기 인에이블 신호를 수신하는 인에이블 핀을 각각 구비하는 두개의 9-채널 액티브 종료기로 구성되는 것을 특징으로 하는 종료회로.12. The termination circuit of claim 11, wherein the pair of integrated circuit terminator chips are comprised of two 9-channel active terminators each having an enable pin for receiving the enable signal. 제12항에 있어서, 상기 검출수단은 상기 제1논리신호를 수신하도록 접속된 제1입력, 상기 제2논리신호를 수신하도록 접속된 제2입력 및 상기 인에이블 신호를 제공하는 출력을 구비하는 제1NOR논리 게이트로 형성된 게이팅 논리 수단을 포함하는 것을 특징으로 하는 종료회로.13. The apparatus of claim 12, wherein the detecting means has a first input connected to receive the first logical signal, a second input connected to receive the second logical signal, and an output providing the enable signal. And a gating logic means formed of a 1NOR logic gate. 제13항에 있어서, 상기 검출수단은 그 한쪽 단부가 전력공급전위에 접속되고 그 다른쪽 단부가 상기 제1NOR논리 게이트의 제1입력과 제1내부 노드에 접속된 제1저항기 및 그 한쪽 단부가 전력공급 전위에 접속되고 그 다른쪽 단부가 상기 제1NOR 논리 게이트의 제2입력과 제2내부 노드에 접속된 제2저항기를 포함하는 것을 특징으로 하는 종료회로.The first resistor and one end thereof connected to the first supply terminal and the first internal node of the first NOR logic gate, and the other end thereof is connected to a power supply potential. And a second resistor connected to a power supply potential and the other end thereof connected to a second input of the first NOR logic gate and a second internal node. 제14항에 있어서, 상기 제1내부 노드는 상기 내부 커넥터에 접속되고, 내부 SCSI장치가 접속되지 않을 때 하이논리레벨에 있고 내부 SCSI장치가 접속될 때 로우논리레벨에 있는 것을 특징으로 하는 종료회로.15. The termination circuit of claim 14, wherein the first internal node is connected to the internal connector, at a high logic level when no internal SCSI device is connected, and at a low logic level when an internal SCSI device is connected. . 제15항에 있어서, 상기 제2노드는 상기 외부 커넥터에 접속되고, 외부 SCSI장치가 접속되지 않을 때 하이논리레벨에 있고 외부 SCSI장치가 접속될 때 로우논리레벨에 있는 것을 특징으로 하는 종료회로.16. The termination circuit of claim 15, wherein the second node is connected to the external connector, at a high logic level when no external SCSI device is connected, and at a low logic level when an external SCSI device is connected. 호스트 어댑터상에 액티브 종료기를 자동적으로 삽입시키거나 제거시키는 SCSI호스트 버스 어댑터에 사용되는 종료회로로서, 호스트 어댑터로의 내부 SCSI장치 및 /혹은 외부 SCSI장치의 접속의 존재를 자동적으로 검출함으로서 인에이블 신호를 발생시키는 수단과, 상기 인에이블 신호에 응답하여 그 종료를 선택적으로 인에이블하는 액티브 종료기 수단으로 구성되는 것을 특징으로 하는 종료회로.Termination circuits used in SCSI host bus adapters that automatically insert or remove active terminators on host adapters. An enable signal by automatically detecting the presence of an internal SCSI device and / or an external SCSI device to the host adapter. And active terminator means for selectively enabling the termination in response to the enable signal. 제17항에 있어서, 상기 액티브 종료기 수단은 한쌍의 집적회로 종료기 칩을 포함하는 것을 특징으로 하는 종료회로.18. The termination circuit of claim 17, wherein the active terminator means comprises a pair of integrated circuit terminator chips. 제18항에 있어서, 상기 한 쌍의 집적회로 종료기 칩은 상기 인에이블 신호를 수신하는 인에이블 핀을 각각 구비하는 두개의 9-채널 액티브 종료기로 구성되는 것을 특징으로 하는 종료회로.19. The termination circuit of claim 18, wherein the pair of integrated circuit terminator chips are comprised of two 9-channel active terminators each having an enable pin for receiving the enable signal. 제19항에 있어서, 상기 검출 수단은 제1논리신호를 수신하도록 접속된 제1입력, 제2논리신호를 수신하도록 접속된 제2입력 및 상기 인에이블 신호를 제공하는 출력으로 구성되는 것을 특징으로 하는 종료 회로.20. The apparatus of claim 19, wherein the detecting means comprises a first input connected to receive a first logical signal, a second input connected to receive a second logical signal, and an output providing the enable signal. To terminate the circuit. ※참고사항: 최초출원 내용에 의하여 공개하는 것임.※ Note: This is to be disclosed based on the initial application.
KR1019940023088A 1993-09-24 1994-09-13 Automatic termination circuit for SCS host bus adapter KR950009457A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12629793A 1993-09-24 1993-09-24
US08/126,297 1993-09-24

Publications (1)

Publication Number Publication Date
KR950009457A true KR950009457A (en) 1995-04-24

Family

ID=22424066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023088A KR950009457A (en) 1993-09-24 1994-09-13 Automatic termination circuit for SCS host bus adapter

Country Status (3)

Country Link
EP (1) EP0645716A1 (en)
JP (1) JPH07168657A (en)
KR (1) KR950009457A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543583B1 (en) * 2003-01-29 2006-01-20 주식회사 미래콤 Scrambler and descrambler for video signal

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH096498A (en) * 1995-05-02 1997-01-10 Symbios Logic Inc Automatic termination of plurality of multiconnectors
US6070206A (en) * 1997-03-31 2000-05-30 Lsi Logic Corporation Method and apparatus for terminating a bus
US6061806A (en) * 1997-05-12 2000-05-09 Lsi Logic Corporation Method and apparatus for maintaining automatic termination of a bus in the event of a host failure
US6029216A (en) * 1997-06-27 2000-02-22 Lsi Logic Corporation Auto-termination method and apparatus for use with either active high or active low terminators
US6092131A (en) * 1997-07-28 2000-07-18 Lsi Logic Corporation Method and apparatus for terminating a bus at a device interface
US5978861A (en) * 1997-09-30 1999-11-02 Iomega Corporation Device and method for continuously polling for communication bus type and termination
US6378025B1 (en) * 1999-03-22 2002-04-23 Adaptec, Inc. Automatic multi-mode termination

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04247742A (en) * 1991-02-01 1992-09-03 Fujitsu Ltd Bus line termination system
US5120909A (en) * 1991-04-26 1992-06-09 Ag Communication Systems Corporation Terminating devices detection and verification circuit
US5272396B2 (en) * 1991-09-05 1996-11-26 Unitrode Corp Controllable bus terminator with voltage regulation
AU5350694A (en) * 1992-10-02 1994-04-26 Compaq Computer Corporation Automatic disabling of termination of a digital computer bus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543583B1 (en) * 2003-01-29 2006-01-20 주식회사 미래콤 Scrambler and descrambler for video signal

Also Published As

Publication number Publication date
EP0645716A1 (en) 1995-03-29
JPH07168657A (en) 1995-07-04

Similar Documents

Publication Publication Date Title
KR890001076A (en) Semiconductor integrated circuit device with gate array and memory
KR970060980A (en) Bidirectional voltage translator
JPS57180140A (en) Mutual connecting defect detector for logic circuit
DE69624791D1 (en) ZWEIWEGSIGNALÜBERTRAGUNGSANORDNUNG
US5612634A (en) Circuit for sensing whether or not an add-in board is inserted into a bus connector of a mother board
KR950009457A (en) Automatic termination circuit for SCS host bus adapter
KR970062925A (en) Low power data processing system and method for interfacing with external device
US7073078B2 (en) Power control unit that provides one of a plurality of voltages on a common power rail
US4808855A (en) Distributed precharge wire-or bus
JP2531503B2 (en) Semiconductor assembly
JPH0223959B2 (en)
JPS6081836A (en) Integrated circuit logic chip
DE69810896D1 (en) Communication error detection on a chip transition
US4544850A (en) Race condition mediator circuit
KR900013609A (en) Event Limit Inspection Structures for Integrated Circuits
US5192883A (en) Interface circuit for semiconductor memory device
KR970049492A (en) Data Processor with Bus Controller
KR960024426A (en) Microcontroller Test Circuit
Kudoh et al. A CMOS gate array with dynamic-termination GTL I/O circuits
KR890016623A (en) Semiconductor integrated circuit device
SU1210213A1 (en) Device for protection against contact chatter
JPH0523452B2 (en)
IES80917B2 (en) Clocking in electronic circuits
JPH05344178A (en) Electric circuit
Lee et al. An lmproved Ground Bounce-Free Output Buffer

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid