KR100244476B1 - 입력버퍼 회로 - Google Patents

입력버퍼 회로 Download PDF

Info

Publication number
KR100244476B1
KR100244476B1 KR1019970021931A KR19970021931A KR100244476B1 KR 100244476 B1 KR100244476 B1 KR 100244476B1 KR 1019970021931 A KR1019970021931 A KR 1019970021931A KR 19970021931 A KR19970021931 A KR 19970021931A KR 100244476 B1 KR100244476 B1 KR 100244476B1
Authority
KR
South Korea
Prior art keywords
input
inverter
input signal
terminal
mos transistor
Prior art date
Application number
KR1019970021931A
Other languages
English (en)
Other versions
KR19980085771A (ko
Inventor
정태형
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970021931A priority Critical patent/KR100244476B1/ko
Publication of KR19980085771A publication Critical patent/KR19980085771A/ko
Application granted granted Critical
Publication of KR100244476B1 publication Critical patent/KR100244476B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Logic Circuits (AREA)

Abstract

본 발명은 입력버퍼의 설계기술에 관한 것으로, 노이즈에 적절히 대응할 수 있도록 하기 위하여, 입력단 인버터와 출력단 인버터로 구성된 입력버퍼회로에 있어서, 상기 입력신호(INPUT)와 내부신호단자(IS2)로 부터 피드백되는 신호를 이용하여, 상기 출력단 인버터에 별도의 경로를 통해 고전위를 공급하거나 접지단자로의 뮤팅경로를 제공하는 입력신호레벨 보상부(23)를 추가하여 구성하였다.
또한, 입력신호의 전달 속도를 향상시키기 위하여, 상기와 같이 입력단 인버터와 출력단 인버터로 구성된 입력버퍼회로에 있어서, 입력신호(INPUT) 및 입력단 인버터의 출력전압을 이용하여 상기 출력단 인버터에 소정시간동안 고전위 공급경로를 제공하거나 접지단자로의 뮤팅경로를 제공하는 전달속도 개선부(33)를 포함하여 구성한 것이다.

Description

입력버퍼 회로
본 발명은 입력버퍼의 설계기술에 관한 것으로, 특히 메모리 반도체 소자의 동작속도가 빨라져 전원이나 신호선에 노이즈가 발생되는 것에 적절히 대응할 수 있도록 안정된 마진을 부여하고,입력신호의 전달속도를 개선한 입력버퍼 회로에 관한 것이다.
도 1은 종래 기술에 의한 입력버퍼 회로도로서 이에 도시한 바와 같이, 입력신호(INPUT)에 대한 로직 드레쉬홀드 전압을 설정하고, 그 로직 드레쉬홀드 전압을 기준으로 입력신호(INPUT)를 반전증폭하는 인버터(11)와; 상기 인버터(11)의 출력전압을 반전증폭하는 인버터(12)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.
입력버퍼 설계시 인버터(11)는 입력신호(INPUT)에 대해 소정의 로직 드레쉬홀드가 설정되어 있다.
따라서, 상기 입력신호(INPUT)가 기 설정된 "로우" 레벨로 공급되면 즉,소정의 로직 드레쉬홀드 전압보다 낮은 레벨로 공급되면 그 입력신호(INPUT)에 의해 상기 인버터(11)의 모스트랜지스터(PM11)가 온되는 반면, 모스트랜지스터(NM11)가 오프되므로 그 인버터(11)의 출력단자 즉, 노드(N1)에 "하이"가 출력된다. 이에 따라 다음 단 인버터(12)의 모스트랜지스터(PM12)가 오프되는 반면 모스트랜지스터(NM12)가 온되어 내부신호단자(IS1)에 "로우"가 출력된다.
한편, 상기 입력신호(INPUT)가 기 설정된 "하이" 레벨로 공급되면, 그 입력신호(INPUT)에 의해 상기 인버터(11)의 모스트랜지스터(PM1)가 오프되는 반면, 모스트랜지스터(NM11)가 온되므로 그 인버터(11)의 출력단자에 "로우"가 출력된다. 이에 따라 다음 단 인버터(12)의 모스트랜지스터(PM12)가 온되는 반면 모스트랜지스터(NM12)가 오프되어 상기 내부신호단자(IS1)에 전원단자전압(VCC) 레벨의 "하이"신호가 출력된다.
그러나, 이와 같은 종래의 입력버퍼 회로에 있어서는 입력신호에 대해 일정한 로직 드레쉬홀드가 설정되어 있어 메모리 반도체 소자의 동작속도에 의해 또는 주변의 환경변화에 의해 전원이나 신호선에 노이즈가 발생되는 경우 이에 적절히 대응할 수 없게 되고, 이로 인하여 안정된 출력을 보장할 수 없게 되는 결함이 있었다. 또한, 회로구성의 특성상 외부의 입력신호에 대한 전달속도가 늦어 고속동작을 요하는 시스템에 적용하는데 어려움이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 입력신호의 레벨 변동에 대해 적절히 대응할 수 있도록 어느정도의 마진을 줄 수 있는 간단한 구성의 회로를 부가한 입력버퍼를 제공함에 있다. 또한, 입력신호의 전달특성을 개선한 입력버퍼를 제공함에 있다.
도 1은 종래 기술에 의한 입력버퍼 회로도.
도 2는 본 발명에 의한 입력버퍼 회로의 일실시 예시도.
도 3은 본 발명에 의한 입력버퍼 회로의 다른 실시 예시도.
도 4는 본 발명에 의한 입력신호 전달속도의 개선효과를 보인 설명도.
도 5는 본 발명에 의한 입력버퍼 회로의 또 다른 실시 예시도.
***도면의 주요 부분에 대한 부호의 설명***
21,22,31,32 : 인버터23 : 입력신호레벨 보상부
33 : 전달속도 개선부
도 2는 본 발명의 제1목적을 달성하기 위한 입력버퍼 회로의 일실시 예시도로서 이에 도시한 바와 같이, 입력신호(INPUT)에 대한 로직 드레쉬홀드 전압을 설정하고, 그 로직 드레쉬홀드 전압을 기준으로 입력신호(INPUT)를 반전증폭하는 인버터(21)와; 상기 인버터(21)의 출력전압을 반전증폭하여 이를 내부신호단자(IS2)에 출력하는 인버터(22)와; 상기 입력신호(INPUT)와 내부신호단자(IS2)로 부터 피드백되는 신호를 이용하여, 상기 인버터(22)에 별도의 경로를 통해 고전위를 공급하거나 접지단자로의 뮤팅경로를 제공하는 입력신호레벨 보상부(23)로 구성하였다.
상기 도 2에서 인버터(21)는 전원단자(VCC)와 접지단자(VSS) 사이에 모스트랜지스터(PM21),(NM21)를 직렬접속하고, 그 모스트랜지스터(PM21),(NM21)의 게이트를 상기 입력신호(INPUT) 단자에 공통접속한 형태로 구성하였다.
상기 도 2에서 인버터(22)는 전원단자(VCC)와 접지단자(VSS) 사이에 모스트랜지스터(PM22),(NM22)를 직렬접속하고, 그 모스트랜지스터(PM22),(NM22)의 게이트를 상기 입력신호(INPUT) 단자에, 드레인 공통접속점을 상기 내부신호단자(IS2)에 각기 접속한 형태로 구성하였다.
상기 도 2에서 입력신호레벨 보상부(23)는 전원단자(VCC)와 접지단자(VSS) 사이에 모스트랜지스터(PM23),(PM24),(NM23),(NM24)를 병렬접속하고, 그 모스트랜지스터(PM24),(NM23)의 게이트를 상기 인버터(21)의 출력단자에, 모스트랜지스터(PM23),(NM24)의 게이트를 상기 내부신호단자(IS2)에 각기 접속한 형태로 구성한 것으로, 이의 작용을 상세히 설명하면 다음과 같다.
입력신호(INPUT)가 기 설정된 레벨 이하의 "로우"로 공급되면, 이에 의해 인버터(21)의 모스트랜지스터(PM21)가 온되는 반면, 모스트랜지스터(NM21)가 오프되므로 그 인버터(21)의 출력노드(N21)에서 "하이"가 출력된다.
또한, 상기 출력노드(N21)에서 출력되는 "하이" 전압에 의해 인버터(22)의 모스트랜지스터(PM22)가 오프되는 반면 모스트랜지스터(NM22)가 온되므로 내부신호단자(IS2)에 "로우" 전압이 출력된다.
이때, 상기 내부신호단자(IS2)에서 출력되는 "로우" 전압에 의해 입력신호레벨 보상부(23)의 모스트랜지스터(PM23)가 온되는 반면, 모스트랜지스터(NM24)가 오프된다. 또한, "로우" 상태로 공급되는 상기 입력신호(INPUT)에 의해 모스트랜지스터(PM24)가 온된다.
이에 따라 상기 모스트랜지스터(PM22),(NM22)의 게이트에는 상기 인버터(21)의 출력노드(N21)에서 공급되는 "하이" 전압과 별도로 경로 즉, 상기 모스트랜지스터(PM23),(PM24)를 통해 전원단자전압(VCC)이 공급되므로 설령, 상기 "로우" 상태로 공급되는 입력신호(INPUT) 노이즈가 발생되더라도 개선된 응답특성을 보이게 된다.
한편, 상기와 반대로 입력신호(INPUT)가 기 설정된 레벨 이상의 "하이"로 공급되면, 이에 의해 인버터(21)의 모스트랜지스터(PM21)가 오프되는 반면, 모스트랜지스터(NM21)가 온되므로 그 인버터(21)의 출력노드(N21)에서 "로우"가 출력된다.
또한, 상기 출력노드(N21)에서 출력되는 "로우" 전압에 의해 인버터(22)의 모스트랜지스터(PM22)가 온되는 반면 모스트랜지스터(NM22)가 오프되므로 내부신호단자(IS2)에 "하이" 전압이 출력된다.
이때, 상기 내부신호단자(IS2)에서 출력되는 "하이" 전압에 의해 입력신호레벨 보상부(23)의 모스트랜지스터(PM23)가 오프되는 반면 모스트랜지스터(NM24)가 온된다. 또한, "하이" 상태로 공급되는 상기 입력신호(INPUT)에 의해 모스트랜지스터(NM23)가 온된다.
이에 따라 상기 모스트랜지스터(PM22),(NM22)의 게이트전압이 더욱 로우 상태로 떨어지므로 설령, 상기 "하이" 상태로 공급되는 입력신호(INPUT)에 노이즈가 발생되더라도 개선된 응답특성을 보이게 된다.
한편, 도 3은 본 발명의 제2목적을 달성하기 위한 입력버퍼 회로의 일실시 예시도로서 이에 도시한 바와 같이, 입력신호(INPUT)에 대한 로직 드레쉬홀드 전압을 설정하고, 그 로직 드레쉬홀드 전압을 기준으로 입력신호(INPUT)를 반전증폭하는 인버터(31)와; 상기 인버터(31)의 출력전압을 반전증폭하여 이를 내부신호단자(IS2)에 출력하는 인버터(32)와; 상기 입력신호(INPUT)의 전달속도를 향상시키기 위하여, 그 입력신호(INPUT) 및 인버터(31)의 출력전압을 이용하여 상기 인버터(32)에 소정시간동안 고전위 공급경로를 제공하거나 접지단자로의 뮤팅경로를 제공하는 전달속도 개선부(33)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 도 4를 참조하여 상세히 설명하면 다음과 같다.
먼저, 입력신호(INPUT)가 "로우"에서 "하이"로 천이될 때 그 천이속도가 종래에 비하여 빨라지는 이유를 설명한다.
입력신호(INPUT)가 기 설정된 "로우"로 공급될 때, 이에 의해 인버터(31)의 모스트랜지스터(PM31)가 온되고, 모스트랜지스터(NM31)가 오프되어 노드(N36)측으로 "하이"가 공급된다. 이로 인하여 모스트랜지스터(PM32)가 오프되는 반면 모스트랜지스터(NM32)가 온되어 내부신호단자(IS2)에 "로우"가 출력된다.
이때, 상기 노드(N36)의 "하이" 전압에 의해 모스트랜지스터(PM36)가 오프되는 반면, 상기 "로우"로 공급되는 입력신호(INPUT)에 의해 모스트랜지스터(PM35)가 온되므로 그 모스트랜지스터(PM35)를 통해 모스트랜지스터(NM34)의 게이터에 "하이" 전압이 공급되어 그가 온상태로 된다.
이와 같은 상태에서 상기 입력신호(INPUT)가 "하이"로 천이되면, 이에 의해 모스트랜지스터(PM31)가 오프되는 반면 모스트랜지스터(NM31)가 온되고, 이로인하여 상기 노드(N36)의 전압이 점차 "로우"로 천이되는데, 그 전압에 의해 모스트랜지스터(PM36)가 충분히 오프될때까지 모스트랜지스터(NM33),(NM34)가 온상태를 유지하므로 결국, 상기 모스트랜지스터(NM31)와 상기 모스트랜지스터(NM33)가 병렬로 동작하게 되고, 이에 의해 그 모스트랜지스터(NM31)의 채널(사이즈)이 증가된 효과가 나타난다.
이로인하여, 상기 노드(N36)의 전압이 상기 모스트랜지스터(NM31) 및 모스트랜지스터(NM33),(NM34)를 통해 급속히 로우 레벨로 천이되어 상기 내부신호(IS2)가 "로우"에서 "하이"상태로 천이되는 시간이 그만큼 빨라지게 된다. 다시말해서 내부신호(IS2)의 전달속도가 도 4에서와 같이 빨라지게 된다.
여기서, 노드(N35)와 모스트랜지스터(PM36)의 게이트 사이에 지연기(D32)를 사용한 이유는 상기와 같이 입력신호(INPUT)가 "로우"에서 "하이"로 천이되거나, "하이"에서 "로우"로 천이될 때 그 모스트랜지스터(PM36)의 턴온시간을 지연시키고 턴오프시간을 빠르게 하여 상기 모스트랜지스터(NM33)의 온시간이 그만큼 연장되도록 하기 위함이며, 이와 같은 지연기(D32)는 낸드게이트와 인버터 소자 등을 이용하여 용이하게 구현할 수 있다.
한편, 입력신호(INPUT)가 "하이"에서 "로우"로 천이될 때 그 천이속도가 종래에 비하여 빨라지는 이유를 설명한다.
입력신호(INPUT)가 기 설정된 "하이"로 공급될 때, 이에 의해 인버터(31)의 모스트랜지스터(PM31)가 오프되고, 모스트랜지스터(NM31)가 온되어 노드(N36)측에 "로우"가 공급된다. 또한, 상기 "하이"로 공급되는 입력신호(INPUT)에 의해 모스트랜지스터(NM36)가 온되고, 이로 인하여 모스트랜지스터(PM33)의 게이트에 "로우"가 공급되므로 그가 온상태로 된다.
이와 같은 상태에서, 상기 입력신호(INPUT)가 "로우"로 천이되면, 이에 의해 모스트랜지스터(PM31)가 온되는 반면 모스트랜지스터(NM31)가 온되고, 이로인하여 상기 노드(N36)의 전압이 점차 "하이"로 천이되는데, 그 전압에 의해 모스트랜지스터(NM35)가 온되고, 상기 "로우"로 공급되는 입력신호(INPUT)에 의해 모스트랜지스터(NM36)가 오프되어 모스트랜지스터(PM33)가 충분히 오프될때까지 모스트랜지스터(PM34)가 온상태를 유지하므로 결국, 상기 모스트랜지스터(PM31)와 상기 모스트랜지스터(PM34)가 병렬로 동작하게 되고, 이에 의해 그 모스트랜지스터(PM31)의 채널(사이즈)이 증가된 효과가 나타난다.
이로인하여, 상기 노드(N36)의 전압이 상기 모스트랜지스터(PM31),(PM34)를 통해 급속히 "하이" 레벨로 천이되어 상기 내부신호(IS2)가 "하이"에서 "로우"상태로 천이되는 시간이 그만큼 빨라지게 된다. 다시말해서 내부신호(IS2)의 전달속도가 도 4에서와 같이 빨라지게 된다.
여기서, 노드(N35)와 모스트랜지스터(NM35)의 게이트 사이에 지연기(D31)를 사용한 이유는 상기와 같이 입력신호(INPUT)가 "로우"에서 "하이"로 천이되거나, "하이"에서 "로우"로 천이될 때 그 모스트랜지스터(NM35)의 턴온시간을 지연시키고 턴오프시간을 빠르게 하여 상기 모스트랜지스터(PM33)의 온시간이 그만큼 연장되도록 하기 위함이며, 이와 같은 지연기(D31)도 낸드게이트와 인버터 소자 등을 이용하여 용이하게 구현할 수 있다.
한편, 도 5는 본 발명의 또 다른 실시예를 보인 것으로, 전반적인 동작과정은 도 4와 동일하다. 단, 도 4와 비교할 때 내부신호(IS2)를 인버터(I51)를 통해 피드백시켜 전달속도 개선부(43)의 모스트랜지스터(NM55),(PM56)의 동작을 제어하도록 한 것이 다른 점이다.
이상에서 상세히 설명한 바와 같이, 본 발명은 입력신호와 내부신호단자로 부터 피드백되는 신호를 이용하여, 입력단의 인버터에 별도의 경로를 통해 고전위를 공급하거나 접지단자로의 뮤팅경로를 제공하는 입력신호레벨 보상부를 추가함으로써 입력신호의 레벨 변동에 대해 적절히 대응할 수 있게 되고, 이로 인하여 시스템의 동작을 안정화 시킬 수 있는 효과가 있다.
또한, 입력신호 및 출력단 인버터의 출력전압을 이용하여 입력단 인버터에 소정시간동안 고전위 공급경로를 제공하거나 접지단자로의 뮤팅경로를 제공함으로써 입력신호를 전달속도를 향상시킬 수 있는 효과가 있다.

Claims (5)

  1. 입력신호(INPUT)에 대한 로직 드레쉬홀드 전압을 설정하고, 그 로직 드레쉬홀드 전압을 기준으로 입력신호(INPUT)를 반전증폭하는 인버터(21)와; 상기 인버터(21)의 출력전압을 반전증폭하여 이를 내부신호단자(IS2)에 출력하는 인버터(22)와; 상기 입력신호(INPUT)와 내부신호단자(IS2)로 부터 피드백되는 신호를 이용하여, 상기 인버터(22)에 별도의 경로를 통해 고전위를 공급하거나 접지단자로의 뮤팅경로를 제공하는 입력신호레벨 보상부(23)로 구성한 것을 특징으로 하는 입력버퍼 회로.
  2. 제1항에 있어서, 입력신호레벨 보상부(23)는 전원단자(VCC)와 접지단자(VSS) 사이에 모스트랜지스터(PM23),(PM24),(NM23),(NM24)를 병렬접속하고, 그 모스트랜지스터(PM24),(NM23)의 게이트를 상기 인버터(21)의 출력단자에, 모스트랜지스터(PM23),(NM24)의 게이트를 상기 내부신호단자(IS2)에 각기 접속하여 구성한 것을 특징으로 하는 입력버퍼 회로.
  3. 입력신호(INPUT)에 대한 로직 드레쉬홀드 전압을 설정하고, 그 로직 드레쉬홀드 전압을 기준으로 입력신호(INPUT)를 반전증폭하는 인버터(31)와; 상기 인버터(31)의 출력전압을 반전증폭하여 이를 내부신호단자(IS2)에 출력하는 인버터(32)와; 상기 입력신호(INPUT)의 전달속도를 향상시키기 위하여, 그 입력신호(INPUT) 및 인버터(31)의 출력전압을 이용하여 상기 인버터(32)에 소정시간동안 고전위 공급경로를 제공하거나 접지단자로의 뮤팅경로를 제공하는 전달속도 개선부(33)로 구성한 것을 특징으로 하는 입력버퍼 회로.
  4. 제3항에 있어서, 고전위 공급경로와 접지단자로의 뮤팅경로는 입력신호(INPUT) 천이시 상기 인버터(31)의 모스트랜지스터와 병렬로 연결되는 모스트랜지스터(PM34),(NM33)를 포함하여 구성한 것을 특징으로 하는 입력버퍼 회로.
  5. 제3항에 있어서, 고전위 공급경로와 접지단자로의 뮤팅경로가 온되는 시간을 연장시키기 위하여, 지연기(D31),(D32)를 더 포함하여 구성한 것을 특징으로 하는 입력버퍼 회로.
KR1019970021931A 1997-05-30 1997-05-30 입력버퍼 회로 KR100244476B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970021931A KR100244476B1 (ko) 1997-05-30 1997-05-30 입력버퍼 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970021931A KR100244476B1 (ko) 1997-05-30 1997-05-30 입력버퍼 회로

Publications (2)

Publication Number Publication Date
KR19980085771A KR19980085771A (ko) 1998-12-05
KR100244476B1 true KR100244476B1 (ko) 2000-02-01

Family

ID=19507874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970021931A KR100244476B1 (ko) 1997-05-30 1997-05-30 입력버퍼 회로

Country Status (1)

Country Link
KR (1) KR100244476B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100569551B1 (ko) * 1998-12-24 2006-07-19 주식회사 하이닉스반도체 데이타 전달장치

Also Published As

Publication number Publication date
KR19980085771A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
EP0608489B1 (en) Low-to-high voltage translator with latch-up immunity
US10305474B2 (en) High voltage output driver with low voltage devices
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
KR950003017B1 (ko) 저 노이즈 cmos 출력 버퍼 회로
US5717342A (en) Output buffer incorporating shared intermediate nodes
US5239211A (en) Output buffer circuit
US5469097A (en) Translator circuit with symmetrical switching delays
US6265931B1 (en) Voltage reference source for an overvoltage-tolerant bus interface
US7750689B1 (en) High voltage switch with reduced voltage stress at output stage
KR100241201B1 (ko) 버스홀드회로
KR0132780B1 (ko) 집적 논리 회로
KR100244476B1 (ko) 입력버퍼 회로
US6903610B2 (en) Operational amplifying circuit and push-pull circuit
US20030189448A1 (en) MOSFET inverter with controlled slopes and a method of making
KR100486119B1 (ko) 고속대칭 버퍼형 반도체집적회로의 전압레벨 쉬프터
JPH0318119A (ja) 相補形金属酸化物半導体トランスレータ
US6304112B1 (en) Integrated circuit provided with a fail-safe mode
US20240113712A1 (en) Output buffer circuit and semiconductor device
KR100258853B1 (ko) 데이타 출력 버퍼 회로
KR960013857B1 (ko) 데이타 출력버퍼
US6731156B1 (en) High voltage transistor protection technique and switching circuit for integrated circuit devices utilizing multiple power supply voltages
JP3457392B2 (ja) 半導体集積回路
KR0147469B1 (ko) 출력 노이즈 감소회로
KR100239717B1 (ko) 데이타 출력버퍼
KR100243263B1 (ko) Rc 오실레이터용 슈미트트리거 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee