KR100244463B1

KR100244463B1 - 반도체 소자의 기판전원 발생회로

Info

Publication number: KR100244463B1
Application number: KR1019970013987A
Authority: KR
Inventors: 정승호
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1997-04-16
Filing date: 1997-04-16
Publication date: 2000-02-01
Also published as: JPH10323022A; JP2961533B2; KR19980077023A; US6011426A

Abstract

본 발명은 반도체 소자의 기판전원을 발생하는 기판전원 발생회로에 관한 것으로, 정상모드 일 때와 번인 모드 일 때 서로 다른 주파수를 출력하고, 정상모드에서는 주변회로에 사용되는 전원(VCL)을 펌핑하고, 번인(Burn-in)모드에서는 워드라인 구동용 전원(VCH)을 펌핑하여 기판전원을 발생함으로써, 간단한 모드 판단 회로를 추가함으로써 기판전원의 공급능력을 향상시키고 차지펌프에서 소비되는 전류를 감소시킬 수 있는 효과가 있다.

Description

반도체 소자의 기판전원 발생회로

본 발명은 반도체 소자의 기판전원을 발생하는 기판전원 발생회로에 관한 것으로, 특히 정상모드의 발진 주파수와 번인(Burn-in) 모드의 발진 주파수를 달리하고 구분된 발진 주파수에 따라 기판전원을 펌핑하는, 반도체 소자의 기판전원 발생회로에 관한 것이다.

도 1은 종래 반도체 소자의 기판전원 발생회로에 관한 것으로, 소정 주파수를 갖는 전압(OSCV)을 발생하는 발진부(1)와; 상기 발진부(1)의 출력전압(OSCV)을 펌핑하여 기판전원(VBB)을 발생하는 제1차지펌프(2)와; 번인 모드를 인식하여 그에따른 신호(

)를 출력하는 번인 검출부(3)와; 상기 신호(

)를 펌핑하여 기판전원(VBB)을 발생하는 제2차지펌프(4)로 구성된다.

이와 같은 종래 회로의 동작은 다음과 같다.

소정 주파수를 갖는 전압(OSCV)이 발진부에서 발생되고, 제1차지펌프(2)는 상기 전압(OSCV)을 펌핑하여 기판전원(VBB)을 발생하고, 그 기판전원(VBB)은 반도체 소자에 인가된다. 이때, 번인 검출부(3)의 출력신호(

)의 레벨은 로우이다.

한편, 상기와 같이 정상모드로 동작하는 도중에 번인 모드가 되면, 번인 검출부(3)는 출력신호(

)의 레벨을 하이레벨로 출력하고, 제2차지펌프(4)는 그 출력신호(

)를 펌핑하여 기판전원(VBB)으로 출력한다.

상기 제2차지펌프(2)에서 펌핑된 기판전원(VBB)의 레벨은 정상 모드에서 상기 제1차지펌프(2)에서 펌핑된 기판전원(VBB)의 레벨보다 높다.

이와 같이, 번인 모드가 되면 별도의 차지펌프를 사용하여 레벨이 높은 기판전원(VBB)을 발생함으로써, 번인 모드에서 기판전원(VBB) 전류로 인해 발생할 수 있는 래치-업(latch up) 등의 특성 열화를 방지할 수 있게 된다.

그러나, 상기와 같이 동작하는 종래 반도체 소자의 기판전원 발생 회로는 번인모드에서 동작하는 차지펌프가 별도로 추가됨으로 인해, 두개의 차지펌프에서 소비하는 전류의 양이 많아지며, 동일한 하드웨어가 이중으로 구성되어 있음으로 인해 비효율적으로 동작하는 문제점이 있다.

따라서, 본 발명은, 기판전원의 공급능력을 향상시키고, 차지펌프에서 소비되는 전류를 감소하는 것을 목적으로 한다.

이와 같은 목적을 달성하기 위한 본 발명은, 정상모드와 번인모드 일때 출력신호(

)의 논리상태를 달리하여 출력하는 번인 검출부와; 상기 번인검출부의 출력신호에 따라 정상모드 일때와 번인모드 일때에 각각 해당하는 제1, 제2전원전압을 출력하는 모드 판단부와; 상기 제1, 제2전원전압에 따라 각각 다른 발진주파수의 전압(OSCV)을 출력하는 발진부와; 상기 발진부의 출력전압(OSCV)을 펌핑하여 기판전원을 발생하는 차지펌프를 포함하여 구성된다.

제1도는 종래 반도체 소자의 기판전원 발생회로의 구성도.

제2도는 본 발명 반도체 소자의 기판전원 발생회로의 구성도.

제3도는 제2도의 모드 판단부의 상세 회로도.

제4도는 제3도의 입출력 파형도.

제5도는 제2도의 발진부의 입출력 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 발진부 2 : 제1차지펌프

3 : 번인 검출부 4 : 제2차지펌프

5 : 모드 판단부 INV1, INV2 : 인버터

N : 엔모스 트랜지스터 P1, P2 : 피모스 트랜지스터

도 2는 본 발명 반도체 소자의 기판전원 발생회로의 구성도로서, 이에 도시한 바와 같이, 정상모드 일때와 번인모드 일때 출력신호(

)의 논리상태를 달리하여 출력하는 번인 검출부(3)와; 상기 출력신호(

)가 로우 레벨이면 제1전원전압을 출력하고, 하이 레벨이면 제2전원전압을 출력하는 모드 판단부(5)와; 상기 모드 판단부(5)의 출력전압에 따라 각각 다른 발진주파수를 갖는 전압(OSCV)을 출력하는 발진부(1)와; 상기 발진부(1)의 출력전압(OSCV)을 펌핑하여 기판전원(VBB)을 발생하는 차지펌프(2)로 구성되며, 상기 제1전원전압은 주변 회로에 사용되는 전원(VCL)이며, 상기 제2전원전압은 워드라인 구동용 승압 전원(VCH) 이다.

또한, 도 3은 상기 모드 판단부(5)의 상세 회로도로서, 이에 도시한 바와 같이, 상기 번인 검출부(3)의 출력신호(

)가 로우레벨이면 워드라인 구동용 승압 전원(VCH)을 출력하고, 하이레벨이면 로우레벨 신호를 출력하는 제1 및 제2인버터(INV1)(INV2)와; 상기 출력신호(

)를 게이트로 입력받고 소스는 전원(VCL)에 연결된 제1피모스 트랜지스터(P1)와; 상기 제1인버터(INV1)의 출력을 게이트로 입력받고 드레인은 상기 제1피모스 트랜지스터(P1)의 드레인과 연결되며, 소스는 출력단(A)과 연결된 엔모스트랜지스터(N)와; 상기 제2인버터(INV2)의 출력을 게이트로 입력받고 소스는 워드라인 구동용 승압 전원(VCH)에 연결되며 드레인은 상기 출력단(A)과 연결된 제2피모스 트랜지스터(P2)로 구성한다.

이와 같이 구성한 본 발명의 동작을 정상 모드와 번인 모드로 구분하여 설명한다.

먼저, 정상 모드에서, 번인 검출부(3)의 출력신호(

)는 로우레벨이 되며, 그에 따라 모드 판단부(5)의 제1 및 제2인버터(INV1)(INV2)는 워드라인 구동용 승압 전원(VCH)을 각각 출력하며, 제1피모스 트랜지스터(P1)는 상기 로우레벨의 출력신호(

)를 게이트로 입력받아 턴온 된다.

상기 제1인버터(INV1)에서 출력되는 전원(VCH)에 의해 상기 제1피모스 트랜지스터(P1)와 직렬 연결된 엔모스 트랜지스터(N)가 턴온 됨으로써, 주변회로에서 사용되는 전원(VCL)이 출력단(A)을 통하여 출력된다.

도 4는 상기 모드 판단부(5)의 입력(

)과 출력단(A)의 출력에 대한 타이밍 도이다.

한편, 상기 제2인버터(INV2)에 의해 출력되는 전원(VCH)은 제2피모스 트랜지스터(P2)의 게이트에 공급됨으로 인해 그 제2피모스 트랜지스터(P2)는 턴오프된다.

상기 모드 판단부(5)에서 출력되는 전원(VCL)은 발진부(1)로 입력되며, 그 전원(VCL)의 크기에 따라 발진 주파수가 결정된다. 도 5는 상기 모드 판단부(5)의 시뮬레이션에 따른 파형도로서, 입력 전원(VCL 또는 VCH)에 따른 발진 주파수가 도시되며, 이에 도시된 바와 같이, 상기 전원(VCL)의 전압이 5[V] 이면, 발진 주파수의 주기는 약 24[nS]가 된다.

발생된 주파수(OSCV)는 차지펌프(2)에서 펌핑된 후 기판전압(VBB)으로 공급된다.

다음으로 번인 모드에 대하여 설명한다.

정상모드로 동작하는 도중에서 번인 모드가 되면, 번인 검출부(3)의 출력신호(

)는 하이레벨이 되며, 그에따라 상기 모드 판단부(5)의 제1 및 제2인버터(INV1)(INV2)의 출력은 로우레벨이 되며, 상기 제1피모스 트랜지스터(P1)는 턴오프 된다.

상기 제2인버터(INV2)의 출력이 로우레벨이 됨으로써, 제2피모스 트랜지스터(P2)는 턴온 되며, 그에따라 전원(VCH)이 출력단(A)을 통하여 출력된다.

상기 전원(VCH)은 상기 발진부(1)로 입력되고, 도 5에 도시된 바와 같이, 그 전원(VCH)의 전압이 7[V] 이면, 발진 주파수의 주기는 약 18[nS]가 된다.

한편, 상기 엔모스 트랜지스터(N)의 게이트 구동전압을 전원(VCH)을 사용하지 않고 전원(VCL)을 사용하거나 그 전원(VCL)의 레벨보다 낮은 레벨의 전압을 사용하게 되면, 그 엔모스 트랜지스터(N)의 전압 강하로 인해 출력단(A)을 통하여 출력되는 전압(VCL) 레벨이 낮아질 수 있다.

위에서 설명한 바와 같이, 본 발명은 정상모드에서 번인모드로 변경되면 발진부에 입력되는 입력 레벨이 달라짐으로써, 정상모드에서는 주변회로에서 사용되는 전원(VCL)을 펌핑하고, 번인모드에서는 위드라인 구동용 승압 전원(VCH)을 펌핑함으로써, 별도의 펌핑회로를 부가하지 않고, 모드 판단 회로를 추가함으로써, 기판전원의 공급능력을 향상시키고 차지펌프에서 소비되는 전류를 감소시킬 수 있는 효과가 있다.

Claims

정상모드와 번인모드 일때 출력신호(
)의 논리상태를 달리하여 출력하는 번인 검출부와; 상기 번인검출부의 출력신호에 따라 정상모드 일때와 번인모드 일때에 각각 해당하는 제1, 제2전원전압을 출력하는 모드 판단부와; 상기 제1, 제2전원전압에 따라 각각 다른 발진주파수의 전압(OSCV)을 출력하는 발진부와; 상기 발진부의 출력전압(OSCV)을 펌핑하여 기판전원을 발생하는 차지펌프를 포함하여 구성하는 것을 특징으로 하는 반도체 소자의 기판전원 발생회로.
제1항에 있어서, 상기 모드 판단부는, 상기 번인검출부의 출력신호가 로우레벨이면 제1전원전압을, 하이레벨이면 제2전원전압을 각각 출력하는 것을 특징으로 하는 반도체 소자의 기판전원 발생회로.
제1항에 있어서, 상기 제1전원전압을 주변회로에서 사용되는 전원(VCL)이며, 상기 제2전원전압은 워드라인 구동용 승압전원(VCH) 임을 특징으로 하는 반도체 소자의 기판전원 발생회로.
제1항에 있어서, 상기 모드 판단부는, 상기 번인 검출부의 출력신호를 입력으로 하는 제1 및 제2인버터와; 상기 번인검출부의 출력신호를 게이트로 입력받고 소스는 상기 제1전원전압에 연결된 제1피모스 트랜지스터와; 상기 제1인버터의 출력을 게이트로 입력받고 드레인은 상기 제1피모스 트랜지스터의 드레인과 연결되며, 소스는 상기 발진부와 연결되는 출력단과 연결된 엔모스 트랜지스터와; 상기 제2인버터의 출력을 게이트로 입력받고 소스는 상기 제2전원전압에 연결되며 드레인은 상기 출력단과 연결된 제2피모스 트랜지스터로 구성된 반도체 소자의 기판전원 발생회로.
제1항에 있어서, 상기 발진부는 상기 제1전원전압이 입력될때 출력되는 발진 주파수의 주기보다, 상기 제2전원전압이 입력될때 출력되는 발진 주파수의 주기가 더 작은 값을 갖는 것을 특징으로 하는 반도체 소자의 기판전원 발생회로.
제5항에 있어서, 상기 모드 판단부는 상기 제1전원전압이 5[V] 이면 주기가 24[nS]인 전압을 출력하고, 상기 제2전원전압이 7[V] 이면 주기가 18[nS]인 전압을 출력하는 것을 특징으로 하는 반도체 소자의 기판전원 발생회로.