KR100244222B1 - 매트릭스 형태의 영상 신호를 트랜스 포우징하는방법 및 장치 - Google Patents

매트릭스 형태의 영상 신호를 트랜스 포우징하는방법 및 장치 Download PDF

Info

Publication number
KR100244222B1
KR100244222B1 KR1019970070060A KR19970070060A KR100244222B1 KR 100244222 B1 KR100244222 B1 KR 100244222B1 KR 1019970070060 A KR1019970070060 A KR 1019970070060A KR 19970070060 A KR19970070060 A KR 19970070060A KR 100244222 B1 KR100244222 B1 KR 100244222B1
Authority
KR
South Korea
Prior art keywords
memory
row
signal
image signal
unit
Prior art date
Application number
KR1019970070060A
Other languages
English (en)
Other versions
KR19990050869A (ko
Inventor
허원준
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970070060A priority Critical patent/KR100244222B1/ko
Publication of KR19990050869A publication Critical patent/KR19990050869A/ko
Application granted granted Critical
Publication of KR100244222B1 publication Critical patent/KR100244222B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43Hardware specially adapted for motion estimation or compensation
    • H04N19/433Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H04N19/122Selection of transform size, e.g. 8x8 or 2x4x8 DCT; Selection of sub-band transforms of varying structure or type
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H04N19/45Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder performing compensation of the inverse transform mismatch, e.g. Inverse Discrete Cosine Transform [IDCT] mismatch
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/015High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

영상 매트릭스 신호를 트랜스포우징하는 방법 및 장치. 하나의 메모리부가 제공되고 기록제어회로는 입력하는 그 영상 매트릭스 신호의 로우들을 그 메모리부의 로우 단위와 칼럼 단위 중 어느 한 단위로 시프트하며 그 메모리부에 기록하고, 리드제어회로는 그 메모리부에 저장된 영상 매트릭스 신호를 그 메모리부의 로우 단위와 칼럼 단위 중 기록시와 다른 한 단위로 시프트하며 리드 한다. 한편, 리드 중 시프트로 인해 비워지는 메모리부의 부분에는 입력하는 다음 영상 매트릭스 신호의 로우들이 리드시와 동일한 단위로 기록된다.

Description

매트릭스 형태의 영상 신호를 트랜스 포우징하는 방법 및 장치
본 발명은 매트릭스 형태의 영상 신호를 트랜스 포우징하는 방법 및 장치에 관한 것이다.
이 매트릭스 형태의 영상 신호를 트랜스 포우징하는 방법 및 장치는 MPEG(Moving Picture Exepert Group)신호와 같은 압축된 매트릭스 형태의 영상 비트스트림을 디코딩 하기 위한 비디오 디코더에 사용되어진다.
잘 알려진바와 같이, 최근에 고 선명 (HD: High Definition)텔레비젼 방송 방식이 개발되었으며, 일부 나라들에서는 부분적으로 고 선명 텔레비젼 방송 방식을 시험적으로 운용하고 있다. 이 고 선명 텔레비젼 방식의 운용에 따라 방송국들에서는 고 선명 텔레비젼 방식에 맞는 신호를 송출하며 이 신호는 고 선명 텔레비젼 수신기(이하에서, HD TV)에 의해 처리되도록 만들어진다. 한편, 현재 미국 ATSC(advanced television systems committe)의 고 선명 텔레비젼 방식에 따른 신호는 두 종류로 구분된다. 한 종류는 고해상도를 갖는 화상들을 위한 HD급 신호이고, 다른 한 종류는 보통의 해상도를 갖는 화상을 위한 SD(standard difinition)급 신호(이하에서, SD 신호)이다. 이 SD급 신호는 위 HD급 신호에 비해 전송 데이터 량이 적은 경우이다. HD TV는 기본적으로 이러한두가지 영상 데이터를 처리할 수 있게 되어 있다.
여기서, 방송국들과 수신기들사이에 4가지의 경우들이 발생될 수 있다. 첫째는 HD 신호를 HD 신호급으로 디스플레이하는 경우이고, 둘째는 HD 신호를 SD 신호급으로 디스플레이 하는 경우이다. 셋째는 SD 신호를 HD 신호급으로디스플레이하는 경우이고, 넷째는 SD 신호를 SD 신호급으로 디스플레이하는 경우이다. 위 첫째, 셋째 및 넷째의 경우들은 HD TV들이 그들 시스템의 퍼포먼스상 수신되는 신호들을 처리하는데 별 무리가 없으나, 두 번째의 경우는 HD TV가 수신된 신호를 디스플레이 하는데 있어서 퍼포먼스(performance)상의 문제를 야기 시키게 된다. 즉, 시각적으로 화면이 깨지게 보이는 것 같은 문제점 등이 발생하게 된다.
따라서, HD 신호를 SD 신호급으로 디스플레이 하는 경우, 수신된 HD신호의 퍼포먼스를 어느 정도 떨어 뜨릴 필요가 있게 된다. 예로서, HD 신호로서의 20MHz의 MPEG 신호를 SD 신호급으로서의 6MHz의 MPEG 신호로 만들어야 한다. 이와 같이 HD신호의 퍼포먼스를 낮춘다는 것은 해상도를 낮춘다는것과 같은 의미이다. 일반적으로 HD신호의 퍼포먼스를 낮추기 위해서 그 HD신호 중 일정 주파수 이상의 고 주파수 영역을 제거 한다. 이와같이, SD 신호급에 적합하게 일정 고 주파수 영역을 제거한 8 x 8 매트릭스 형태의 HD 신호는 8 x 4 HD 신호로 된다. 이 8 x 4 HD 신호가 SD 신호급으로 디스 플레이 될 때 그 해상도는 8 x 8 HD신호에 비해 떨어지나 화면이 깨지는 것과 같은 문제점은 방지된다. 한편, 8 x 8 매트릭스 형태의 SD 신호는 HD TV상에서 그대로 디스플레이 된다.
전술된바와 이유로 인해, HD TV는 기본적으로 8 x 8 HD 신호 및 8 x 4 HD 신호 모두를 처리 할 수 있어야 한다. 이하에서, 일반적인 HD TV에 대해서 제1도 내지 제3도를 참조하여 설명하기로 한다.
제1도에 나타낸바와같이, 방송국으로부터 압축된 영상 비트 스트림을 전송하면, 일반적인 HD TV는 안테나Ant.,를 통해 수신된 영상 비트스트림들 중 원하는 영상 비트 스트림을 튜너10를 통해 동조하고, 이 동조된 영상 비트 스트림은 수신된 영상 비트스트림은 복조기20에 의해 복조된다. 여기서, 이 영상 비트 스트림은 MPEG 신호로서 소정의 매트릭스 형태를 갖는다. 한편, 그 복조된 영상 비트 스트림은 비디오 디코더30에서 복원된 후 VDP(Video Display Processor)40에 의해 디스플레이 가능한 상태로 처리된다. 최종적으로, VDP40의 출력신호는 디스플레이어50을 통해 디스 플레이 된다. 이때, 그 VDP40은 디스 플레이어50의 특성에 맞게 적절히 그 복호된 신호들을 처리 한다.
제2도는 제1도 중 비디오 디코더30의 상세 블록도를 나타낸 것이다. 제1도의 복조기20로부터 매트릭스 형태의 복조된 영상 비트 스트림이 입력하면, VLD(Variable Length Decoder)21은 그 복조된 영상 비트 스트림을 디코딩하여 DCT계수(Discrete Cosine Transform Coefficient)와 움직임 벡터를 출력한다. 이 DCT계수는 역 스캐너22에 의해 역 스캐닝되고 나서 역 양자화기23에 의해 역 양자화된다. 이어서, IDCT(Inverse Discrete Cosine Transformer)25는 이 역 양자화된 DCT계수상에 역 이산 코사인 변환을 수행하여 그 DCT계수를 공간적인 화소값들로 변환하게된다. 여기서, IDCT25에 의한 역 이산 코사인 변환 전에 그 역 양자화된 DCT계수는 그 역 이산 코사인 변환을 용이하게 수행하기 위하여 트랜스 포우져24에 의해 트랜스 포우즈된다(transpose). 한편, 움직임 보상기27은 위 VLD21로부터 출력된 움직임 벡터값을 이용하여 프레임 메모리26에 기 저장된 기준 영상 프레임을 보상하고, 가산기28은 움직임 보상기27의 출력신호와 IDCT25의 출력신호를 가산하여 그 가산된 값을 제1도의 VDP40에 출력한다.
제3도는 제2도의 트랜스 포우져24의 한 예로서 두 개의 메모리24a,24b를 교대로 리드/라이트 하며 트랜스 포우징하는 장치이다. 제3도에 따르면 트랜스 포우져24는 16bits x 64words 용량인 두 개의 SRAM(static random access memory)23a,23b, 리드/기록 콘트롤러23c 및 두 개의 먹스된 (muxed) 플립플럽들23d,23e로 구성된다. 리드/기록 제어기24c에 인에이블 신호가 입력되면 리드 / 기록 제어기24c는 제1 SRAM 24a 와 제2 SRAM 24b에 리드/기록 제어 신호 및 선택 신호를 제공한다. 이때, 제1 SRAM24a와 제2 SRAM24b는 리드/기록 제어 신호에 따라 반대로 동작을 하게 된다. 즉, 제1 SRAM24a가 먼저 제1 데이터를 기록할 때 제2 SRAM 24b는 선택 신호에 의해 디스 어블(disable) 상태로 있는다. 이어, 제1 SRAM 24a가 리드를 수행하는 동안 제2 SRAM24b는 제2 데이터를 기록 한다. 이와같이, 제1SRAM24a과 제2 SRAM 24b는 교대로 기록과 리드를 수행한다. 한편, 이들 두 SRAM들24a,24b로부터 교대로 출력되는 제데이터와 제2데이터는 두 개의 먹스된 플립플럽들24d,24e에 의해 각각 트랜스 포우즈 된다. 이외에 타임 딜레이 방법에 의한 트랜스 포우즈 방법이 미국 특허 번호 4,769,790에 4개의 듀얼 포트(dual port) 메모리들을 사용하여 트랜스 포우즈 하는 방법이 미국특허 번호 5,481,487에 있다.
이들 두 특허들은 하드 웨어 싸이즈(size)가 크거나 하드웨어의 구성이 복잡해지는 단점이 있었다. 또한, 상술한바와 같이, 제2도에 도시된 종래 트랜스 포우져24는 m x m매트릭스 형태의 신호(예로서, m은 8)를 m x m words 용량인 두 개의 메모리들을 사용하여 트랜스 포우즈를 수행 하였다. 이러한, 일반 트랜스 포우져는 두 개의 메모리를 사용하여야 하므로 제2도의 역 이산 코사인 변환기 및 비디오 디코더30의 면적이 증대되는 단점이 있었을 뿐만 아니라 100M sample/ sec의 비교적 낮은 속도로 동작한다는 단점이 있다.
본 발명의 일 목적은 역 이산 코사인 변환기의 칩 면적 나아가 비디오 디코더의 면적을 줄일 수 있는 매트릭스 형태의 영상 신호를 트랜스 포우징하는 방법 및 장치를 제공하는데 있다.
발명의 다른 목적은 보다 빠른 속도를 구현할 수 있는 매트릭스 형태의 영상 신호를 트랜스 포우징하는 방법 및 장치를 제공하는데 있다.
도 1은 일반적인 HD TV의 개략적인 구성을 보여주는 블록도
도 2는 일반적인 비디오 디코더의 구성을 보여주는 블록도
도 3은 일반적인 트랜스 포우져의 구성을 보여주는 블록도
도 4는 본 발명의 실시예에 따른 영상 매트릭스 신호의 트랜스 포우징을 보여주는 설명도
도 5(A)내지 도 5(H)는 본 발명의 실시예에 따른 영상 매트릭스 신호의 트랜스 포우징 과정을 보여주는 설명도들
도면의 주요부분에 대한 부호의 설명
100: 메모리부 200: 기록제어회로
300: 리드제어회로 400: 모드신호검출회로
1000: 튜너 2000: 복조기
3000: 프리 파셔 4000: 비디오 디코더
5000: VDP 6000: 디스플레이부
7000: 조날 필터
위 목적들을 달성하기 위하여, m x m/2 매트릭스 형태의 영상 신호를 기록할 수 있는 두 개의 m/2 x m/2 메모리들이 마련되고, 기록 제어 회로에 의해 위 영상 신호의 로우들은 위 메모리부내에 로우 단위와 칼럼 단위 중 어느 한 단위로 차례로 시프트 되며 기록 된다. 트랜스 포우징을 위해 그 메모리부내에 기록된 영상 신호는 리드 제어 회로에 의해 로우 단위와 칼럼 단위 중 위 기록시와는 다른 한 단위로 그 메모리부로부터 리드된다. 위 리드 수행중 시프트로 인해 차례로 비워지는 위 메모리부의 부분에는 그 기록 제어 회로에 의해 다음으로 입력하는 영상 신호의 로우들이 로우 단위와 칼럼 단위 중 위 리드와는 반대되는 한 단위로 차례로 시프트되며 기록 된다. 위 메모리부는 위 소정 매트릭스의 영상신호를 기록할 수 있는 단 하나의 메모리로 구성되거나, 그 메모리보다 적은 용량을 갖는 두 개의 메모리들로 구성되므로 그 메모리부의 점유 영역을 감소 시키게 된다. 또한 리드 중 차례로 비워지는 그 메모리부의 부분은 다음으로 입력하는 영상 신호의 로우들이 차례로 시프트되며 기록되므로 트랜스 포우징 속도가 빨라진다.
이하에서 첨부된 도면들을 참조하여 본 발명을 상세히 설명하기로 한다.
이하에서, 본 발명의 실시예에 따른 트랜스 포우징 방법을 설명하기로 한다. 제4도는 실시예에 따른 트랜스 포우져를 보여주는 블록도이다. 그 트랜스 포우져는 두 개의 m/2 x m/2 메모리들(예로서, 4 x 4 메모리들)500,600과, 기록제어회로700 및 리드제어회로800로 구성된다. 여기서, 제2실시예에서의 트랜스 포우져는 단지 m x m/2 영상 신호, 특히 8 x 4 영상 신호만을 트랜스 포우징할 수 있기 때문에 제1실시예에서의 모드 신호 검출회로는 필요하지 않다.
먼저, 8 x 4 영상 신호의 로우들이 위 메모리들500,600에 칼럼 단위로 기록되는 경우를 제5도(A) 내지 제5도(H)를 참조하여 설명하기로 한다. 제5도(A)는 트랜스 포우즈 되기 위한 8 x 4 영상 신호를 나타낸 것이고, 제5도(B)는 4 x 8 형태로 트랜스포우즈된 8 x 4 영상신호를 나타낸 것이다. 먼저, 제5도 (C)(D)에 나타낸바와같이, 8 x 4 영상 신호가 입력되면, 그 기록제어회로700는 입력하는 8 x 4 영상 신호를 4개의 홀수번째 칼럼들로 구성된 제1 4x4 영상 신호와 4개의 짝수번째 칼럼들로 구성된 제2 4x4 영상 신호로 분류한다. 이어서, 그 제1 4x4 신호의 4로우들은 그 두 메모리들500,600 중 제1 4x4 메모리500에 제2 4x4신호의 4로우들을 제2 4x4 메모리600에 칼럼 단위로 각각 최 우측 칼럼으로부터 최좌측 칼럼까지 차례로 시프트하며 기록된다. 여기서, 각 로우의 4신호들은 각 4 x 4 메모리500,600의 각 칼럼의 최 하측으로부터 최 상측을 향해 기록된다. 여기서, 기록제어회로700은 8 x 4 영상 신호가 4로우들로 구성되므로 매 클럭 신호마다 8개의 데이터 씩 4사이클 동안 그 8 x 4 영상 신호를 그 두 4 x 4메모리들500,600에 모두 기록한다. 이어서, 제5도(E)(F)에 나타낸바와같이, 리드제어회로800는 그 제1 4 x 4 메모리500와 제2 4 x 4 메모리600에 각각 기록된 제1 4 x 4 영상 신호와 제2 4 x 4영상 신호를 각 메모리500,600의 최 상측 로우로부터 최 하측 로우를 향해 로우 단위로 차례로 시프트하며 리드한다. 여기서 리드 순서는 제2 4x4 메모리600와 제1 4x4 메모리500 순으로 교대로 진행되며, 그 각 메모리500,600의 각 로우의 4신호들은 최 우측부터 최 좌측을 향해 리드된다. 한편, 리드중 시프트로 인해 최 상측부터 최 하측을 향해 차례로 비워지는 제1 4x4메모리500의 로우들과 제2 4x4 메모리600의 로우들에는 다음으로 입력하는 8 x 4 영상 신호의 제1 4x4 영상 신호와 제2 4x4 영상 신호가 그 기록제어회로700에 의해 각각 최 상측 로우로부터 최 하측 로우 순으로 로우 단위로 차례로 시프트하며 기록된다. 여기서 각 로우의 4 신호들은 각 메모리500,600의 각 비워지는 로우의 최 우측부터 최 좌측을 향해 차례로 기록된다. 이어서, 제5도(G)(H)에 나타낸바와같이, 로우 단위로 기록된 영상 신호들은 트랜스 포우징을 위해 칼럼 단위로 차례로 시프트하며 리드되고, 리드 중 비워지는 칼럼들에는 다음 8 x 4 영상 신호의 로우들이 칼럼 단위로 차례로 시프트하며 저장된다.
다음으로, 입력하는 8 x 4 영상 신호가 최초로 로우 단위로 기록되는 경우를 설명하기로 한다. 이 경우는 기록되는 단위가 칼럼 단위에서 로우 단위로 바뀐 것 뿐이므로 도면없이 간단히 설명하기로 한다.
먼저, 8 x 4 영상 신호가 입력되면, 기록제어회로700는 입력하는 8x4 영상 신호를 홀수번째 칼럼들로 구성된 제1 4x4 영상 신호와 짝수번째 칼럼들로 구성된 제2 4x4 영상 신호로 분류한다. 이어서, 그 기록제어회로700에 의해 제1 4 x 4 영상 신호의 4로우들은 제1 4x4 메모리500에 제2 4x4 영상 신호의 4로우들은 제2 4x4 메모리600에 각각 로우 단위로 최 하측 로우로부터 최 상측 로우를 향해 차례로 시프트하며 기록된다. 여기서, 각 로우의 4신호들은 각 4 x 4 메모리500,600의 각 로우의 최 우측으로부터 최 좌측을 향해 기록된다. 이어서, 리드제어회로800는 제1 4x4 메모리500와 제2 4x4 메모리600에 각각 기록된 제1 4x4 영상 신호와 제2 4x4 영상 신호를 각 메모리500,600의 최 우측 칼럼으로부터 최 좌측 칼럼을 향해 칼럼 단위로 차례로 시프트하며 리드한다. 여기서, 리드 순서는 제2 4x4메모리600와 제1 4x4 메모리500의 순으로 교대로 진행되고, 각 메모리500,600의 각 칼럼의 4신호들은 최 하측으로부터 최 상측을 향해 리드된다. 그리고 리드중 신호의 시프트로 인해 최 좌측의 칼럼으로부터 최 우측의 칼럼을 향해 비워지는 제1 4x4 메모리500의 칼럼들과 제2 4x4 메모리600의 칼럼들에는 다음으로 입력하는 8x4 신호의 제1 4x4 영상신호와 제2 4x4 영상 신호의 로우들이 최 상측 로우 신호로부터 최 하측 로우까지 차례로 시프트하며 기록된다. 여기서 각 4 x 4 영상신호의 각 로우의 4 신호들은 각 메모리500,600의 각 비워지는 칼럼의 최 하측부터 최 상측을 향해 기록된다.
본 발명은 m x m/2의 영상 신호가 입력되는 경우에 있어서, m/2 x m/2메모리로서 두 개의 4 x 4 메모리들이 사용된 경우를 예로 하였으나, 다른 매트릭스 사이즈를 갖는 m x m/2 영상 신호(m은 양의 짝수)들의 트랜스 포우징을 위해 다른 m/2 x m/2(m은 짝수) 메모리들도 사용될 수 있다. 또한, 위 4 x 4 메모리들은 먹스된(muxed) 플립플럽, SRAM 및 레지스터 파일 중 어느 하나가 사용될 수 있다. 또한, 영상 신호들의 처리는 위에서 설명된 순서와 역으로 수행될 수 있다. 즉 각 메모리의 최 좌측 칼럼 부터 최 우측 칼럼을 향해 리드되거나 기록될 수 있고, 최 상측 로우로부터 최하측 로우를 향해 리드되거나 기록될 수 있다. 한편, 각 로우의 최 좌측부터 최 우측을 향해 기록되거나 리드될 수 있고, 각 칼럼의 최 상측부터 최 하측을 향해 기록되거나 리드될 수 있다.
상술한바와 같이, 본발명의 트랜스 포우징 방법 및 장치에 따르면, 한 매트릭스 영상 신호가 리드 중 다음 신호의 기록이 동시에 수행될 수 있으므로 비디오 디코더의 IDCT가 빨라진다. 예로서, 기존의 방법으로는 100M sample/sec의 속도를 갖는 IDCT의 트랜스 포우즈 블럭이 가능하다면, 본 발명의 방법에 따르면 400 M sample/sec의 속도를 갖는 IDCT의 트랜스포우즈 블록의 구현이 가능하다. 또한, 이처럼 4배 빠른 트랜스포우즈 블록의 구현을 위해 단지 16bits x 64 words 용량의 메모리 1개만이 필요하므로 메모리 블록의 싸이즈를 크게 줄일수 있게된다. 위 실시에들은 HD 텔레비젼 수상기들 만을 예로 하였으나, DVD나 다른 MPEG관련 장치들에도 사용될 수 있다.

Claims (16)

  1. (a) 입력하는 매트릭스 신호의 로우들을 상기 메모리에 로우 단위와 칼럼 단위 중 어느 한 단위로 제1 방향으로 시프트하며 모두 기록하는 스텝; 그리고
    (b)상기 메모리에 저장된 그 매트릭스 신호를 상기 로우 단위와 칼럼 단위 중 다른 한 단위로 제2 방향으로 시프트하며 리드하는 스텝을 구비함을 특징으로 하는 메모리를 이용하여 매트릭스 신호를 트랜스 포우징 하는 방법.
  2. 제1항에 있어서, (b)스텝의 리드 수행중 시프트로 인해 비워지는 메모리의 부분에 이어서 입력하는 매트릭스 형태의 신호를 상기 다른 한 단위로 상기 제2방향으로 시프트 하며 저장하는 스텝이 더 구비됨을 특징으로 하는 메모리를 이용하여 매트릭스 신호를 트랜스 포우징 하는 방법.
  3. 제1항에 있어서, 로우 단위로 기록을 행하고 칼럼 단위로 리드하는 경우에 있어서, 제1방향은 메모리의 상측에서 하측을 향하는 방향이고 제2 방향은 상기 메모리의 좌측에서 우측을 향하는 방향임을 특징으로 하는 메모리를 이용하여 매트릭스 신호를 트랜스 포우징 하는 방법.
  4. 제1항에 있어서, 칼럼 단위로 기록을 행하고 로우 단위로 리드를 행하는 경우에 있어서, 제1방향은 메모리의 좌측에서 우측을 향하는 방향이고 제2방향은 메모리의 상측에서 하측을 향하는 방향임을 특징으로 하는 메모리를 이용하여 매트릭스 신호를 트랜스 포우징 하는 방법.
  5. 제1항에 있어서, 상기 매트릭스 형태의 신호는 m x m/2(m=양의 짝수) 신호임을 특징으로 하는 메모리를 이용하여 매트릭스 신호를 트랜스 포우징 하는 방법.
  6. 입력하는 8 x 4 영상 신호를 4개의 홀수번째 칼럼들로 구성된 제1 4x4 영상 신호와 4개의 짝수번째 칼럼들로 구성된 제2 4x4 영상 신호로 분류하는 스텝;
    상기 제1 4x4 영상 신호의 4로우들을 상기 두 메모리들중 제1 4x4 메모리에 제2 4x4 영상 신호의 4로우들을 제2 4x4 메모리에 로우 단위로 각각 최 하측 로우로부터 최 상측 로우까지 차례로 시프트하며 기록하며, 여기서 각 로우의 4신호들은 상기 메모리의 각 로우의 최 우측으로부터 최 좌측을 향해 기록되는 스텝;
    상기 제1 4 x 4 메모리와 제2 4 x 4 메모리에 각각 기록된 제1 4 x 4 영상 신호와 제2 4 x 4 영상 신호를 각 메모리의 최 우측 칼럼부터 최 좌측 칼럼을 향해 칼럼 단위로 차례로 시프트하며 리드하며, 여기서 리드 순서는 제2 4x4 메모리와 제1 4x4 메모리 순으로 교대로 진행하며, 상기 메모리의 각 칼럼의 4신호들은 최 하측부터 최 상측을 향해 리드되는 스텝; 그리고
    리드중 시프트로 인해 최 좌측부터 최 우측을 향해 비워지는 제1 4x4메모리의 칼럼들과 제2 4x4 메모리의 칼럼들에는 다음으로 입력하는 8 x 4 영상 신호의 제1 4x4 영상 신호와 제2 4x4 영상 신호의 로우들을 각각 최 상측 로우로부터 최 하측 로우 순으로 차례로 시프트하며 기록하며, 여기서 각 로우의 4 신호들은 상기 메모리의 각 비워지는 칼럼의 최 하측부터 최 상측을 향해 기록하는 스텝을 구비함을 특징으로 하는 두 개의 4x4 메모리들을 이용하여 8x4 영상 신호를 트랜스 포징하는 방법.
  7. 입력하는 8x4 영상 신호를 홀수번째 칼럼들로 구성된 제1 4x4 영상 신호와 짝수번째 칼럼들로 구성된 제2 4x4 영상 신호로 분류하는 스텝;
    상기 제1 4 x 4 영상 신호의 4로우들을 제1 4x4 메모리에 제2 4x4 영상 신호의 4로우들을 제2 4x4 메모리에 각각 칼럼 단위로 최 우측 칼럼으로부터 최 좌측 칼럼을 향해 차례로 시프트 하며 기록하고, 여기서 각 로우의 4신호들은 상기 각 메모리의 각 칼럼의 최 하측부터 최 상측을 향해 기록되는 스텝;
    상기 제1 4x4 메모리와 제2 4x4 메모리에 각각 기록된 제1 4x4 영상 신호와 제2 4x4 영상 신호를 각 메모리의 최 하측 로우로부터 최 상측 로우를 향해 로우 단위로 차례로 시프트하며 리드하며, 여기서 리드 순서는 제2 4x4메모리와 제1 4x4 메모리의 순으로 교대로 진행되고, 상기 각 메모리의 각 로우의 4신호들은 최 우측으로부터 최 좌측을 향해 리드되는 스텝; 그리고
    리드중 시프트로 인해 최 상측의 로우로부터 최 하측의 로우를 향해 비워지는 제1 4x4 메모리의 로우들과 제2 4x4 메모리의 로우들에는 다음으로 입력하는 8x4 영상 신호의 제1 4x4 영상 신호와 제2 4x4 영상 신호의 4로우들을 최 상측 로우 신호로부터 최 하측 로우까지 차례로 시프트하며 기록하며, 여기서 각 신호의 각 로우의 4 신호들은 각 메모리의 각 비워지는 로우의 최 우측부터 최 좌측을 향해 기록됨을 특징으로 하는 두 개의 4x4 메모리들을 이용하여 8x4 영상 신호를 트랜스 포징하는 방법.
  8. 메모리 부;
    입력하는 매트릭스 영상 신호의 로우들을 로우 단위와 칼럼 단위 중 어느 한 단위로 시프트하며 상기 메모리부에 모두 기록하는 기록 제어 회로; 그리고
    상기 메모리부에 저장된 상기 매트릭스 영상 신호를 상기 로우 단위와 칼럼 단위 중 위 기록시와는 반대되는 단위로 시프트하며 리드하는 리드제어회로로 구성되고, 여기서 상기 기록제어회로는 상기 리드제어회로에 의한 리드 중 시프트로 인해 차례로 비워지는 상기 메모리의 부분에 다음 매트릭스 영상 신호를 위 리드시와 동일한 단위로 차례로 시프트하며 기록하는것을 특징으로 하는 매트릭스 영상 신호를 트랜스포징하는 장치.
  9. 제8항에 있어서, 상기 매트릭스 영상 신호는 m x m/2( m은 양의 짝수)이고 상기 메모리 부는 각각 m/2 x m/2 신호를 저장할 수 있는 두 개의 m/2 x m/2 메모리들임을 특징으로 하는 매트릭스 영상 신호를 트랜스포징하는 장치.
  10. 제8항에 있어서, 상기 메모리부는 적어도 하나의 메모리로 구성되며, 그 적어도 하나의 메모리는 먹스된 (muxed) 플립플럽임을 특징으로 하는 매트릭스 영상 신호를 트랜스포징하는 장치.
  11. 제8항에 있어서, 상기 메모리부는 적어도 하나의 메모리로 구성되며, 그 적어도 하나의 메모리는 SRAM임을 특징으로 하는 매트릭스 영상 신호를 트랜스포징하는 장치.
  12. 제8항에 있어서, 상기 메모리부는 적어도 하나의 메모리로 구성되며, 그 적어도 하나의 메모리는 레지스터 파일임을 특징으로 하는 매트릭스 영상 신호를 트랜스포징하는 장치.
  13. 제1 4 x 4 메모리;
    제2 4 x 4 메모리;
    입력하는 8 x 4 영상 신호의 4개의 홀수번째 칼럼들을 상기 제1 4 x 4메모리에 4개의 짝수번째 칼럼들을 제2 4 x 4 메모리에 로우 단위와 칼럼 단위 중 어느 한 단위로 각각 시프트하며 모두 기록하는 기록제어회로;
    상기 제1 4 x 4 메모리 및 제2 4 x 4메모리에 기록된 상기 8 x 4 영상 신호를 상기 로우 단위와 칼럼 단위 중 상기 기록시와는 반대되는 어느 한 단위로 상기 두 메모리들로부터 리드하며, 여기서 상기 리드 순서는 제2 4 x 4메모리와 제1 4 x 4메모리순으로 교대로 진행하는 리드제어회로로 구성되고, 여기서 상기 기록제어회로는 상기 리드제어회로에 의한 리드 수행중 시프트로 인해 비워지는 상기 두 메모리들의 부분에 입력하는 다음 8 x 4 영상 신호의 4 로우들을 상기 로우 단위와 칼럼 단위 중 상기 리드시 동일한 한 단위로 시프트하며 기록하는 것을 특징으로 하는 매트릭스 영상 신호를 트랜스포징하는 장치.
  14. 제13항에 있어서, 상기 두 4 x 4 메모리들은 각각 먹스된 플립 플럽임을 특징으로 하는 매트릭스 영상 신호를 트랜스포징하는 장치.
  15. 제13항에 있어서, 상기 두 4 x 4메모리들은 각각 SRAM임을 특징으로 하는 매트릭스 영상 신호를 트랜스포징하는 장치.
  16. 제13항에 있어서, 상기 두 4 x 4메모리들은 각각 레지스터 파일 임을 특징으로하는 매트릭스 영상 신호를 트랜스포징하는 장치.
KR1019970070060A 1997-12-17 1997-12-17 매트릭스 형태의 영상 신호를 트랜스 포우징하는방법 및 장치 KR100244222B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970070060A KR100244222B1 (ko) 1997-12-17 1997-12-17 매트릭스 형태의 영상 신호를 트랜스 포우징하는방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970070060A KR100244222B1 (ko) 1997-12-17 1997-12-17 매트릭스 형태의 영상 신호를 트랜스 포우징하는방법 및 장치

Publications (2)

Publication Number Publication Date
KR19990050869A KR19990050869A (ko) 1999-07-05
KR100244222B1 true KR100244222B1 (ko) 2000-02-01

Family

ID=19527721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970070060A KR100244222B1 (ko) 1997-12-17 1997-12-17 매트릭스 형태의 영상 신호를 트랜스 포우징하는방법 및 장치

Country Status (1)

Country Link
KR (1) KR100244222B1 (ko)

Also Published As

Publication number Publication date
KR19990050869A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US6353633B1 (en) Device and methods for transposing matrix of video signal and T.V. receiver employing the same
US5835636A (en) Method and apparatus for reducing the memory required for decoding bidirectionally predictive-coded frames during pull-down
US6088391A (en) Method and apparatus for segmenting memory to reduce the memory required for bidirectionally predictive-coded frames
US5581310A (en) Architecture for a high definition video frame memory and an accompanying data organization for use therewith and efficient access therefrom
KR100266238B1 (ko) 저 해상도 고화질 tv 수상기
US20010007576A1 (en) Device and method for decoding video signal
US6952451B2 (en) Apparatus and method for decoding moving picture capable of performing simple and easy multiwindow display
KR100201981B1 (ko) 메모리제어장치 및 그것을 사용한 화상디코더
CN1214626C (zh) 用于高分辨率视频信号的抽取的装置和方法
US5903282A (en) Video decoder dynamic memory allocation system and method with an efficient freeze mode
US20090016450A1 (en) In-loop deblocking-filtering method and apparatus applied to video codec
JP3123938B2 (ja) 映像フレームデータを一メモリに貯蔵する方法
KR100282389B1 (ko) 에이치디티브이 비디오 디코더의 메모리 제어 방법
JP3092382B2 (ja) 信号処理装置
JP5526641B2 (ja) メモリコントローラ
US8311123B2 (en) TV signal processing circuit
KR100244222B1 (ko) 매트릭스 형태의 영상 신호를 트랜스 포우징하는방법 및 장치
US6973131B2 (en) Decoding apparatus, decoding method, decoding processing program and computer-readable storage medium having decoding processing program codes stored therein
US6873738B2 (en) Hierarchical image processor for encoding or decoding, and memory on the same chip
US6249617B1 (en) Video encounter having an integrated scaling mechanism
US5666115A (en) Shifter stage for variable-length digital code decoder
KR19990003971A (ko) Pdp-tv의 pip 구동장치
EP1345433A2 (en) Image format conversion
KR100269369B1 (ko) 멀티윈도우를갖는디지탈수신장치및방법
JP2007288443A (ja) 画像データ復号装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee