KR100243422B1 - 통신처리 시스템/복합 망 정합장치 및 그를 이용한 데이터 전송방법 - Google Patents

통신처리 시스템/복합 망 정합장치 및 그를 이용한 데이터 전송방법 Download PDF

Info

Publication number
KR100243422B1
KR100243422B1 KR1019970069526A KR19970069526A KR100243422B1 KR 100243422 B1 KR100243422 B1 KR 100243422B1 KR 1019970069526 A KR1019970069526 A KR 1019970069526A KR 19970069526 A KR19970069526 A KR 19970069526A KR 100243422 B1 KR100243422 B1 KR 100243422B1
Authority
KR
South Korea
Prior art keywords
data
lan
processing system
matching means
communication processing
Prior art date
Application number
KR1019970069526A
Other languages
English (en)
Other versions
KR19990050407A (ko
Inventor
이문우
유재호
김상중
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019970069526A priority Critical patent/KR100243422B1/ko
Publication of KR19990050407A publication Critical patent/KR19990050407A/ko
Application granted granted Critical
Publication of KR100243422B1 publication Critical patent/KR100243422B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/4608—LAN interconnection over ATM networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/112—Switch control, e.g. arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/60—Software-defined switches
    • H04L49/606—Hybrid ATM switches, e.g. ATM&STM, ATM&Frame Relay or ATM&IP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/28—DMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 통신처리 시스템/복합 망 정합장치 및 그를 이용한 데이터 전송방법에 관한 것으로서, 2개의 송수신 FIFO를 각각 구비한 통신처리 시스템 정합 수단, LAN 정합 수단 및 ATM 정합 수단과, 상기 각 정합 수단을 통해 수신된 데이터의 목적지별 테이블을 만들어 저장하는 캠과, 상기 각 정합 수단의 송신용 데이터를 저장하는 3개의 제 1데이터 메모리와, 상기 각 정합 수단의 수신용 데이터를 저장하는 3개의 제 2데이터 메모리를 구비하고, 통신처리 시스템, LAN, ATM 망으로부터 유입되는 데이터가 있는지를 확인하는 단계와, 상기 유입되는 데이터를 상기 제 2데이터 메모리에 저장하고 그 저장 상태를 출력하는 단계와, 상기 캠을 이용하여 상기 수신된 데이터의 목적지를 고속으로 분석하는 단계와, 상기 분석된 목적지에 따라 수신된 데이터를 통신처리 시스템 데이터 포맷 또는 이더넷 LAN 데이터 포맷 또는 ATM 데이터 포맷으로 변환하여 상기 제 1데이터 메모리로 격납하고 저장상태를 출력하는 단계와, 상기 데이터를 읽어 목적지별 정합 수단의 FIFO를 통해 고속으로 전송한 후 전송 상태를 출력하는 단계로 구성되어 범용으로 사용되는 전화망(PSTN), 데이터망(PSDN) 가입자들이 통신처리시스템을 통하여 ATM 망, LAN에 연결된 정보를 주고 받을 수 있다는 장점이 있다.

Description

통신처리 시스템/복합 망 정합장치 및 그를 이용한 데이터 전송방법
본 발명은 통신처리 시스템/복합 망 정합장치 및 그를 이용한 데이터 전송방법에 관한 것으로서, 특히, 범용으로 사용되는 전화망(PSTN:Public Switched Telephone Network), 데이터망(PSDN:Public Switched Data Network) 가입자들이 통신처리시스템을 통하여 ATM(Asynchronus Transfer Mode) 망, LAN(Local Area Network)에 연결된 정보를 주고 받을 수 있도록 하기 위해 캠 및 이중 버스 구조로 구성된 것을 특징으로 하는 통신처리 시스템/복합 망 정합장치 및 그를 이용한 데이터 전송방법에 관한 것이다.
종래에는 망 정합 기능을 수행하기 위해 망 정합 소자를 내부 시스템 버스로 연결하였으며, 송수신 데이터는 시스템 메모리를 사용하였다. 따라서, 종래의 망 정합 기술로는 망 정합의 고속처리가 불가능하였다.
또한, 통신처리 시스템은 최근 국내 컴퓨터 통신의 등장으로 전화망, 데이터 통신망을 상호 연결하여 가입자 관리에 필요한 과금회수 대행과 정보제공자에게 필요한 정보제공장치(IP)를 이용한 정보제공이 용이 하도록 개발되었으므로, 기존에 사용하던 이더넷 LAN(10Mbps), 그리고 최근에 등장한 ATM 망 (155Mbps)에서 제공하는 정보를 통신처리 시스템 가입자가 사용할 수 있도록 하는 장치가 필요하였다.
그리고, 중앙 처리 소자(CPU; Central Processor Unit)와 공통 메모리 방식을 이용하여 프로세서가 ATM 망 정합 기능, 통신처리시스템 정합 기능, LAN 정합 기능 수행을 위한 동작 모드를 설정하고 ATM 망, LAN 어드레스 및 논리적 데이터 채널의 수 등을 제어하고, 모든 동작을 제어하는 구조였으며, ATM 망 정합 소자는 ATM 망 정합기능을 수행하기 위해 프로세서의 제어에 의해 송수신 데이터 정보를 데이터 메모리에 할당된 데이터 영역에 격납 및 읽기 동작을 수행하였다. 이 때, 상기 데이터 메모리는 시스템 내부 버스에 직접 접속되어 프로세서가 사용하는 주 메모리에 할당하여 사용하여왔다.
이러한 방식은 종래의 단순 망 정합 기능이 화일 전송 또는 데이터, 프로그램의 다운로딩(Downloading)과 같은 데이터 트래픽이 소량인 경우 큰 문제가 없었다. 그러나 통신처리 시스템을 광대역 종합 정보 통신망, 이더넷 LAN과의 상호 연동하여 가입자에게 각종 정보를 제공하는 통신처리서비스를 제공하는 경우, 다수의 사용자가 하나의 ATM 망, 이더넷 LAN에 접속되어 연결 서비스를 제공하는 형태가 된다.
그러므로 통신처리시스템을 통해 광대역 종합 정보 통신망, LAN에 접속되어있는 다른 정보제공장치에 임의 다수개의 사용자들의 정보를 사용할 경우 최대 성능인 송수신 각각 155 Mbps 속도에 근접하는 경우, 기존의 구성 방식을 사용하면 프로세서의 데이터 처리속도가 현저하게 떨어져 데이터 처리의 지연 등, 운용 프로그램의 정상 동작이 지연되는 많은 문제점이 있었다.
따라서, 본 발명에서는 상기와 같은 문제점을 해결하기 위해, 캠 및 이중 버스 구조로 구성되어 범용으로 사용되는 전화망(PSTN), 데이터망(PSDN) 가입자들이 통신처리시스템을 통하여 ATM 망, LAN에 연결된 정보를 주고 받을 수 있는 통신처리 시스템/복합 망 정합장치 및 그를 이용한 데이터 전송방법을 제공하고자 한다.
본 발명에서 제공하는 장치는 ATM 망, LAN이 통신처리시스템과 연동할 수 있도록 하기 위해 통신처리시스템, ATM 망, LAN으로 유입되는 데이터를 필터링하여 수신 메모리로 격납하고, 각 망으로 송신데이타를 송신하는 통신처리 시스템 정합 수단, LAN 정합 수단 및 ATM 망 정합 수단과; 상기 통신처리 시스템 데이터 또는 이더넷 LAN 데이터 또는 ATM 망 데이터의 송수신 및 데이터 처리를 수행하는 공통 저장 수단과; 상기 통신처리 시스템 정합 수단 또는 LAN 정합 수단 또는 ATM 정합 수단을 통해 수신된 데이터를 분리 저장하여 목적지별 테이블을 만들어 고속으로 라우팅 가능하도록 검색 정보를 저장, 출력하는 라우팅 테이블용 저장 수단과; 상기 통신처리 시스템 정합 수단 또는 LAN 정합 수단 또는 ATM 정합 수단의 제어 및 데이터 처리를 수행하는 제어 수단과; 상기 통신처리 시스템 정합 수단 또는 LAN 정합 수단 또는 ATM 정합 수단 간의 고속 데이터 전송을 위한 PCI(Parallel Communication Interface) 버스 및 시스템 버스와; 상기 통신처리 시스템 정합 수단 또는 LAN 정합 수단 또는 ATM 정합 수단을 통해 수신된 데이터 처리시 정확한 타이밍 및 인터럽트 처리를 위한 컨트롤러부로 구성된다.
한편, 본 발명에서 제공하는 방법은 통신처리 시스템, LAN, ATM 망으로부터 유입되는 데이터가 있는지를 확인하는 제 1 단계와; 상기 제 1 단계의 확인 결과 통신처리 시스템, LAN, ATM 망으로부터 유입되는 데이터가 있으면 상기 데이터를 상기 제 2 데이터 메모리에 저장하고 그 저장 상태를 출력하는 제 2 단계와; 상기 라우팅 테이블용 저장 수단을 이용하여 상기 통신처리 시스템, LAN, ATM 망 정합 수단으로부터 수신된 데이터의 목적지를 고속으로 분석하는 제 3 단계와; 상기 제 3 단계에서 분석된 목적지에 따라 수신된 데이터를 통신처리 시스템 데이터 포맷 또는 이더넷 LAN 데이터 포맷 또는 ATM 데이터 포맷으로 변환하여 상기 제 1 데이터 메모리로 격납하고 저장상태를 출력하는 제 4 단계와; 상기 제 4 단계에서 목적지별 데이터가 변환되어 입력된 상기 제 1 데이터 메모리의 데이터를 읽어 목적지별 정합 수단의 FIFO(First-In-First-Out)를 통해 고속으로 전송한 후 전송 상태를 출력하는 제 5 단계로 구성된다.
도 1은 본 발명의 일 실시예에 따른 통신처리 시스템/복합 망 정합장치에 대한 구성도,
도 2는 본 발명의 일 실시예에 따른 입력 데이터 수신 처리에 대한 흐름도,
도 3은 본 발명의 일 실시예에 따른 수신된 통신처리 시스템 데이터 처리에 대한 흐름도,
도 4는 본 발명의 일 실시예에 따른 수신된 LAN 데이터 처리에 대한 흐름도,
도 5는 본 발명의 일 실시예에 따른 수신된 ATM 망 데이터 처리에 대한 흐름도,
도 6은 본 발명의 일 실시예에 따른 통신처리 시스템 송신 데이터 처리에 대한 흐름도,
도 7은 본 발명의 일 실시예에 따른 LAN 송신 데이터 처리에 대한 흐름도,
도 8은 본 발명의 일 실시예에 따른 ATM 망 송신 데이터 처리에 대한 흐름도.
〈도면의 주요부분에 대한 부호의 설명〉
30 : 프로세서부 31 : 통신처리 시스템 정합부
32 : LAN 정합부 33 : ATM 망 정합부
34 : 컨트롤러부 35 : 캠(CAM)
36 : 데이터 메모리 37 : 시스템 버스
38 : PCI 데이터 버스
이하, 첨부된 도면을 참조하여 상기와 같은 본 발명을 좀더 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 통신처리 시스템/복합 망 정합장치에 대한 구성도이고, 도 2는 본 발명의 일 실시예에 따른 입력 데이터 수신 처리에 대한 흐름도이고, 도 3은 본 발명의 일 실시예에 따른 수신된 통신처리 시스템 데이터 처리에 대한 흐름도이고, 도 4는 본 발명의 일 실시예에 따른 수신된 LAN 데이터 처리에 대한 흐름도이고, 도 5는 본 발명의 일 실시예에 따른 수신된 ATM 망 데이터 처리에 대한 흐름도이고, 도 6은 본 발명의 일 실시예에 따른 통신처리 시스템 송신 데이터 처리에 대한 흐름도이고, 도 7은 본 발명의 일 실시예에 따른 LAN 송신 데이터 처리에 대한 흐름도이고, 도 8은 본 발명의 일 실시예에 따른 ATM 망 송신 데이터 처리에 대한 흐름도이다.
도 1을 참조하면, 본 발명에서 제공하는 통신처리 시스템/복합 정합장치는 ATM 망, LAN이 통신처리시스템과 연동할 수 있도록 하기 위해 통신처리시스템, ATM 망, LAN으로 유입되는 데이터를 필터링하여 수신 메모리로 격납하고, 각 망으로 송신데이타를 송신하는 통신처리 시스템 정합부(31), LAN 정합부(32) 및 ATM 망 정합부(33)와, 상기 통신처리 시스템 데이터 또는 이더넷 LAN 데이터 또는 ATM 망 데이터의 송수신 및 데이터 처리를 수행하는 데이터 메모리(36)와, 상기 통신처리 시스템 정합부(31) 또는 LAN 정합부(32) 또는 ATM 정합부(33)를 통해 수신된 데이터를 분리 저장하여 목적지별 테이블을 만들어 고속으로 라우팅 가능하도록 검색 정보를 저장, 출력하는 캠(CAM:Content Addressable Memory)(35)과, 상기 통신처리 시스템 정합부(31), LAN 정합부(32) 또는 ATM 정합부(33)의 제어 및 데이터 처리를 수행하는 프로세서부(30)와, 상기 통신처리 시스템 정합부(31), LAN 정합부(32) 또는 ATM 정합부(33) 간의 고속 데이터 전송을 위한 PCI 데이터 버스(38) 및 시스템 버스(37)와, 상기 통신처리 시스템 정합부(31), LAN 정합부(32) 또는 ATM 정합부(33)를 통해 수신된 데이터 처리시 정확한 타이밍 및 인터럽트 처리를 위한 컨트롤러부(34)로 구성된다.
또한, 상기 프로세서부(30)는 중앙 처리 제어기(CPU MPC860)(301)와, 메인메모리(SRAM)(302)와, PCI 버스 정합부(303)와, 이피롬(EPROM)(304)과, 콘솔(Console RS232)(305)로 구성되며, 이중 상기 PCI 버스 정합부(303)는 DMA 컨트롤러 기능을 가지며, 상기 캠(CAM)(35)을 이용하여 고속으로 검색한 상기 통신처리 시스템 정합부(31), LAN 정합부(32) 또는 ATM 정합부(33)를 통해 수신된 데이터의 목적지를 분석하여 그 데이터를 내부 시스템 버스의 사용 유무와 상관없이 직접 액세스 제어(DMAC:Direct Memory Access Controller)에 의해 상기 PCI 데이터 버스(38)를 통하여 상기 통신처리 시스템 정합부(31), LAN 정합부(32) 또는 ATM 망 정합부(33)로 전송하는 기능을 한다.
또한, 상기 통신처리 시스템 정합부(31)와, LAN 정합부(32), ATM 망 정합부(33)는 각 망에서 유입되어 일시저장되는 데이터를 처리하는 송신용 FIFO(Rx FIFO)(First-In-First-Out)(313, 324, 334)와, 수신용 FIFO(Tx FIFO)(312, 323, 333)를 각각 포함하고, 상기 데이터 메모리(36)는 주 제어 프로세서 메모리와 분리된 버스에 접속되어 데이터 송수신시 프로세서가 데이터 처리 및 응용 프로그램 수행 시 동작 속도를 저하시키지 않고 통신처리시스템과 ATM 망, LAN을 연동하도록 하는 방법을 제공하는 장치로서, 통신처리시스템 정합부(31)로 유입되는 데이터를 저장하고 그 저장 상태를 출력하는 통신처리 시스템(CPS:Communication Processing System) 수신 메모리(RX1_Mem)(362)와, LAN 또는 ATM 망에서 입력된 데이터를 통신처리 시스템으로 전송하기 위한 CPS 송신 메모리(TX1_Mem)(361)와, LAN 정합부(32)로 유입되는 데이터를 저장하고 그 저장 상태를 출력하는 LAN 수신 메모리(RX2_Mem)(364)와, CPS, ATM 망에서 입력된 데이터를 이더넷LAN으로 전송하기위한 LAN 송신 메모리(TX2_Mem)(363)와, ATM 망 정합부(33)로 유입되는 데이터를 저장하고 그 저장 상태를 출력하는 ATM 수신 메모리(RX3_Mem)(366)와, CPS, LAN에서 입력된 데이터를 ATM망으로 전송하기위한 ATM 송신 메모리(TX2_Mem)(365)로 구성된다.
그리고, 상기 CAM(35)은 3개로 구성되어 각각 통신처리시스템 목적지 분석용 테이블(351)과 LAN 목적지 분석용 테이블(352) 및 ATM 망 목적지 분석용 테이블용(353)으로 사용된다.
한편, 상기 통신처리시스템 정합부(31)에서는 입력되는 데이터의 목적지가 LAN, ATM 망 데이터 패킷만 수신하고, 목적지에 따라 LAN, ATM 송신 메모리(363, 365)로 PCI 데이터 버스(38)를 통해 데이터를 전송한다. 그리고, 상기 LAN정합부(32)에서는 입력되는 데이터의 목적지가 CPS, ATM 망 데이터 패킷만 수신하고, 목적지에 따라 CPS, ATM 송신 메모리(361, 365)로 PCI 데이터 버스(38)를 통해 데이터를 전송한다. 또한, ATM 정합부(33)에서는 입력되는 데이터의 목적지가 CPS, LAN 데이터 패킷만 수신하고, 목적지에 따라 CPS, LAN 송신 메모리(361, 363)로 PCI 데이터 버스(38)를 통해 데이터를 전송한다.
상기 로컬 컨트롤러(34)는 로직(Logic) 타이밍 제어부로서, 각 입력 데이터 처리를 위한 제어 신호, 메모리 읽기, 쓰기(R/W*), 메모리 풀(Memory FULL) 등, 프로세서부(30) 제어신호 및 직접액세스 제어(DMAC), 인터럽트처리 등의 신호를 입력받아 데이터 메모리(36)에 수신 및 송신 데이터의 읽기, 쓰기 기능 및 각 정합부 Rx FIFO 읽기, Tx FIFO로 쓰기 타이밍신호 등을 출력한다.
상기와 같은 구성을 갖는 본 발명의 통신처리 시스템/복합 정합장치는 만약, 통신처리시스템 가입자의 데이터 목적지가 ATM 망인 경우 격납된 수신 메모리(362)에서 ATM 망 송신메모리(365)를 경유하여 ATM 망으로 전송하고, ATM 망 데이터는 Rx FIFO(334), ATM 망 수신메모리(366), 통신처리시스템 송신메모리(361), CPS Tx FIFO(312)를 거쳐 통신처리시스템으로 전송하며, LAN으로 유입되는 데이터는 LAN Rx FIFO(324), LAN 수신메모리(364), CPS 송신메모리(361), CPS Tx FIFO(312)를 거쳐 전송한다.
그리고, 상기 본 발명의 장치는 장치 사이의 데이터 송수신 속도가 155Mbps인 데이터를 송수신하더라도 그 동작이 프로세서의 동작에 영향을 주지 않도록 하기 위하여 내부 시스템 버스(37)와 분리된 PCI 데이터 버스(38)에 데이터 송수신용인 고속의 에스램(SRAM)을 각 1Mbyte씩 할당하였다.
상기와 같은 본 발명의 장치를 이용한 데이터의 전송을 좀 더 상세히 살펴보면, 먼저, 상기 통신처리 시스템(CPS) 수신 데이터 메모리(361)에 데이터 입력을 보고 받으면, 프로세서부(30)에서 데이터의 목적지를 분석하여 데이터 목적지가 LAN이면 수신 데이타를 이더넷 LAN 데이터 포맷으로 변환하여 LAN 송신 메모리(363)로 전송하고, 목적지가 ATM 망 이면 ATM 망 헤드를 붙여 ATM 망 송신데이터 메모리(365)로 전송한다. 그리고, LAN 송신메모리(363)에 데이터 입력을 보고 받으면, 데이터 유입신호에 따라 로직컨트롤러(34)에서 SONIC(322)에 전송명령신호(TX2_MemOut*)를 보낸다. 전송명령신호에 따라 SONIC(322)은 Tx FIFO(323)을 거쳐 LAN으로 데이터를 전송하고 전송완료신호를 발생한다. 그리고 ATM 망 송신데이터 메모리(365)로 전송된 데이터는 데이터 유입신호에 따라 로직 컨트롤러(34)에서 SARA-S(332)로 전송명령신호(TX3_MemOut*)를 보낸다. 전송명령신호(TX3_ MemOut*)에 따라 SARA-S(332)는ATM 망 송신 데이터 메모리(365)로 부터 데이터를 읽어, Tx FIFO(333)를 거쳐 ATM 망으로 데이터를 송신하고 송신완료신호를 발생한다.
LAN 데이터 메모리(361)에 데이터 입력을 보고 받으면, 프로세서단(30)에서 데이터의 목적지를 분석한다. 데이터 목적지가 CPS이면 수신데이타를 CPS 데이터 포맷으로 변환하여 CPS송신메모리(361)으로 전송하고, 목적지가 ATM망 이면 ATM 망 헤드를 붙여 ATM 망 송신데이터 메모리(365)로 전송한다. CPS 송신메모리(361)로 전송된 데이터는 데이터 유입신호에 따라 로직컨트롤러(34)에서 TAXI(311)에 전송명령신호(TX1_MemOut*)를 보낸다. 전송명령신호에 따라 TAXI(311)은 TxFIFO(312)을 거쳐 CPS로 데이터를 전송하고 전송완료신호를 발생한다. 그리고 ATM 망 송신데이터 메모리(365)로 전송된 데이터는 데이터 유입신호에 따라 로직 컨트롤러(34)에서 SARA-S(332)로 전송명령신호(TX3_MemOut*)를 보낸다. 전송명령신호(TX3_MemOut*)에 따라 SARA-S(332)는ATM 망 송신 데이터 메모리(365)로 부터 데이터를 읽어, Tx FIFO(333)를 거쳐 ATM 망으로 데이터를 송신하고 송신완료신호를 발생한다.
ATM 수신 데이터 메모리(366)에 데이터 입력을 보고 받으면, 프로세서단(30)에서 데이터의 목적지를 분석한다. 데이터 목적지가 CPS이면 수신데이타를 CPS 데이터 포맷으로 변환하여 CPS송신메모리(361)으로 전송하고, 목적지가 ATM망 이면 ATM 망 헤드를 붙여 ATM 망 송신데이터 메모리(365)로 전송한다. CPS 송신메모리(361)로 전송된 데이터는 데이터 유입신호에 따라 로직컨트롤러(34)에서 TAXI(311)에 전송명령신호(TX1_MemOut*)를 보낸다. 전송명령신호에 따라 TAXI(311)은 TxFIFO(312)을 거쳐 CPS로 데이터를 전송하고 전송완료신호를 발생한다. 그리고 LAN 송신메모리(363)으로 전송된 데이터는 데이터 유입신호에 따라 로직컨트롤러(34)에서 SONIC(322)에 전송명령신호(TX2_MemOut*)를 보낸다. 전송명령신호에 따라 SONIC(322)은 TxFIFO(323)을 거쳐 LAN으로 데이터를 전송하고 전송완료신호를 발생한다.
또한, 본 발명에서 제공하는 데이터의 전송방법은 통신처리 시스템, LAN, ATM 망으로부터 유입되는 데이터의 유무를 확인하는 단계와, 통신처리 시스템으로부터 데이터가 입력된 경우 그 데이터를 통신처리 시스템 정합부 수신 메모리(362)에 저장한 후 저장된 상태를 출력하고, LAN 으로부터 데이터가 입력된 경우 그 데이터를 LAN 정합부 수신 메모리(364)에 저장한 후 저장된 상태를 출력하며, ATM 망으로부터 데이터가 입력된 경우 그 데이터를 ATM 망 정합부 수신메모리(366)에 저장하고 저장된 상태를 출력하는 단계와, 캠(35)을 이용하여 상기 단계에서 입력된 CPS, LAN, ATM 망 데이터를 읽어 프로세서부(30)에서 데이터 목적지를 분석하여 통신처리 시스템 데이터 포맷, 이더넷 LAN 포맷, 또는 ATM 망 데이터 포맷으로 변환하는 단계와, 목적지가 통신처리 시스템인 LAN, ATM 데이터는 CPS 데이터 포맷으로 변환하여 통신처리 시스템 송신 메모리(361)로 저장하고 상태를 출력하는 단계와, 목적지가 LAN 데이터인 CPS, ATM 데이터는 이더넷 LAN 포맷으로 변환하여 LAN 송신 메모리(361)로 저장하고 상태를 출력하는 단계와, 목적지가 ATM 망 데이터인 LAN, ATM 데이터는 ATM 데이터 포맷으로 변환하여 ATM 망 송신 메모리(363)로 저장하고 상태를 출력하는 단계와, 통신처리 시스템 송신 메모리(361)에 전송된 데이터는 통신처리 시스템 정합부 송신 FIFO(312) 풀(Full) 상태를 입력 받아 격납된 데이터를 CPS 송신 FIFO(312)로 고속으로 전송하고 전송 상태를 출력하는 단계와, LAN 송신 메모리(363)에 전송된 데이터는 LAN 정합부 송신 FIFO(323) 풀(Full) 상태를 입력받아 격납된 데이터를 LAN 송신 FIFO (323)로 고속으로 전송하고 전송 상태를 출력하는 단계와, ATM 송신 메모리(365)에 전송된 데이터는 ATM 망 정합부 송신 FIFO(333) 풀(Full)상태를 입력 받아 격납된 데이터를 CPS 송신 FIFO(333)로 고속으로 전송하고 전송 상태를 출력하는 단계로 구성된다.
이러한 본 발명의 방법을 도면을 참조하여 단계별로 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 따른 입력 데이터 수신 처리에 대한 흐름도로서, 도 2를 참조하면, 입력 데이터의 수신 처리를 위해 초기화(s100)를 수행하고, CPS 정합부(31), LAN 정합부(32), ATM 망 정합부(33)로부터 데이터 입력을 감시(s101)하여 데이터가 입력되면 입력된 데이터의 입력지 분석을한다(s102). 입력 데이터에 따라 CPS 데이터 수신 처리(s103, s104, s105), LAN 데이터 수신처리(s106, s107, s108), ATM 데이터 수신처리(s109, s110, s111)기능을 수행한다.
상기 데이터 입력지 분석 결과(s102) 통신처리시스템 정합부(31)로부터 데이터가 입력되었으면, CPS 수신 메모리(362) 풀(Full) 상태를 입력받아(s103) 메모리 풀이 아니면 CPS 수신 메모리(362)로 데이터를 격납 하고 프로세서부(30)로 데이터 유입 상태보고를 한다(s104). 그리고, 데이터 유입보고를 받은 프로세서부(30)에서 수신된 데이터 처리를 수행한다. 그 처리 과정은 도 3을 참조하여 설명한다. 그러나, 상기 풀상태 입력 단계(s103)에서 메모리 풀이면 CPS 정합부(31)에서 수신 데이터를 자동으로 폐기하고(105) 그 결과를 프로세서부(30)로 보고한다.
그리고, 상기 데이터 입력지 분석 결과(s102) LAN 정합부(32)로부터 데이터가 입력되었으면, LAN 수신 메모리(364) 풀 상태를 입력받아(s106) 메모리 풀이 아니면 LAN 수신 메모리(364)로 데이터를 격납 하고 프로세서부(30)로 데이터 유입 상태보고를 한다(s107). 그리고, 데이터 유입보고를 받은 프로세서부(30)에서 수신된 데이터 처리를 수행한다. 그 처리 과정은 도 4를 참조하여 설명한다. 그러나, 상기 풀상태 입력 단계(s106)에서 메모리 풀이면 CPS 정합부(31)에서 수신 데이터를 자동으로 폐기하고(108) 그 결과를 프로세서부(30)로 보고한다.
한편, ATM 망 정합부(33)로부터 데이터가 입력되면, SARA_Rx(312)에서 ATM 망 수신 메모리(366) 풀(FULL) 상태를 입력 받아(s109) 메모리 풀이 아니면 ATM 망 수신 메모리(366)로 데이터를 보관(s110)하고 프로세서부(30)로 데이터 유입 상태보고를 한다(s110). 그리고, 데이터 유입보고를 받은 프로세서부(30)에서 수신된 데이터 처리를 수행한다. 그 처리 과정은 도 5를 참조하여 설명한다. 그러나, 풀 상태 입력 단계(s109)에서 메모리 풀이면 SARA_Rx(312)에서 수신 데이터를 자동으로 폐기하고(111) 프로세서부(30)로 보고한다.
도 3은 본 발명의 일 실시예에 따른 수신된 통신처리 시스템 데이터 처리에 대한 흐름도로서, 도 3을 참조하면, 수신된 CPS 데이터 처리는 CPS 수신 데이터 메모리(362)에 입력 데이터 유무를 판단하고 CPS 수신 메모리(362)에 데이터가 없으면 대기 상태를 유지한다(s201). CPS 수신 메모리(362)에 데이터가 있으면 프로세서부(30)에서 라우팅 메모리(35) 테이블을 이용하여 목적지를 분석(s202)한 후, 목적지가 LAN이면(s203) LAN송신메모리(363) 풀 상태를 입력 받아(s204), 메모리 풀이 아니면 데이터를 읽어 이더넷 LAN 데이터 포맷으로 변환하여 LAN 송신메모리(363)로 전송하고(s205), 전송완료 신호를 발생한다(s206). LAN 송신 메모리 풀상태를 감지하면 메모리 풀상태를 프로세서로 보고한다(s207). 목적지가 ATM망이면(s203) ATM송신메모리(365) 풀 상태를 입력 받아(s208), 메모리 풀이 아니면 데이터를 읽어 ATM 데이터 포맷으로 변환하여 ATM 송신메모리(365)로 전송하고(s209) 전송완료 신호를 발생한다(s210). 그리고, ATM 송신 메모리 풀상태를 감지하면 메모리 풀상태를 프로세서로 보고한다(s207).
도 4는 본 발명의 일 실시예에 따른 수신된 LAN 데이터 처리에 대한 흐름도로서, 도 4를 참조하면, 수신된 LAN 데이터 처리는 LAN 수신 데이터 메모리(364)에 입력 데이터 유무를 판단하고 LAN 수신 메모리(364)에 데이터가 없으면 대기 상태를 유지한다(s301). LAN 수신 메모리(364)에 데이터가 있으면 프로세서부(30)에서 라우팅 메모리(35) 테이블을 이용하여 목적지를 분석(s302)한 후, 목적지가 CPS이면(s303) CPS 송신메모리(361) 풀 상태를 입력받아(s304), 메모리 풀이 아니면 데이터를 읽어 CPS 데이터 포맷으로 변환하여 CPS송신메모리(361)로 전송하고(s305) 전송완료 신호를 발생한다(s306). CPS 송신 메모리 풀 상태를 감지하면 메모리 풀상태를 프로세서부로 보고한다(s307). 목적지가 ATM망이면(s303) ATM송신메모리(365) 풀 상태를 입력 받아(s308), 메모리 풀이 아니면 데이터를 읽어 ATM 데이터 포맷으로 변환하여 ATM 송신메모리(365)로 전송하고(s309) 전송완료 신호를 발생한다(s310). 그리고, ATM 송신 메모리 풀상태를 감지하면 메모리 풀상태를 프로세서부로 보고한다(s307).
도 5는 본 발명의 일 실시예에 따른 수신된 ATM 망 데이터 처리에 대한 흐름도로서, 도 5를 참조하면, 수신된 ATM 데이터 처리는 ATM 수신 데이터 메모리(366)에 입력 데이터 유무를 판단하고 ATM 수신 메모리(366)에 데이터가 없으면 대기 상태를 유지한다(s401). ATM 수신 메모리(366)에 데이터가 있으면 프로세서부(30)에서 라우팅 메모리(35) 테이블을 이용하여 목적지를 분석(s402)한 후, 목적지가 CPS이면(s403) CPS송신메모리(361) 풀 상태를 입력받아(s404), 메모리 풀이 아니면 데이터를 읽어 CPS 데이터 포맷으로 변환하여 CPS 송신 메모리(361)로 전송하고(s405) 전송완료 신호를 발생한다(s406). CPS 송신 메모리 풀상태를 감지하면 메모리 풀상태를 프로세서부로 보고한다(s407). 그리고, ATM 수신 메모리(366) 데이터의 목적지가 LAN이면 LAN송신메모리(363) 풀 상태를 입력 받아(s408), 메모리 풀이 아니면 데이터를 읽어 이더넷 LAN 데이터 포맷으로 변환하여 LAN 송신메모리(363)로 전송하고(s409) 전송완료 신호를 발생한다(s410). LAN 송신 메모리 풀상태를 감지하면 메모리 풀상태를 프로세서부로 보고한다(s407).
도 6은 본 발명의 일 실시예에 따른 통신처리 시스템 송신 데이터 처리에 대한 흐름도로서, 도 6을 참조하면, 통신처리시스템 송신메모리(361)에 데이터 유입 보고를 받은 프로세서부(30)에서 CPS 송신 메모리(361)에 입력 데이터 유무를 판단하고, CPS 송신 메모리(361)에 데이터가 없으면 대기 상태를 유지한다(s501). CPS 송신 메모리(361)에 데이터가 있으면 CPS Tx FIFO(312) 풀 상태를 분석(s502, s503)하여 CPS Tx FIFO(312) 풀이 아니면 CPS 데이터 포맷으로 변환된 데이터를 CPS Tx FIFO(312)로 전송하고(s504) 전송완료 신호를 발생한다(s505). 그리고, CPS Tx FIFO(312) 풀상태를 감지하면 CPS Tx FIFO(312) 풀 상태를 프로세서부(30)로 보고한다(s506).
도 7은 본 발명의 일 실시예에 따른 LAN 송신 데이터 처리에 대한 흐름도로서, 도 7을 참조하면, LAN 송신메모리(363)에 데이터 유입 보고를 받은 프로세서부(30)에서 LAN 송신 메모리(363)에 입력 데이터 유무를 판단하고, LAN 송신 메모리(363)에 데이터가 없으면 대기 상태를 유지한다(s601). LAN 송신 메모리(363)에 데이터가 있으면 LAN Tx FIFO(323) 풀 상태를 분석(s602, s603)하여 LAN Tx FIFO(323) 풀이 아니면 LAN 데이터 포맷으로 변환된 데이터를 LAN Tx FIFO(323)로 전송하고(s604) 전송완료 신호를 발생한다(s605). 그리고, LAN Tx FIFO(323) 풀상태를 감지하면 LAN Tx FIFO(323) 풀 상태를 프로세서부(30)로 보고한다(s606).
도 8은 본 발명의 일 실시예에 따른 ATM 망 송신 데이터 처리에 대한 흐름도로서, 도 8을 참조하면, ATM송신메모리(365)에 데이터 유입 보고를 받은 프로세서부(30)에서 ATM송신메모리(365)에 입력 데이터 유무를 판단하고, ATM 송신 메모리(365)에 데이터가 없으면 대기 상태를 유지한다(s701). ATM 송신 메모리(365)에 데이터가 있으면 ATM Tx FIFO(333) 풀 상태를 분석(s702, s703)하여 ATM Tx FIFO(333) 풀이 아니면 ATM 데이터 포맷으로 변환된 데이터를 ATM Tx FIFO(333)로 전송하고(s704), 전송완료 신호를 발생한다(s705). 그리고, ATM Tx FIFO(333) 풀상태를 감지하면 ATM Tx FIFO(333) 풀 상태를 프로세서부(30)로 보고한다(s706).
상기와 같은 본 발명은 통신처리 시스템/복합 정합장치에서 각 정합부, 데이터 메모리 등을 데이터 버스인 PCI버스로 연결하여 고속으로 데이터를 전송할 수있고, 라우팅 테이블용 메모리의 사용으로 데이터 목적지를 고속으로 분석하여 데이터를 목적지 데이터 포맷으로 변환할 수 있으며, 통신처리시스템 정합부의 데이터량이 증가할 경우 통신처리시스템 정합부, LAN정합부 및 데이터 메모리 확장이 용이하다. 또한, 이를 ASIC(Application Specific Integrated Circuit)화 및 VHDL(Very high speed integrated circuit Hardware Descriptive Language)로 특정화된 칩을 제작하는 방법으로 이용할 수 있으며, 시스템의 연동 속도를 향상시킬 수 있어 초고속정보통신망, 이더넷 LAN을 이용한 통신처리시스템 서비스를 제공할 수 있는 효과가 있다.

Claims (7)

  1. ATM 망, LAN이 통신처리시스템과 연동할 수 있도록 하기 위해 통신처리시스템, ATM 망, LAN으로 유입되는 데이터를 필터링하여 수신 메모리로 격납하고, 각 망으로 송신데이타를 송신하는 통신처리 시스템 정합 수단, LAN 정합 수단 및 ATM 망 정합 수단과;
    상기 통신처리 시스템 데이터 또는 이더넷 LAN 데이터 또는 ATM 망 데이터의 송수신 및 데이터 처리를 수행하는 공통 저장 수단과;
    상기 통신처리 시스템 정합 수단 또는 LAN 정합 수단 또는 ATM 정합 수단을 통해 수신된 데이터를 분리 저장하여 목적지별 테이블을 만들어 고속으로 라우팅 가능하도록 검색 정보를 저장, 출력하는 라우팅 테이블용 저장 수단과;
    상기 통신처리 시스템 정합 수단 또는 LAN 정합 수단 또는 ATM 정합 수단의 제어 및 데이터 처리를 수행하는 제어 수단과;
    상기 통신처리 시스템 정합 수단 또는 LAN 정합 수단 또는 ATM 정합 수단 간의 고속 데이터 전송을 위한 PCI 버스 및 시스템 버스와;
    상기 통신처리 시스템 정합 수단 또는 LAN 정합 수단 또는 ATM 정합 수단을 통해 수신된 데이터 처리시 정확한 타이밍 및 인터럽트 처리를 위한 컨트롤러부로 구성된 것을 특징으로 하는 통신처리 시스템/복합 망 정합장치.
  2. 제 1 항에 있어서,
    상기 공통 저장 수단은
    상기 통신처리 시스템 정합 수단을 통해 수신된 데이터가 저장되는 제 1 저장 수단과,
    상기 LAN 정합 수단 또는 ATM 망 정합 수단을 통해 수신되어 상기 통신처리 시스템 정합 수단으로 전송될 데이터가 저장되는 제 2 저장 수단과,
    상기 LAN 정합 수단을 통해 수신된 데이터가 저장되는 제 3 저장 수단과,
    상기 통신처리 시스템 정합 수단 또는 ATM 망 정합 수단을 통해 수신되어 상기 LAN 정합 수단으로 전송될 데이터가 저장되는 제 4 저장 수단과,
    상기 ATM 망 정합 수단을 통해 수신된 데이터가 저장되는 제 5 저장 수단과,
    상기 통신처리 시스템 정합 수단 또는 LAN 정합 수단을 통해 수신되어 상기 ATM 망 정합 수단으로 전송될 데이터가 저장되는 제 6 저장 수단으로 구성되고,
    상기 제 1 저장 수단 또는 제 3 저장 수단 또는 제 5 저장 수단에 저장된 데이터는 상기 제어 수단에 의해 전송될 목적지가 파악되어 그 목적지에 적합한 데이터 형태로 변환된 후 상기 제 2 저장 수단 또는 제 4 저장 수단 또는 제 6 저장 수단으로 전송되는 것을 특징으로 하는 통신처리 시스템/복합 망 정합장치.
  3. 제 1 항에 있어서,
    상기 통신처리 시스템 정합 수단 또는 LAN 정합 수단 또는 ATM 망 정합 수단은
    송신되는 데이터를 처리하는 FIFO와,
    수신되는 데이터를 처리하는 FIFO를 각각 포함하는 것을 특징으로 하는 통신처리 시스템/복합 망 정합장치.
  4. 제 1 항에 있어서,
    상기 제어 수단은
    DMA 컨트롤러 기능을 가지며, 상기 라우팅 테이블용 제어 수단을 이용하여 고속으로 검색한 상기 통신처리 시스템 정합 수단 또는 LAN 정합 수단 또는 ATM 정합 수단을 통해 수신된 데이터의 목적지를 분석하여 그 데이터를 내부 시스템 버스의 사용 유무와 상관없이 직접 액세스 제어(DMAC)에 의해 상기 PCI 버스를 통하여 상기 통신처리 시스템 정합 수단 또는 LAN 정합 수단 또는 ATM 망 정합 수단으로 전송하는 PCI 버스 정합 수단을 포함하는 것을 특징으로 하는 통신처리 시스템/복합 망 정합장치.
  5. 통신처리 시스템/복합 망 정합장치에 있어서,
    2개의 송수신 FIFO를 각각 구비한 통신처리 시스템 정합 수단, LAN 정합 수단 및 ATM 정합 수단과, 상기 각 정합 수단을 통해 수신된 데이터의 목적지별 테이블을 만들어 저장하는 라우팅 테이블용 저장 수단과, 상기 각 정합 수단의 송신용 데이터를 저장하는 3개의 제 1 데이터 메모리와, 상기 각 정합 수단의 수신용 데이터를 저장하는 3개의 제 2 데이터 메모리를 구비하고,
    통신처리 시스템, LAN, ATM 망으로부터 유입되는 데이터가 있는지를 확인하는 제 1 단계와;
    상기 제 1 단계의 확인 결과 통신처리 시스템, LAN, ATM 망으로부터 유입되는 데이터가 있으면 상기 데이터를 상기 제 2 데이터 메모리에 저장하고 그 저장 상태를 출력하는 제 2 단계와;
    상기 라우팅 테이블용 저장 수단을 이용하여 상기 통신처리 시스템, LAN, ATM 망 정합 수단으로부터 수신된 데이터의 목적지를 고속으로 분석하는 제 3 단계와;
    상기 제 3 단계에서 분석된 목적지에 따라 수신된 데이터를 통신처리 시스템 데이터 포맷 또는 이더넷 LAN 데이터 포맷 또는 ATM 데이터 포맷으로 변환하여 상기 제 1 데이터 메모리로 격납하고 저장상태를 출력하는 제 4 단계와;
    상기 제 4 단계에서 목적지별 데이터가 변환되어 입력된 상기 제 1 데이터 메모리의 데이터를 읽어 목적지별 정합 수단의 FIFO를 통해 고속으로 전송한 후 전송 상태를 출력하는 제 5 단계로 구성되어 LAN 및 ATM 망에 접속된 정보 제공자 데이터를 연동 처리하는 것을 특징으로 하는 통신처리 시스템/복합 망 정합장치를 이용한 데이터 전송방법.
  6. 제 5 항에 있어서,
    제 2 단계는
    상기 유입되는 데이터의 종류에 따라 상기 제 2 데이터 메모리의 해당 영역이 풀(Full)인지의 여부를 확인하여 풀이 아닌 경우 그 데이터를 저장하고, 풀인 경우 풀 상태를 출력하는 것을 특징으로 하는 통신처리 시스템/복합 망 정합장치를 이용한 데이터 전송방법.
  7. 제 5 항에 있어서,
    제 5 단계는
    상기 제 1 데이터 메모리의 데이터를 읽어서 전송할 목적지별 정합 수단 FIFO의 풀(Full) 상태 여부를 확인하여 풀이 아닌 경우 그 데이터를 전송하고, 풀인 경우 풀 상태를 출력하는 것을 특징으로 하는 통신처리 시스템/복합 망 정합장치를 이용한 데이터 전송방법.
KR1019970069526A 1997-12-17 1997-12-17 통신처리 시스템/복합 망 정합장치 및 그를 이용한 데이터 전송방법 KR100243422B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970069526A KR100243422B1 (ko) 1997-12-17 1997-12-17 통신처리 시스템/복합 망 정합장치 및 그를 이용한 데이터 전송방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970069526A KR100243422B1 (ko) 1997-12-17 1997-12-17 통신처리 시스템/복합 망 정합장치 및 그를 이용한 데이터 전송방법

Publications (2)

Publication Number Publication Date
KR19990050407A KR19990050407A (ko) 1999-07-05
KR100243422B1 true KR100243422B1 (ko) 2000-02-01

Family

ID=19527572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069526A KR100243422B1 (ko) 1997-12-17 1997-12-17 통신처리 시스템/복합 망 정합장치 및 그를 이용한 데이터 전송방법

Country Status (1)

Country Link
KR (1) KR100243422B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454971B1 (ko) * 2002-10-31 2004-11-06 삼성전자주식회사 네트웍 인터페이스 라인 카드 시스템

Also Published As

Publication number Publication date
KR19990050407A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US6373848B1 (en) Architecture for a multi-port adapter with a single media access control (MAC)
US7260120B2 (en) Ethernet switching apparatus and method using frame multiplexing and demultiplexing
CN101385296B (zh) 用于总线间信息自动路由的网关
US5764634A (en) Lan switch with zero latency
JPH06152634A (ja) Ａｔｍ方式による送信装置及び通信システム
JPH07202932A (ja) ブリッジ
JPH0667019B2 (ja) 交換機制御方式
JP3427926B2 (ja) 交換機システム及び交換機アーキテクチャ
US6335939B1 (en) Apparatus and method for selectively supplying data packets between media domains in a network repeater
US6195334B1 (en) Apparatus and method for terminating a data transfer in a network switch in response to a detected collision
US6041065A (en) Flexible multi-frequency repeater
CN112653638B (zh) 一种多路中频与基带高速交换路由的装置及其通信方法
KR100243422B1 (ko) 통신처리 시스템/복합 망 정합장치 및 그를 이용한 데이터 전송방법
US7061870B2 (en) Method and system of transmitting loopback cells through a switching node of an asynchronous transfer mode (ATM) network
JPH04273735A (ja) ローカルエリアネットワークブリッジ装置
US7088682B1 (en) Reducing overhead when using loopback cells for fault detection in bi-directional virtual circuits
US6301259B1 (en) Switch and switching method
CN1898915A (zh) 网桥
KR100483546B1 (ko) 에이티엠 입력 셀 복제에 의한 멀티캐스트 스위칭 장치 및방법
KR19990050590A (ko) 통신 처리 시스템과 광대역 종합 정보 통신망간의 정합 장치 및 방법
JP2953362B2 (ja) Ｌａｎのスイッチング装置
KR20000075309A (ko) 패킷 라우터의 트래픽 모니터 장치 및 방법
JPH07154428A (ja) Ｉｓｄｎによるｌａｎ間接続方式
KR950022481A (ko) 기지국 패킷 라우터 장치 내부에서의 패킷 구조 및 처리방법
CN117412206A (zh) 一种基于fpga及光交换矩阵的srio数据传输系统及方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071024

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee