KR100240919B1 - 그래픽 디스플레이 서브시스템과 내부적으로 타이밍되는 스테레 오 디스플레이 제공 방법 - Google Patents

그래픽 디스플레이 서브시스템과 내부적으로 타이밍되는 스테레 오 디스플레이 제공 방법 Download PDF

Info

Publication number
KR100240919B1
KR100240919B1 KR1019960065782A KR19960065782A KR100240919B1 KR 100240919 B1 KR100240919 B1 KR 100240919B1 KR 1019960065782 A KR1019960065782 A KR 1019960065782A KR 19960065782 A KR19960065782 A KR 19960065782A KR 100240919 B1 KR100240919 B1 KR 100240919B1
Authority
KR
South Korea
Prior art keywords
display
buffer
frame
stereo
pixel
Prior art date
Application number
KR1019960065782A
Other languages
English (en)
Other versions
KR970066987A (ko
Inventor
마이클 피터스 웨스트 로데릭
켈레이 에반스 에드워드
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR970066987A publication Critical patent/KR970066987A/ko
Application granted granted Critical
Publication of KR100240919B1 publication Critical patent/KR100240919B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/30—Control of display attribute
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0229—De-interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports

Abstract

본 발명은 내부적으로 타이밍되는, 디스플레이 속성의 시변 특성(internally timed time-varying properites of display attributes)을 제공하는 그래픽 디스플레이 서브시스템(graphics display subsystem)을 제공한다. 그래픽 디스플레이 서브시스템은 가변 디스플레이 특성을 갖는 연속적인 화소 영상프레임을 디스플레이하는 디스플레이 장치와, 영상 프레임을 디스플레이 장치로 전송하는 회로를 포함한다. 하나 이상의 화소와 연관된 디스플레이 속성(display attribute)이 속성 테이블(attribute table)내에 세트되는 경우에 하나 이상의 화소들이 선택된다. 선택된 시간 간격 동안, 상기 회로는 디스플레이 장치에 디스플레이되는 선택된 화소의 디스플레이 특성을 변화시킨다. 바람직한 실시예에서, 가변 디스플레이 특성은 스테레오 영상 디스플레이(stereo image display), 영상 휘도 제어(image brightness control) 또는 영상 혼합 제어(image-blending control)중 어느 하나이다.

Description

그래픽 디스플레이 서브시스템과 내부적으로 타이밍되는 스테레오 디스플레이 제공 방법
본 발명은 컴퓨터 그래픽 시스템 및 서브시스템에 관한 것으로, 특히, 디스플레이 속성의 시변 특성을 갖는 컴퓨터 그래픽 서브시스템에 관한 것이다. 보다 구체적으로, 본 발명은 컴퓨터 그래픽 시스템 및 서브시스템에서 스테레오 디스플레이, 휘도 변화(brightness variation) 또는 영상 혼합(image blending)을 제공하는 타이밍 메카니즘에 관한 것이다.
컴퓨터 그래픽 분야에서는 다수의 애플리케이션이 스테레오 디스플레이 기능의 제공을 요구한다. 스테레오 디스플레이는 2차원 스크린으로부터 3차원 디스플레이 환영(illusion)을 제공하는 것이다. 컴퓨터 그래픽에 있어서, 일반적으로 스테레오 디스플레이는 분자 모델링(molecular modelling), 고급 CAD/CAM. 건축 및 다른 애플리케이션과 같은 애플리케이션에서 이용되며, 스테레오가 주어진 문제세트의 이해 또는 명시화(과학적 명시화)를 개선하고 있다. 최근에는 컴퓨터 애플리케이션에 소위 "가상 현실(Virtual Reality)"을 제공하기 위해 스테레오 디스플레이가 사용되고 있는 추세이다. 이들 애플리케이션들중 몇몇은 과학적 명시화를 위해 사용되고 있지만, 3차원 및 스테레오 애플리케이션의 대부분은 오락(게임) 및 교육용에 사용될 것으로 예상된다. 이러한 애플리케이션의 대량 시장 잠재력을 실현하기 위해, 스테레오 디스플레이의 성능을 충분히 향상시키면서 그 복잡성 및 비용을 감소시키는데 많은 상업적 노력이 경주되고 있다.
2차원 스크린으로부터 3차원 디스플레이의 환영을 생성하기 위해 종래 기술에서는 다수의 스테레오 기법이 사용되었다. 모든 기법들은 관측자의 원래의 입체영상을 흉내내기 위해 각각의 눈에 고유하고 독립적으로 약간씩 다른 영상을 제공하려고 한다. 이러한 종래의 기법은 좌측눈과 우측눈에 동시에 혹은 연속적으로 분리된 영상을 제공하는 기법들로 나누어진다. 이들 기법들은(컴퓨터 CRT 디스플레이를 갖춘) 전자 매체든지 혹은 (영상 스크린을 갖춘) 광학 매체든지 간에 대부분의 프리젠테이션 매체(presentation medium) 유형들에 적용가능하다. 3차원 스테레오 애플리케이션에 사용되는 컴퓨터 디스플레이는 일반적으로 전자의 범주에 속하며, 이 범주에서는 단일 디스플레이 스크린으로부터 양쪽 눈에 각기 고유하게 교번적으로 프레임을 제공한다. 즉, 좌측눈은 우측눈에 대해 의도된 프레임을 인식하지 못하고, 그 반대로 우측눈도 좌측눈에 대해 의도된 프레임을 인식하지 못하도록 하는 것이 필수적이다. 이것은 사용자에게, 우측눈에 대해 의도된 프레임이 디스플레이될 때 사용자의 좌측눈 시계를 차단하거나 그 반대의 기능을 수행하는 고글(goggles)을 착용하게 함으로써 달성된다. 또한, 각각의 눈에 제공되는 분리된 시계(separate views)는 교번적인 디스플레이 프레임의 연속으로 제공되어야 한다.
컴퓨터 그래픽에 있어서, 디스플레이될 영상은 다수의 이산적인 화상 요소들(picture elements) 또는 화소들로 분할된다. 각각의 화소는 출력 디스플레이 모니터상의 물리적 위치를 나타내고, 컬러 또는 특정의 그레이 색조(color or specific shade of gray)와 연관될 수 있다. 영상 및 그래픽 시스템에 있어서, 디스플레이 화소들은 메모리 장치에 저장된 데이터로 제각기 표현된다. 이와 같이 디스플레이의 표시를 저장하는 메모리 장치는 전형적으로 프레임 버퍼(frame buffer)로 일컬어진다. 전형적으로, 고해상도 디스플레이는 1600×1280 또는 2,048,000개의 화소로 이루어진 영상을 갖는다. 각각의 화소값은 1 내지 32 비트로 표현되거나 이보다 많은 비트로 표현될 수 있으며, 따라서 영상을 저장하는데 대용량의 메모리가 요구된다. 이와 같은 대용량 고속 메모리에 대한 요구는 DRAM과 같은 고밀도 메모리 장치의 사용을 필요로 한다.
비디오 디스플레이 주사 패턴 및 갱신 속도의 특성상 비디오 모니터상에 디스플레이하기 위해(비디오 발생 회로를 통해) 저장된 값들을 스캐닝하는 동작으로부터 프레임 버퍼를 갱신하는 동작을 분리하는 것이 필요하다. 그 결과, 그래픽 또는 영상 프로세서가 새로운 데이터로 프레임 버퍼를 갱신할 수 있게 하면서 그래픽 프레임 버퍼의 내용들을 스크린에 동시에 디스플레이하기 위해, 비디오 RAM,즉, VRAM이라 불리는 특수 형태의 DRAM 메모리가 개발되었다. VRAM은 두개의 입/출력 포트(하나는 랜덤 액세서용이고 다른 하나는 직렬 액세스용임)와 하나의 어드레스 포트를 포함한다. 이들 메모리는 흔히 이중 포트 메모리(dual-port memories)로 칭해진다.
전형적으로, 컴퓨터 그래픽에서 스테레오 디스플레이는 "이중 버퍼" 기법을 사용함으로써 달성된다. 이중 버퍼로서 디스플레이되는 화소 디스플레이 데이터는 두개의 서브 화소 필드로 분할된다. 이들 두 필드는 버퍼 A(Buffer-A) 및 버퍼 B(Buffer-B)로서 할당된다. 시스템에 의해 제공되는 "버퍼 선택(Buffer Select)" 신호는 두 버퍼들중 어느 것이 (다른 속성에 따라) 처리되어 디스플레이될지를 표시한다. 단순히 버퍼 선택신호를 변경하는 것으로, 이중 버퍼 애플리케이션(double buffer application)에 속하는 모든 이중 버퍼 화소들이 전체 디스플레이상의 어디에서든지 버퍼 A와 버퍼 B 사이에서 즉시 스위칭된다. 이와 달리, 바람직하게는 팔레트 DAC 장치가 후속 디스플레이 프레임이 개시할 때까지 버퍼 A와 버퍼 B간의 스위칭을 보류(hold off)시킬 수 있다.
스테레오 디스플레이가 수행되는 동안, 버퍼 A는 좌측눈 영상을 포함하고, 버퍼 B는 우측눈 영상을 포함할 수 있다. 각 디스플레이 프레임의 끝에서, 스테레오 애플리케이션은 후속 디스플레이 프레임이 개시되기 전에 버퍼 A와 버퍼 B 사이를 스위칭할 수 있다. 또한, 스테레오 애플리케이션은 후속 디스플레이 프레임이 개시되기 전에 디스플레이가 좌측눈과 우측눈간에 스위칭되었음을 스테레오 비젼시스템에게 신호해야 한다. 버퍼 스위치와 스테레오 비젼 시스템에 대한 신호는 프레임 블랭킹 기간에 정확하게 타이밍되는 것이 중요하며, 그렇게 하지 않으면 스테레오 디스플레이의 효과가 완전히 상실된다. 이러한 어떤 미스타이밍(mis-timing)의 시각적 결과는 이중-버퍼링된 컴퓨터 에니메이션 애플리케이션(double-buffered computer animation applications)에 대한 어떤 미스타이밍보다도 훨씬 나쁘게 된다. 따라서, 스테레오 디스플레이의 경우, 각각의 눈에 제공되는 분리된 영상은 교번적인 디스플레이 프레임상에 제공되어야 한다. 이들 분리된 영상은 상당히 높은 프레임 비율로 연속적으로 제공되어야 하는데, 그 이유는 각각의 눈은 프레임을 절반만 보기 때문이다. 디스플레이의 깜박거림(display flicker)을 최소화시키기 위해, 각각의 눈은 초당 적어도 60프레임을 수신해야 하며, 이로 인해 전체 프레임의 속도는 초당 적어도 120프레임에 도달해야 한다.
이중 버퍼 기법을 사용하는 스테레오 디스플레이의 주요 문제점은 버퍼들간 스위칭의 타이밍 및 정확한 동기화이다. 또한, 스테레오 디스플레이는 매우 높은 디스플레이 프레임 비율을 필요로 하고, 프레임마다 버퍼들간의 스위칭이 이루어질 것을 또한 요구한다. 이것은, 절대적인 프레임 동기화를 요구하지 않으며 프레임 속도도 더욱 낮고 몇개의 프레임마다 버퍼 스위칭이 이루어지는 이중 버퍼링된 애니매이션과는 대조적이다. 스테레오 애플리케이션은 버퍼 선택(Buffer Select)신호를 매우 정확하게 제어하기 위해 요구될 뿐아니라, 눈의 좌측/우측 차단이 이루어질 수 있도록 스테레오 비젼 시스템에게 좌측/우측 스위칭을 정확하게 신호하여야 한다.
일반적으로, 스테레오 애플리케이션과 같은 디스플레이에 시변 특성을 제공하는 애플리케이션은 컴퓨터 시스템의 중앙 처리 장치(CPU)에서 실행된다. 이들 특성을 적절하게 제어하는데 필요한 고도의 동기화 제어를 제공하기 위해, CPU는(몇몇 그래픽 시스템은 수직 블랭킹 인터럽트를 제공할 수도 있지만) 통상 "폴링방법(polling method)"을 사용해서 컴퓨터 그래픽 시스템의 프레임 블랭킹(frame blanking) 상태를 감시해야 한다. 이러한 "폴링" 방법은 연속적인 루프로 실행되면서 상태 레지스터(status register)를 연속적으로 판독하여 이 상태가 변화하기를 기다리는 소프트웨어에 의존하는데, 이것은 CPU 사이클을 매우 낭비하는 것이 된다. 프레임 블랭킹이 발생되는 순간, CPU는, 예컨대, 적절한 윈도우 속성 테이블 엔트리(Window Attribute Table entry)내의 버퍼 선택 신호를 갱신한 다음, 좌측/우측 스위칭이 발생되었음을 스테레오 비젼 시스템에 신호해야 한다. CPU는 그래픽 시스템 및 스테레오 비젼 시스템에 대한 지연(latency)(및 병목 현상)을 고려하여 이들 동작을 매우 정확하게 타이밍해야 한다. CPU가 실시간(Real-Time) 오퍼레이팅 시스템(OS)를 실행중이면, 충분히 정확한 타이밍이 달성될 수 있지만, 대부분의 컴퓨터들(특히, 데스크톱 컴퓨터)은 실시간 OS를 사용하여 실행되지 못한다.
따라서, CPU에서 실행중인 스테레오 애플리케이션은 흔히, 긴 기간 동안 스왑 아웃(swap out)될 수 있는 중요한 인터럽트의 영향을 받으므로, 버퍼 스위치가 미스타이밍될 가능성이 매우 높다. 이러한 문제점은 CPU를 스테레오 애플리케이션으로 완전히 점유하게 하고 모든 다른 애플리케이션을 폐쇄시킴으로써 부분적으로 경감될 수 있지만, OS 자체를 포함하여 컴퓨터상의 다른 모든 애플리케이션들이 부득이 정지하게 될 수 있다. 이것은 나쁜 프로그래밍 스타일일 뿐만 아니라, 컴퓨터로 하여금 사용자를 "대기(hang)"시키거나 접근하지 못하게 할 수도 있으며, 더욱이 버퍼간의 스위칭 및 스테레오 비젼 시스템에 대한 시그널링의 완벽한 타이밍 및 동기화를 보장하지 못하게 된다. 따라서, 버퍼의 선택은 스테레오 효과를 유지시키기 위해 실시간으로 수행되어야 하고, 이는 상당량의 CPU 및 시스템 버스 사이클을 소모하므로, 컴퓨터 시스템의 성능이 상당히 저하된다.
본 발명은 내부적으로 타이밍되는 디스플레이 속성의 시변 특성(time-varying properites of display attributes)을 제공하는 그래픽 디스플레이 서브시스템을 제공한다. 본 그래픽 디스플레이 서브시스템은 가변적인 디스플레이 특성을 갖는 연속적인 화소 영상 프레임을 디스플레이하는 디스플레이 장치와, 영상 프레임을 디스플레이 장치로 전송하는 회로를 포함한다. 하나 이상의 화소와 연관된 디스플레이 속성이 속성 테이블내에 세트될 때 하나 이상의 화소들이 선택된다. 선택된 시간 간격 동안, 상기 회로는 디스플레이 장치에 디스플레이되는 선택된 화소의 디스플레이 특성을 변화시킨다. 바람직한 실시예에서, 가변 디스플레이 특성은 스테레오 영상 디스플레이, 영상 휘도 제어 또는 영상 혼합 제어중 어느 하나이다.
본 발명의 전술한 목적 및 다른 목적, 특징 및 장점들은 이하의 상세한 설명으로부터 명백해진다.
제1도는 본 발명의 바람직한 실시예에서 사용되는 그래픽 디스플레이 서브시스템의 블럭도.
제2도는 본 발명의 바람직한 실시예에 따라 내부적으로 타이밍되는 스테레오 디스플레이를 갖는 팔레트 DAC의 상세 블럭도.
제3도는 본 발명의 바람직한 실시예에 따라 그래픽 디스플레이 서브시스템에서 내부적으로 타이밍되는 스테레오 디스플레이를 제공하는 방법을 도시한 흐름도.
제4도는 본 발명의 바람직한 실시예에 따라 내부적으로 타이밍되는 그래픽 디스플레이 영상의 휘도 변화를 제공하는 그래픽 디스플레이 서브시스템의 블럭도.
제5도는 본 발명의 바람직한 실시예에 따라 내부적으로 타이밍되는 디스플레이 영상의 휘도 변화를 제공하는 방법의 흐름도.
제6도는 본 발명의 바람직한 실시예에 따라 내부적으로 타이밍되는 영상 혼합기능을 제공하는 그래픽 디스플레이 서브시스템의 블럭도.
제7도는 본 발명의 바람직한 실시예에 따라 내부적으로 타이밍되는 영상 혼합을 제공하는 방법의 흐름도.
제8도는 본 발명의 바람직한 실시예에 따라 시변 디스플레이 속성을 제공하는 내부적으로 타이밍되는 회로의 블럭도.
* 도면의 주요부분에 대한 부호의 설명
10 : 그래픽 제어기 20 : 그래픽 메모리
40 : 시스템 버스 50 : 디스플레이 장치
100 : 팔레트 DAC 102 : 화소
104 : 메모리 레지스터 120 : 멀티플렉서
126 : 스테레오 선택 신호 발생기 130 : 화소 처리 회로
300, 400, 402 : 화소 디스플레이 데이터 처리 유닛
302, 404 : 윈도우 속성 테이블
304, 306, 308 : 승산기 406, 408, 410 : 혼합기
500 : 신호분배기 506 : 비교기
510 : 산술 연산 유닛
도 1을 참조하면, 본 발명의 바람직한 실시예에서 사용되는 그래픽 디스플레이 시스템의 블럭도가 도시되어 있다. 그래픽 디스플레이 시스템은 그래픽 제어기(10)와, 그래픽 메모리(VRAM)(20)와, 그래픽 D/A 변환기, 즉, 팔레트(Palette) DAC(100)와, 디스플레이 장치(50)를 포함한다. 팔레트 DAC는 때때로 "RAMDAC" 또는 "LUT-DAC"로 일컬어진다. 시스템 버스(40)는 그래픽 디스플레이 시스템을 나머지 컴퓨터 시스템에 접속한다. 그래픽 제어기(10)는 시스템 버스(40)에 접속된 중앙 처리장치 또는 메모리 장치(도시되지 않음)로부터, 디스플레이 화소 데이터를 포함한 CRT 디스플레이상에 디스플레이될 정보를 수신한다. 그래픽 제어기(10)는 그래픽 메모리(20)를 갱신하기 위해 디스플레이 화소 데이터, 어드레싱 정보 및 제어 신호를 전송한다. 그래픽 메모리(20)는 직렬 화소 데이터를 직렬 데이터 버스를 통해 팔레트 DAC(100)에 제공한다. 팔레트 DAC(100)는 수신된 디스플레이 화소 데이터를 처리해서 이를 아날로그 신호로 변환시키며, 이 신호는 가시 영상(visual image)으로서의 표시를 위해 접속된 디스플레이 장치(50)(통상, CRT)를 구동한다.
도 2를 참조하면, 본 발명의 바람직한 실시예에 따라 내부적으로 타이밍되는 스테레오 디스플레이를 갖춘 팔레트 DAC(100)의 블럭도가 도시되어 있다. 그래픽 메모리(20)는 입체화면 디스플레이 데이터의 하나 이상의 영상 프레임을 포함하고, 각각의 프레임은 다수의 화소로 구성되며, 각각의 화소는 프레임에 대해 다수의 프레임 버퍼를 나타내는 두개 이상의 서브 화소 필드를 갖는다. 팔레트 DAC(100)는 그래픽 메모리(20)로부터 다수의 화소들중 대표 화소(representative pixel)(102)를 디스플레이될 현재 영상 프레임의 일부로서 수신한다. 도 2에서 도시된 바와 같이, 각각의 화소(102)는 제1 서브 화소 필드(112)(버퍼 A)및 제2 서브 화소 필드(114)(버퍼 B)로 분할되며, 이들 프레임 버퍼(버퍼 A 또는 버퍼 B)중 하나는 현재 영상 프레임의 좌측눈 프레임 버퍼를 포함하고, 다른 하나는 우측눈 프레임 버퍼를 포함한다. 버퍼 A 및 버퍼 B는 팔레트 DAC(100)에 동시에 제공된다. 예를 들어, 32 비트 화소는 두개의 16 비트 서브 화소 필드를 갖는 팔레트 DAC(100)에 의해 처리되며, 이들 두 필드중 하나는 스테레오 디스플레이를 제공하기 위한 좌측눈 프레임에 대한 것이고, 다른 하나는 서브 화소 필드와 우측눈 프레임에 대한 것이다. 팔레트 DAC(100)가 이중 버퍼 애플리케이션용으로 프로그램되면, 팔레트 DAC는 버퍼 A 데이터 혹은 버퍼 B 데이터중 어느 하나를 이중 버퍼 화소 포맷을 사용하여 처리함으로써 디스플레이 화소 데이터에 대해 동작한다.
일반적으로, 워크스테이션 그래픽, 특히 멀티미디어 워크스테이션 디스플레이들은 이중 버퍼 디스플레이 기능을 제공한다. 원래 이중 버퍼 디스플레이는 갱신되는 디스플레이 프레임들간에 연속적인 변화(seamless change)를 제공하기 위해 고안된 것이다. 하나의 버퍼가 디스플레이되는 동안에, 다른 하나의 버퍼는 화면상에 어떤 원치않는 아티팩트(artifacts)를 발생시키지 않고 갱신될 수 있다. 이러한 버퍼의 갱신이 완료되면, 현재 디스플레이 프레임의 종료 직후에, 버퍼 선택이 스위칭되어, 이로 인해 후속 프레임에서 새로 갱신된 버퍼가 디스플레이된다. 이러한 프로세스는 후속 프레임에서 반복되어, 새로 갱신된 버퍼가 디스플레이되고, 다른 하나의 버퍼는 다음 프레임에서 디스플레이하기 위한 데이터로 갱신된다. 이러한 방식으로, 이중 버퍼 디스플레이는 디스플레이 데이터의 실제적인 갱신이 관측자(viewer)로부터 은닉될 수 있도록 하는 수단을 제공하며, 이것은, 갱신이 완료되는 순간에 갱신 결과가 디스플레이될 수 있게 한다.
고급 워크스테이션 그래픽에서는, 단일 버퍼 애플리케이션을 디스플레이하는 윈도우 및 이중 버퍼 애플리케이션을 보여주는 제2 윈도우가 스크린상에 동시에 디스플레이될 수 있다. 이것은 각각의 화소에 대해 두가지 유형의 데이터, 즉, 윈도우 식별자(Window Identifier : WID) 및 화소 디스플레이 데이터를 워크스테이션의 팔레트 DAC(디스플레이 D/A 변환기)로 전송함으로써 달성된다. WID는 윈도우, 애플리케이션 또는 화소가 속하는 화소 클래스를 식별하는 포인터이다. WID는 DAC에 의해, 팔레트 DAC(100)의 메모리(104)에 상주하는 윈도우 속성 테이블(Window Attribute Table : WAT)로부터 화소 클래스의 여러 속성들을 참조하는데 사용된다. WAT내에 포함된 속성들은 다른 여러 특징등 중에서도 화소 데이터의 포맷과, 그 화소 데이터와 연관된 디스플레이 계층들의 존재 및 수와, 디스플레이 계층들간에 화소 데이터가 분할되는 방법과, 각 디스플레이 계층의 화소 데이터에 적용될 처리유형과, 어느 계층이 디스플레이될지를 판정하는 판정 기준을 정의한다. 이러한 여러 화소 클래스의 속성들은 워크스테이션상에서 실행되는 애플리케이션 소프트웨어에 의해 윈도우 속성 테이블내로 로딩된다.
윈도우 속성 테이블에 제공되는 여러 속성들중 하나는 "이중 버퍼" 애플리케이션과 "단일 버퍼" 애플리케이션을 구별하는데 사용된다. (주어진 WID에 대한) WAT로부터의 속성이 이중 버퍼 애플리케이션의 존재를 표시하면, 이 WID를 갖는 화소 디스플레이 데이터는 두개의 서브 화소 필드로 분할된다. 이들 두 필드는 버퍼 A 및 버퍼 B로서 할당된다. WAT로부터의 다른 속성(이중 버퍼 선택)은 두개의 버퍼중 어느 버퍼가 (다른 속성에 따라) 처리되어야 하고 디스플레이되어야 하는지를 나타낸다. 단순히 주어진 WID에 대한 WAT내의 이중 버퍼 선택 속성을 변경함으로써, 동일한 WID를 갖는 이중 버퍼 애플리케이션에 속하는 모든 이중 버퍼 화소는 전체 디스플레이상의 모든 장소에서 버퍼 A와 버퍼 B간에 즉시 스위칭된다. 또한, 바람직하게 팔레트 DAC 장치는 후속 디스플레이 프레임이 개시될 때까지 버퍼 A와 버퍼 B간의 스위칭을 보류시킬 수 있다. 단일 버퍼 애플리케이션은 단지 하나의 데이터 버퍼만을 팔레트 DAC에 제공하므로, 버퍼 선택 속성을 제공하지 않거나, 대안적으로 상기 속송을 단일 버퍼 데이터가 로딩된 버퍼(예를 들어, 버퍼 A)에 일정하게 세트시킨다.
알 수 있는 바와 같이, 이러한 고급 그래픽 시스템 및 워크스테이션은 이중 버퍼 디스플레이 기능을 윈도우 단위(per-window basis)로 제공한다. 그러나 제어는 화소 단위(per-pixel basis)로 이루어진다. 이것은, 애플리케이션이 어떤 임의의 형상을 갖는 윈도우에 디스플레이될 수 있게 한다. WAT에서 그들이 어드레스지정하는 WID들 및 속성들을 사용함으로써, 이중 버퍼 디스플레이 기능이 임의의 윈도우 또는 윈도우 세트에 선택적으로 적용될 수 있으며, 이중 버퍼 애플리케이션 및 단일 버퍼 애플리케이션이 동시에 디스플레이될 수 있게 한다.
도 2에 도시된 바와 같이, 스테레오 디스플레이(및 이중 버퍼 디스플레이)동안, 화소(102)는 제1 서브 화소 필드(112)(버퍼 A)와 제2 서브 화소 필드(114)(버퍼 B)로 분할된다. 본 기술 분야에 통상의 지식을 가진 자라면 알 수 있는 바와 같이, 각각의 디스플레이 화소는 각기 버퍼 A및 버퍼 B에 포함되는 두개의 서브 화소 필드(112, 114)로 이루어진다. 따라서, 버퍼 A는 영상 프레임내의 모든 화소에 대해 서브 화소 필드(112)로 구성되는 디스플레이 화소 데이터의 한쪽 눈(eye)(예를 들어, 우측눈)의 영상 프레임을 포함하고, 버퍼 B는 영상 프레임내의 모든 화소에 대해 서브 화소 필드(114)로 구성되는 디스플레이 화소 데이터의 다른쪽 눈(예를 들어, 좌측눈)의 영상 프레임을 포함한다. 예를 들어, 16비트/화소 스테레오 애플리케이션(16bit-per-pixel streo application)은 32비트/화소 애플리케이션으로서 시스템의 VRAM내에 로딩된다. 그 후, 특정한 디스플레이 프레임(즉, 버퍼)이 선택되며, 선택된 서브 화소 필드(112, 114)내의 16 비트가 팔레트 DAC(100)에 의해 처리되어 변환된다.
본 기술 분야에 통상의 지식을 가진 자라면, 메모리 장치(20)가 VRAM과 같은 고속 DRAM임을 이해할 것이다. 스테레오 디스플레이 동안, 메모리 장치(20)에 저장된 화소 데이터는 논리적으로 두개의 논리 프레임 버퍼, 즉, 버퍼 A 및 버퍼 B로 분할되며, 이들 각 버퍼는 각각의 화소에 대한 두개의 서브 화소 필드중 하나를 포함한다. 대안적으로, 각각의 논리 버퍼는 물리적으로 분리된 메모리에 저장될 수도 있다. 본 발명은 어떤 유형의 메모리 구성으로도 구현될 수 있으며, 바람직한 실시예의 메모리 구성에 제한되지 않는다.
도 2에 도시된 바와 같이, 본 발명의 버퍼 선택 회로는, 현재의 영상 프레임동안 액세스하여 그의 화소 데이터를 화소 처리 회로(130)로 출력시키도록 버퍼 A 및 버퍼 B중 하나를 선택하기 위한 버퍼 선택 신호(BUFFER_SELECT)를 발생한다. 화소 처리 회로(130)는 컬러 참조 테이블("팔레트")과, 감마 정정 테이블(gamma correction tables)과, 컬러 공간 변환 회로(color space conversion circuitry)와, 직접 컬러 확장 및 직접 컬러 바이패스 회로(direct color expansion and direct color bypass circuitry)를 포함하며, 이들 모두는 액세스된 화소 데이터를 통상의 기법에 따라 처리한다. 처리된 화소 데이터는 RGB DAC(116)로 출력되어, CRT와 같은 모니터 디스플레이 장치를 구동하기 위한 아날로그 비디오 신호(RGB 출력)로 변환되거나, LCD 디스플레이를 구동하는데 사용되는 디지탈 신호로 변환된다.
팔레트 DAC(100)는 메모리 또는 레지스터 (104)를 포함한다. 메모리(104)는 팔레트 DAC 장치의 WAT를 포함한다. WAT의 각 엔트리는 주어진 화소 클래스에 대해 스테레오 디스플레이 기능을 제어하고 선택하는 3가지 속성 비트(및 도시되지 않은 다른 속성 비트)를 포함한다. 이러한 화소 클래스는 스크린상의 임의의 위치에 디스플레이될 수 있는 어떤 주어진 애플리케이션 윈도우 또는 애플리케이션 윈도우 세트를 나타낼 수 있다. 스테레오 디스플레이에 적용가능한 3가지 속성 비트는 이중 버퍼 인에어블(Double Buffer Enable) 비트, 이중 버퍼 선택(Double Buffer Select) 비트, 스테레오 디스플레이 인에이블(Stereo Display Enable) 비트이며, 이들은 제각기 이중 버퍼 인에이블(DBE) 레지스터(106), 이중 버퍼 선택(DBS) 레지스터(108) 및 스테레오 디스플레이 인에이블(SDE) 레지스터(110)에 저장된다. 바람직한 실시예에서는 별개의 레지스터들이 기술되어 있지만, 다른 바람직한 실시예에서는 모든 속성들을 단일의 레지스터 또는 메모리에 하나 이상의 속성 비트로서 저장할 수도 있다. 또한, 다른 실시예에 있어서 WAT내에 다른 속성들이 표시될 수 있다. 한 실시예로, 예컨대, "휘도" 속성이 포함된다. CPU에 의해 휘도특성이 세트되면, 주어진 시간 간격 동안 팔레트 DAC(100)는 세트된 속성과 연관된 화소 클래스의 휘도 레벨을 변화시킬 수 있다. 이러한 방식으로, 예를 들어, 주어진 윈도우의 디스플레이 영상을 디스플레이로부터 느린 속도로 희미해지게(fading) 할 수 있다. 또 다른 실시예에서는, WAT내에 "혼합(Blending)" 속성이 포함된다. CPU에 의해 혼합 속성이 세트되면, 팔레트 DAC(100)는 두개의 분리된 영상 프레임으로부터의 화소 데이터를 조합하여 디스플레이될 영상을 생성한다. 주어진 영상 프레임으로부터 도출된 디스플레이되는 영상의 백분율은 사전결정된 레벨에서 개시되어, 사전결정된 시간 간격 동안 증가되거나 감소된다. 이러한 방식으로, 예를 들어, 디스플레이상에서 제1 영상이 서서히 제2 영상으로 "변환(transform)"될 수 있다.
DBE 레지스터(106)는 이중 버퍼 디스플레이 또는 스테레오 디스플레이 모두를 인에이블시키는 이중 버퍼 인에이블 속성을 포함한다. DBS 레지스터(108)는 이중 버퍼 디스플레이에 대해 적절한 프레임 버퍼를 선택하고 스테레오 디스플레이에 대해 프레임 버퍼 A 또는 프레임 버퍼 B를 우측눈 영상으로서 선택하는 이중 버퍼 선택 속성을 포함한다. SDE 레지스터(110)는, 연관된 윈도우 식별자(WID)에 대한 화소 클래스가 스테레오 디스플레이로서 디스플레이되어야 하는지의 여부를 나타내는 스테레오 디스플레이 인에이블 속성을 포함한다. 스테레오 디스플레이 인에이블 속성이 세트되면, 그래픽 메모리(20)의 프레임 버퍼는 스테레오 디스플레이를 위한 연속적인 좌측눈 및 우측눈 영상 프레임을 저장한다.
팔레트 DAC(100)가 이중 버퍼 또는 스테레오 디스플레이를 수행할 수 있게 인에이블 시키려면, DBE 레지스터(106)내의 이중 버퍼 인에이블 비트가 그래픽 애플리케이션에 의해 세트되어야 한다. 따라서, DBE가 1이면, 화소 데이터는 이중 또는 스테레오 버퍼를 갖는 것으로 해석되고, 그렇지 않으면 화소 데이터는 단일 버퍼로서 해석된다. DBE가 "이중 버퍼"의 존재를 표시하면, 스테레오 디스플레이 인에이블 속성은 버퍼 쌍내의 화소 데이터가 통상적인 이중 버퍼인지 또는 "스테레오 이중 버퍼"인지를 표시한다. 화소 데이터가 스테레오 이중 버퍼이면, 팔레트 DAC(100)는 프레임 블랭킹 기간(frame blanking period)마다 프레임 버퍼간을 내부적으로 스위칭시킨다. 이러한 방식으로, 팔레트 DAC 장치는 매 프레임 블랭킹 기간마다 버퍼를 스위칭시키는 작업으로부터 스테레오 애플리케이션 및 CPU를 해방시킨다.
바람직한 실시예에서, 프레임 버퍼 A는 한쪽 눈에 대한 영상 프레임을 포함하고, 프레임 버퍼 B는 다른쪽 눈에 대한 영상 프레임을 포함하게 된다. 스테레오 디스플레이 애플리케이션은 DBS 레지스터(108)의 이중 버퍼 선택 속성을 세트함으로써 어느 프레임 버퍼가 우측눈 영상 프레임을 포함하는지를 나타낸다. 버퍼 A가 우측눈 영상 프레임을 포함하면 DBS 레지스터(108)는 세트되고, 버퍼 B내에 우측눈 영상 프레임이 포함되면 DBS 레지스터(108)는 리셋된다.
스테레오 선택 신호 발생기(126)는 스테레오 디스플레이에 대한 시퀸싱(sequencing)을 제공한다. 스테레오 선택 신호 발생기(126)는 "0"과 "1" 사이에서 교번하는 출력 상태를 갖고 디스플레이 장치(CRT(50))의 프레임 블랭킹 기간에 응답하여 상태를 변화시키는 쌍안정(bistable) 또는 래치를 제공한다. 스테레오 선택 신호는 디스플레이 장치의 제1 프레임 블랭킹 기간 동안 제1 극성(first polarity)으로 스위칭하고, 디스플레이 장치의 인접한 프레임 블랭킹 기간 동안 제2극성(Second polarity)으로 스위칭한다. 바람직한 실시예에서, "0" 상태는 좌측눈 프레임을 나타내는데 사용되고, "1" 상태는 우측눈 프레임을 나타내는데 사용된다. 스테레오 선택 신호 발생기(126)는 스테레오 선택신호를 AND 게이트(124)로 출력한다. 쌍안정 또는 래치 상태는 어느 프레임(LEFT/RIGHT)이 현재의 영상 프레임에 대해 디스플레이되고 있는지를 스테레오 비젼 시스템에게 신호하기 위한 출력으로서 팔레트 DAC(100)에 의해 또한 제공된다.
스테레오 디스플레이 인에이블 속성이 SDE 레지스터(110)내에 세트되면, AND 게이트(124)의 출력은 스테레오 선택 신호와 일치한다. 이 출력 신호는 DBS 레지스터(108)에 저장된 이중 버퍼 선택 속성과 함께 XOR 게이트(122)에 입력된다.
XOR 게이트(122)의 출력과, DBE 레지스터(106)에 저장된 이중 버퍼 인에이블 속성은 AND 게이트(118)에 입력된다. AND 게이트(118)는 멀티플렉서(MUX)(120)를 제어하는데 사용되는 버퍼 선택 신호(BUFFER_SELECT)를 발생한다. "0" 버퍼 선택 신호는 멀티플렉서(120)의 출력으로서, 주어진 화소(102)의 서브 화소 필드(112)를 선택하고, "1" 버퍼 선택 신호는 주어진 화소(102)의 서브 화소 필드(114)를 선택한다.
본 기술 분야에 통상의 지식을 가진 자라면, 그래픽 메모리(20)에서 팔레트 DAC(100)로 영상 프레임의 화소가 전송될 때마다, 적절한 좌측눈 또는 우측눈 서브 화소 필드가 멀티플렉서(120)를 제어하는 발생된 버퍼 선택 신호에 의해 선택된다는 것을 이해할 것이다. 좌측 혹은 우측 프레임 버퍼 전체가 화소 처리 회로(130)에 의해 처리될 수 있도록 전체 영상 프레임에 대해 적절한 서브화소 필드가 선택된다. 디스플레이 프레임의 시퀸스는 좌측눈 및 우측눈으로 지정된 두가지 프레임 유형의 교번적인 시퀀스일 것이다. 스테레오 디스플레이의 속성을 갖지 않는 모든 화소 데이터에 대해서는 좌측눈 프레임 및 우측눈 프레임 모두에서 동일한 데이터가 디스플레이된다. DBE가 "1"이면, DBS는 어느 버퍼(프레임 버퍼 A 또는 프레임 버퍼 B)가 우측눈 영상 프레임을 포함하고 있는지를 나타내는데 사용된다. DBE가 "1"이고 SDE가 "0"이면, 이중 버퍼는 이중 버퍼 디스플레이에 대해 통상적인 유형의 버퍼로서, 선택된 버퍼의 선정은 DBS의 값에 완전히 정적으로 의존한다. DBE가 "1"이고 SDE가 "1"이면, 스테레오 디스플레이가 인에이블되고, 선택된 버퍼의 선정은 프레임마다 버퍼 A와 버퍼 B사이에서 교번된다. 스테레오 디스플레이가 인에이블(SDE=1)되면, DBS가 "1"일 경우 버퍼 B는 좌측눈 프레임에서 디스플레이되고, 버퍼 A는 우측눈 프레임에서 디스플레이된다. 전술한 팔레트 DAC(100)의 회로에 관한 논리 테이블은 다음 표 1에 도시되어 있다. DBE가 "0"이면, 화소 데이터는 단일 버퍼로서 해석되어, 화소 처리 회로(130)에 의해 모든 영상 프레임에 대해 전체 화소(102)가 처리됨에 유의하여야 한다.
이와 같이, 본 발명의 팔레트 DAC가 CPU 또는 애플리케이션 소프트웨어의 어떤 개입없이 버퍼들간의 스위칭을 프레임 블랭킹 기간에 매우 정확하게 동기시키는 것이 매우 간단하게 이루어질 수 있음을 이해할 것이다. 스테레오 애플리케이션은 각각의 디스플레이 프레임의 끝에서 후속 디스플레이 프레임이 개시되기 전에 버퍼 A와 버퍼 B 사이를 스위칭시킨다. 버퍼간의 스위칭과 스테레오 비젼 시스템으로의 시그널링이 프레임 블랭킹 기간에 정확히 타이밍되어, 스테레오 디스플레이 효과가 유지됨을 알 수 있다. 이러한 방식으로, 각각의 눈에 제공되는 분리된 영상은 교번하는 디스플레이 프레임상에 제공된다. 이들 분리된 영상은 매우 고속의 프레임 비율로 연속적으로 제공되는데, 그 이유는 각각의 눈이 1/2 프레임만을 관측하기 때문이다. 디스플레이의 깜빡임(display flicker)을 최소로 유지하기 위해, 각각의 눈은 초당 적어도 60 프레임을 수신하며, 이로 인해 전체 프레임 속도는 초당 적어도 120 프레임이 된다.
또한, 본 발명의 바람직한 실시예에서, 사용자 고글의 아이 블랭킹(eye blanking)을 스위칭시키기 위해 스테레오 비젼 시스템으로의 시그널링을 정확히 타이밍시키는 작업으로부터 애플리케이션 및 CPU을 해방시키기 위해, 팔레트 DAC(100)는 현재 디스플레이되고 있는 것이 좌측눈 프레임인지 우측눈 프레임인지를 나타내는 외부 출력(LEFT/RIGHT) 신호를 제공한다. 또한, 후속 디스플레이 프레임이 개시되기 전에, 팔레트 DAC는 디스플레이가 좌측눈과 우측눈간에 스위칭되었음을 스테레오 비젼 시스템에게 신호한다. 스테레오 디스플레이 제어는 화소 단위로 이루어지지만, 스테레오 디스플레이 기능은 윈도우 단위로 제공된다. 이것은, 애플리케이션이 어떤 임의 형상의 윈도우로도 디스플레이될 수 있게 한다. 스테레오 속성은 임의의 윈도우 또는 윈도우 세트에 선택적으로 적용되어, 스테레오 애플리케이션 및 비-스테레오(non-stereo) 애플리케이션이 동시에 디스플레이될 수 있게 한다(비-스테레오 애플리케이션은 우측눈과 좌측눈 프레임 모두에서 동일한 영상으로 디스플레이된다).
도 3을 참조하면, 그래픽 디스플레이 서브시스템에서 본 발명의 바람직한 실시예에 따라 내부적으로 타이밍되는 스테레오 디스플레이를 제공하는 방법의 흐름도가 도시되어 있다. 프로세스는 단계(200)에서 개시되며, 이 단계에서 팔레트 DAC(100)는 디스플레이 장치에 디스플레이하기 위한 현재의 영상 프레임을 수신한다. 단계(202)에서, 각 영상 프레임마다 좌측눈 버퍼와 우측눈 버퍼간을 교번적으로 선택하는 버퍼 선택 신호가 발생된다. 이중 버퍼 선택 속성으로 선택된 경우, 버퍼 선택 신호는 현재의 영상 프레임 동안 좌측눈 버퍼 또는 우측눈 버퍼중 하나를 선택하고, 이어서 후속 영상 프레임 동안 다른 하나를 선택하며, 그 다음 후속 영상 프레임 동안에 처음의 버퍼를 다시 선택하는 등의 과정을 수행하여, 각각의 새로운 영상 프레임에 따라 좌측눈 버퍼와 우측눈 버퍼 사이에서 서로 전후로 교번하게 된다. 이러한 방식으로, 연속하는 좌측눈 영상 프레임과 우측눈 영상 프레임이 하나 걸러 프레임마다 사용자에게 교번적으로 제공된다.
다음으로, 프로세스는 단계(204)로 진행하여, 현재 영상 프레임의 화소가 팔레트 DAC(100)에 수신된다. 수신된 화소는 자신이 속하는 화소 클래스를 나타내는 연관된 WID를 갖는다. 그 후, 판단 블럭(206)에서, 수신된 화소의 WID에 대해 WAT내에 도시된 바와 같이, 이중 버퍼 인에이블 속성이 수신된 화소에 대해 세트되어 있는지를 판정한다. 이중 버퍼 인에이블 속성이 세트되어 있지 않으면, 단계(208)에 도시된 바와 같이 수신된 화소는 단일 버퍼 디스플레이로서 디스플레이된다. 이중 버퍼 인에이블 속성이 세트되어 있으면, 프로세스는 판단 블럭(210)으로 진행해서, 수신된 화소 WID에 대해 WAT내에 도시된 바와 같이, 스테레오 디스플레이 인에이블 속성이 수신된 화소에 대해 세트되었는지의 여부를 판정한다. 스테레오 디스플레이 인에이블 속성이 세트되어 있지 않으면, 단계(212)에 도시된 바와 같이 수신된 화소는 이중 버퍼 디스플레이로서 디스플레이된다. 스테레오 디스플레이 인에이블 속성이 수신된 화소에 대해 세트되어 있으면, 프로세스는 판단 블럭(214)으로 진행해서, 수신된 화소에 대한 이중 버퍼 선택 속성이 세트되어 있는지의 여부를 판정한다. 이중 버퍼 선택 속성이 세트되어 있으면, 단계(216)에 도시된 바와 같이 버퍼 A는 우측눈 버퍼로서 세트된다. 이중 버퍼 선택 속성이 수신된 화소에 대해 세트되어 있지 않으면, 단계(218)에 도시된 바와 같이 버퍼 B가 우측눈 버퍼로서 세트된다.
다음으로, 프로세스 단계(220)로 진행하여, 버퍼 선택 신호에 의해 선택된 버퍼내에 포함된 화소 데이터가 디스플레이된다. 단계(202)에서 알 수 있는 바와 같이, 버퍼 선택 신호는 현재 영상 프레임에 대해 좌측눈 버퍼 또는 우측눈 버퍼를 선택중일 것이다. 현재 영상 프레임에 대해 수신된 화소의 어느 서브 화소 필드가 디스플레이될지는 이러한 버퍼 선택 신호 및 이중 버퍼 선택 속성의 함수이며, 이것은 어느 서브 화소 필드가 좌측눈 프레임이고 어느 서브 화소 필드가 우측눈 프레임인지를 지정한다.
단계(220), 단계(208) 또는 단계(212)에서 수신된 화소에 대해 선택된 서브 화소 필드가 디스플레이된 후에, 프로세스는 판단 블럭(222)으로 진행해서, 현재 영상 프레임의 모든 화소가 팔레트 DAC(100)에 의해 수신되었는지의 여부를 판정한다. 현재 영상 프레임내의 모든 화소를 수신하지 못했으면, 프로세스는 단계(204)로 복귀하여, 현재 영상 프레임내의 후속 화소를 수신하여 처리한다. 현재 영상 프레임내의 모든 화소를 수신하여 디스플레이했으면, 프로세스 단계(224)로 진행하여 새로운 영상 프레임을 현재의 영상 프레임으로서 선택한 후 단계(204)로 복귀하여, 팔레트 DAC(100)에 의해 새로운 현재 영상 프레임내의 첫번째 화소를 수신한다. 새로운 현재 영상 프레임 동안, 버퍼 선택 신호는 이전 프레임과 반대되는 버퍼를 선택하도록 스위칭된다. 그 후, 본 발명의 프로세스는 새로운 현재 영상 프레임에 대해 반복된다.
본 발명의 다른 실시예에서는, 휘도 속성이 CPU에 의해 메모리 레지스터(104)에 세트되며, 이에 따라 사전설정된 시간 간격 동안 디스플레이된 영상 프레임의 휘도 레벨이 감소된다. 이러한 방식으로, 디스플레이 영상이 디스플레이로부터 서서히 희미해진다. 도 4는 본 발명의 바람직한 실시예에 따라 내부적으로 타이밍되는 디스플레이 영상의 휘도 변화를 제공하는 그래픽 디스플레이 서브시스템의 블럭도를 도시한 것이다. 화소 데이터는 팔레트 DAC VRAM내의 프레임 버퍼로부터 수신된다. 화소 데이터는 화소 디스플레이 데이터 처리 유닛(300)에 입력되는 화소 디스플레이 데이터와, 윈도우 속성 테이블(302)에 전달되는 각 화소에 대한 화소 WID로 나뉘어진다. 표준 화소 속성은 디스플레이 영상 출력의 윈도우 사이즈, 위치, 오버레이(overlays) 등을 지시하기 위해 화소 디스플레이 데이터 처리 유닛(300)으로 전송된다. 또한, 윈도우 속성 테이블(302)은 "0"과 "1" 사이의 어떤 상승 또는 하강하는 범위에 걸친 시간 간격 동안에 변화되는 "휘도 속성"을 출력한다. 휘도 속성은 승산기(304-308)에서 화소 디스플레이 데이타 처리 유닛(300)으로부터 출력된 RGB 신호와 함께 승산된다. 그 결과, 주어진 시간 간격 동안에 휘도면에서 변화하는 R'G'B' 신호가 디스플레이 장치로 출력된다. 이하 기술된 바와 같이, 휘도 속성이 어떻게 제어되는지에 따라 디스플레이 영상을 디스플레이로부터 서서히 희미해지게 하거나 디스플레이내로 서서히 선명해지게 할 수 있다.
도 5를 참조하면, 본 발명의 바람직한 실시예에 따라 내부적으로 타이밍되는 디스플레이 영상의 휘도 변화를 제공하는 방법의 흐름도가 도시되어 있다. 프로세스는 단계(350)에서 개시된다. 단계(352)에서, CPU에서 실행되는 그래픽 애플리케이션에 의해 WAT내에 화소 또는 화소 클래스에 대한 휘도 속성이 세트된다. 이어서, 프로세스는 단계(354)로 진행하여, WAT내에 세트된 휘도 속성을 갖는 화소 부류의 모든 화소를 디스플레이하거나 혹은 계속해서 디스플레이한다. 이어서, 프로세스는 단계(356)로 진행해서, WAT내에 세트된 휘도 속성을 갖는 화소 클래스내의 모든 화소의 휘도 레벨을 선택된 시간 간격 동안 일정 비율로 변화시킨다. 설정된 시간 간격의 만료시에, 프로세스는 단계(358)에서 종료된다.
본 발명의 또 다른 실시예에서는, "혼합(blending)" 속성이 WAT내에 포함된다. CPU에 의해 혼합 속성이 세트되면, 팔레트 DAC(100)는 두개의 분리된 영상 프레임으로부터의 화소 데이터를 조합해서 디스플레이된 영상을 생성한다. 주어진 영상 프레임으로부터 도출된 디스플레이된 영상의 백분율은 사전설정된 레벨에서 개시되어, 주어진 시간 간격 동안 증가 또는 감소된다. 이러한 방식으로, 예를 들어, 제1 영상이 디스플레이상에서 느린 속도로 제2 영상으로 변환될 수 있다. 혼합 기능(blend function)을 구현하는 장치 및 방법은 본 발명의 양수인에게 양도되고 동시계류중인 미국 특허 출원 제08/466,569 호에 개시되어 있다.
도 6은 본 발명의 바람직한 실시예에 따라 내부 타이밍형 혼합 기능(an internally timed blending function)을 제공하는 그래픽 디스플레이 서브시스템의 블럭도이다. 화소 데이터는 주 화소 디스플레이 데이터 처리 유닛(400) 및 부 화소 디스플레이 데이터 처리 유닛(402)에 제공될 화소 디스플레이 데이터와 함께 VRAM으로부터 수신된다. 화소 디스플레이 데이터 처리 유닛(400)은 주 디스플레이계층(primary display layer)을 발생한다. 화소 디스플레이 데이터 처리 유닛(402)은 예를 들어 오버레이 계층(overlay layer)으로서 사용될 수 있는 부 디스플레이 계층(secondary display layer)을 발생한다. 각각의 화소에 대한 화소 WID는 윈도우 속성 테이블(404)에 제공된다. 표준 화소 속성은 화소 디스플레이 데이터 처리 유닛(400, 402)에 제공된다. 화소 디스플레이 데이터 처리 유닛(400, 402)으로부터 출력된 각각의 원색은 함께 쌍을 이루어 혼합기(406, 408, 410)에 각각 입력된다. 따라서, R1 및 R2는 혼합기(406)에 입력되어 R' 신호를 생성하고, G1 및 G2는 혼합기(408)에 입력되어 G' 신호를 생성하며, B1 및 B2는 혼합기(410)에 입력되어 B' 신호를 생성한다. 각각의 혼합기(406, 408, 410)는 혼합값(α)에 의해 제어된다. 혼합값은 주어진 시간 간격 동안에, 예를 들어, "0.0"에서 "1.0" 또는 "1.0"에서 "0.0"의 범위에서 변하거나 혹은 "0.0"에서 "1.0"의 보다 작은 범위에 걸쳐서 변한다. 각각의 혼합기(406, 408, 410)에 의해 발생된 혼합된 출력은 혼합값의 함수, 즉 αA+(1-α)B 의 식에 따라 발생된다. 여기서, α는 혼합값이고, A는 주어진 혼합기의 제1 입력이고, B는 주어진 혼합기의 제2 입력이다. 혼합된 R'G'B' 출력 신호는 혼합된 영상을 발생하도록 디스플레이 장치에 입력된다. 선택된 시간 간격 동안, 혼합값은 이하 기술된 바와 같이 변화되어서, 디스플레이되는 영상이, 예를 들어, 주 디스플레이 영상으로 시작해서 천천히 혼합되어 제2 디스플레이 영상으로 된다.
도 7를 참조하면, 본발명의 바람직한 실시예에 따라 내부적으로 타이밍된 영상 혼합을 제공하는 방법의 흐름도가 도시되어 있다. 프로세스는 단계(450)에서 시작하여 단계(452)로 진행하며, 이 단계에서 혼합되어 제2 영상으로 변환되도록하는 혼합 속성이 디스플레이된 영상의 화소 클래스에 대한 WAT내에 세트된다. 이어서, 프로세스는 단계(454)로 진행해서, 세트된 혼합 속성을 갖는 화소 클래스내의 모든 화소를 CRT상에 디스플레이하거나, 계속해서 디스플레이한다. 그 후, 프로세스는 단계(456)로 진행하여, 선택된 시간 간격 동안에, 세트된 혼합 속성을 갖는 모든 화소에 대해 두개의 분리된 영상 프레임의 혼합 레벨을 변화시킨다. 그 후, 선택된 시간 간격의 만료시에, 프로세스는 단계(458)에서 종료된다.
도 8를 참조하면, 본 발명의 바람직한 실시예에 따라 시변 디스플레이 속성을 제공하는 내부적으로 타이밍되는 회로의 블럭도가 도시되어 있다. 신호 분배기(Signal-divider)(500)는 각각의 디스플레이 프레임이 종료되었음을 나타내는 "End_Of_Frame" 신호를 수신한다. 신호 분배기(500)는 입력되는 "End_of_Frame"신호를 N으로 나누어, N개 프레임마다 N번째 신호의 끝에서 한번 신호를 출력한다. 신호 분배기(500)의 출력은, WAT내의 특정 디스플레이 속성이 시변 특성을 갖도록 요구될 때 세트되는 "Step_Parm_En" 신호와 함께 AND 게이트(502)에 입력된다. 이러한 "Step_Parm_En" 신호는, 혼합 속성 또는 휘도 속성과 같은 디스플레이 속성이, 윈도우 속성 테이블(302, 404)로부터 디스플레이 속성의 출력 제어시 단계 변화를 요구하는 때에 세트된다. AND 게이트(502)의 출력은 "Step_Parm" 신호로서, 비교기(506)의 출력(초기에 세트됨)과 함께 AND 게이트(504)에 입력된다. AND 게이트(504)로부터의 출력은 레지스터(508)의 기록 인에이블 핀(Write-Enable pin)에 입력된다. 레지스터(508)는 이러한 시변회로의 출력으로서 동작하는 파라미터 값(Parm_Value)을 유지한다. 이러한 파라미터 값은 휘도 속성이거나 혼합값일 수 있음을 이해할 것이다. 레지스터(508)는 윈도우 속성 테이블내의 레지스터로서 구현되거나, WAT내의 엔트리에 의해 지정되는 레지스터의 변수 파라미터 테이블(Variable Parameter Table)내의 엔트리로서 별도로 구현될 수 있다. 초기에, 파라미터 값은 바람직한 개시값(starting value)으로서 레지스터(508)에 로딩된다. 레지스터(508)의 출력은 레지스터(512)내에 저장된 단계값(Step_Value)과 함께 산술연산 유닛(arthmetic unit)(510)에 입력된다. 바람직한 단계값이 또한 레지스터(512)내에 사전로딩된다. (증가 또는 감소시키도록 세트된) 산술연산 유닛(510)은 파라미터 값을 단계값만큼 증가시키거나 감소시키며, 레지스터(508)의 기록 인에이블 핀의 신호가 AND 게이트(504)로부터 수신되는 N개 프레임마다, 한번 레지스터(508)내의 결과 파라미터 값을 로딩한다. 또한, 레지스터(508)의 출력은 레지스터(514)로부터의 출력과 함께 비교기(506)에 입역되며, 레지스터(514)는 파라미터 값에 대해 의도된 종료값(Stop_Value)을 유지한다. 이와 같이 사전선택된 종료값은 레지스터(514)에 또한 사전로딩된다. 파라미터 값(Parm_Value)이 비교기(506)의 프로그램된 비교(동일, 보다 큼 혹은 보다 작음)를 트리거시키면, 비교기(506)의 출력이 리셋되며, 이에 의해 AND 게이트(504)의 출력이 디스에이블된다. 이때, 즉, 선택된 시간 간격의 만료시에, 파라미터 값의 변화가 중지된다.
내부적으로 타이밍되는 디스플레이 속성의 시변 특성을 제공하는 본 발명에 의하면, 스테레오 디스플레이의 성능을 상당히 향상시키면서 그 복잡성 및 비용을 상당히 줄일 수 있는 이점이 있다.
이상 본 발명이 바람직한 실시예를 참조하여 도시되고 기술되었지만, 본 기술 분야에 통상의 지식을 가진 자라면, 본 발명의 정신 및 범주를 벗어나지 않고 형태 및 세부사항에 있어 다양한 변경이 가능함을 이해할 것이다.

Claims (15)

  1. 내부적으로 타이밍되는 스테레오 디스플레이(an internally timed stereo display)를 갖는 그래픽 디스플레이 서브시스템(a graphics display subsystem)에 있어서,
    ① 화소 데이터(pixel data)를 저장하는 제1 및 제2 버퍼 수단과,
    ② 연속적인 영상 프레임(consecutive image frames)을 디스플레이하는 디스플레이 장치와,
    ③ 스테레오 디스플레이 인에이블 속성과, 상기 제1 버퍼 수단을 우측눈 영상 프레임을 담고있는 우측눈 버퍼로서 규정하는 이중 버퍼 선택 속성과, 이중 버퍼 디스플레이(double buffer display) 및 스테레오 디스플레이를 인에이블 및 디스에이블시키는 이중 버퍼 인에이블 속성을 포함하는 다수의 속성들(a plurality of attributes)을 저장하는 메모리와,
    ④ 상기 디스플레이 장치로 영상 프레임을 전송하는 회로
    를 포함하되,
    상기 회로는
    ㉮ 상기 디스플레이 장치의 제1 프레임 블랭킹 기간(a first frame blanking period)동안 제1 극성(a first polarity)으로 스위칭하고 상기 디스플레이 장치의 인접하는 프레임 블랭킹 기간동안 제2 극성으로 스위칭하는 스테레오 선택 신호를 출력하는 신호 발생기와,
    ㉯ 상기 스테레오 선택 신호와 상기 스테레오 인에이블 신호를 입력으로서 갖는 제1 AND 게이트와,
    ㉰ 상기 제1 AND게이트의 출력과 상기 이중 버퍼 선택 신호를 입력으로서 갖는 XOR게이트와,
    ㉱ 상기 XOR게이트의 출력과 상기 이중 버퍼 인에이블 신호를 입력으로서 갖고, 상기 제1 및 제2 버퍼 수단중 어느 것이 현재 영상 프레임으로 이용될 화소 데이터를 저장하고 있는지를 표시하는 출력을 발생하는 제2 AND게이트
    를 포함하며,
    상기회로는, 상기 그래픽 디스플레이 서브시스템내의 상기 스테레오 디스플레이 인에이블 속성이 세트된 경우에, 상기 디스플레이 장치상에 디스플레이하기위해 상기 제1 버퍼 수단으로부터의 화소 데이터를 제1 영상 프레임으로서 전송하고 상기 디스플레이 장치상에 디스플레이하기 위해 상기 제2 버퍼 수단으로부터의 화소 데이터를 제2 영상 프레임으로서 전송하는
    그래픽 디스플레이 서브시스템.
  2. 내부적으로 타이밍되는 스테레오 디스플레이를 갖는 그래픽 디스플레이 서브시스템에 있어서,
    ① 화소들로 이루어진 영상 프레임을 임의의 주어진 프레임 비율로 디스플레이하는 디스플레이 장치- 주어진 영상 프레임의 각 화소는 화소 클래스(a class of pixels)에 속함- 와,
    ② 화소 클래스가 스테레오 디스플레이로서 디스플레이되어야 할지의 여부를 표시하는 스테레오 디스플레이 인에이블 속성을 포함하는, 상기 화소 클래스에 적용될 다수의 속성들을 저장하고 있는 메모리와,
    ③ 제1 프레임 버퍼 및 제2 프레임 버퍼를 제각기 포함하는, 화소 데이터를 저장하는 제1 및 제2 버퍼 수단과,
    ④ 제1 시간 간격 동안 제1 극성으로 스위칭하고 인접한 시간 간격 동안 제2 극성으로 스위칭하는 스테레오 선택 신호를 출력하는 신호 발생기와,
    ⑤ 상기 스테레오 디스플레이 인에이블 속성이, 주어진 영상 프레임의 주어진 화소가 스테레오 디스플레이로서 디스플레이 되어야 함을 표시하는 경우, 상기 주어진 화소에 대해 상기 제1 프레임 버퍼와 상기 제2 프레임 버퍼중 하나를 선택하는 버퍼 선택 신호를 발생하는 회로를 포함하되, 상기 버퍼 선택 회로는 상기 스테레오 선택 신호를 수신하여, 상기 수신된 스테레오 선택 신호가 제1 극성인 경우 상기 제1 프레임 버퍼를 선택하고 상기 수신된 스테레오 선택 신호가 제2 극성인 경우 상기 제2 프레임 버퍼를 선택하는 버퍼 선택 신호를 발생하며, 주어진 화소에 대해 선택된 프레임 버퍼는 상기 주어진 영상 프레임에 대한 상기 주어진 화소로서 디스플레이되도록 상기 디스플레이 장치로 출력되는그래픽 디스플레이 서브시스템.
  3. 제2항에 있어서, 상기 다수의 속성은 버퍼를 상기 제1 버퍼로서 규정하는 이중 버퍼 선택 속성과, 이중 버퍼 디스플레이 및 스테레오 디스플레이를 인에이블시키는 이중 버퍼 인에이블 속성을 포함하여, 상기 버퍼 선택 회로는 상기 이중 버퍼 속성에 의해 인에이블되는 그래픽 디스플레이 서브시스템.
  4. 제3항에 있어서, 상기 버퍼 선택 회로는 상기 스테레오 선택 신호와 상기 스테레오 인에이블 신호를 입력으로서 갖는 제1 AND 게이트와, 상기 제1 AND 게이트의 출력과 상기 이중 버퍼 선택 신호를 입력으로서 갖는 XOR 게이트와, 상기 XOR 게이트의 출력과 상기 이중 버퍼 인에이블 신호를 입력으로서 갖고 상기 버퍼 선택 신호인 출력을 갖는 제2 AND 게이트를 포함하는 그래픽 디스플레이 서브시스템.
  5. 제2항에 있어서, 상기 디스플레이 장치는 영상 프레임들간에 프레임 블랭킹 기간을 갖고, 상기 스테레오 선택 신호는 프레임 블랭킹 기간 동안 극성들 사이를 스위칭하는 그래픽 디스플레이 서브시스템.
  6. 그래픽 디스플레이 서브시스템에서 내부적으로 타이밍되는 스테레오 디스플레이를 제공하는 방법에 있어서, ① 영상 프레임의 하나 이상의 화소들에 대한 다수의 속성들을 스테레오 디스플레이로서 디스플레이되도록 설정하는 단계- 상기 다수의 속성들은 스테레오 디스플레이 인에이블 속성과, 제1 버퍼와 제2 버퍼중 하나를 우측눈 영상 프레임을 담고있는 우측눈 버퍼로서 규정하는 이중 버퍼 선택 속성과, 이중 버퍼 디스플레이와 스테레오 디스플레이를 인에이블시키는 이중 버퍼 인에이블 속성을 포함함- 와, ② 디스플레이 장치의 인접한 프레임 블랭킹 기간들 동안 제1 극성과 제2 극성 사이에 스위칭하는 스테레오 선택 신호를 발생하는 단계와, ③ 상기 스테레오 디스플레이 인에이블 속성이, 주어진 영상 프레임의 주어진 화소가 스테레오 디스플레이로서 디스플레이되어야 함을 표시하는 경우, 상기 주어진 화소에 대해 상기 제1 프레임 버퍼와 상기 제2 프레임 버퍼중 하나를 선택하는 버퍼 선택 신호를 버퍼 선택 회로에서 발생하는 단계- 상기 버퍼 선택 회로는 상기 스테레오 선택 신호를 수신하여, 상기 수신된 스테레오 선택 신호가 제1 극성인 경우 상기 제1 프레임 버퍼를 선택하고 상기 수신된 스테레오 선택 신호가 제2 극성인 경우 상기 제2 프레임 버퍼를 선택하는 버퍼 선택 신호를 발생함와, ④ 상기 디스플레이 장치에서, 세트된 스테레오 디스플레이 인에이블 속성을 갖는 영상 프레임의 매 화소에 대해 상기 버퍼 선택 신호에 의해 선택된 버퍼로부터의 화소 데이터를 디스플레이하는 단계를 포함하는 내부적으로 타이밍되는 스테레오 디스플레이 제공 방법.
  7. 제6항에 있어서, 상기 버퍼 선택 신호 발생 단계 ③는 상기 영상 프레임을 디스플레이하는 디스플레이 장치의 프레임 블랭킹 기간 동안 버퍼의 선택을 스위칭하는 것을 포함하는 내부적으로 타이밍되는 스테레오 디스플레이 제공 방법.
  8. 그래픽 디스플레이 서브시스템에서 디스플레이 속성에 응답하여 내부적으로 타이밍되는 시변 특성(time-varying properties)을 제공하는 방법에 있어서, ① 적어도 하나의 프레임 버퍼내에 디스플레이될 영상 프레임을 저장하는 단계와, ② 상기 그래픽 디스플레이 서브시스템의 디스플레이 속성 메모리내에, 선택된 화소 그룹의 식별자와 연관하여 디스플레이 속성을 저장하는 단계- 상기 디스플레이 속성은 상기 프레임 버퍼로부터 상기 디스플레이 장치로 영상 프레임을 전송하는 동안 상기 선택된 화소 그룹에 대해 수행되어야 할 동작을 지정함- 와, ③ 상기 적어도 하나의 프레임 버퍼로부터 디스플레이 장치로 다수의 영상 프레임을 전송하는 동안에, ㉮ 상기 다수의 영상 프레임들 각각의 상기 개별 화소의 화소 그룹 식별자를 조사- 상기 각 영상 프레임은 제각기 디스플레이 특성을 갖는 다수의 화소를 포함함- 하고, ㉯ 상기 디스플레이 속성 메모리내에 저장된 상기 디스플레이 속성에 응답하여, 선택된 시간 간격 동안에, 상기 선택된 화소 그룹을 식별하는 화소 그룹 식별자를 갖는 상기 다수의 영상 프레임내 화소들의 연관된 디스플레이 특성을 변화- 상기 연관된 디스플레이 특성은 외부의 중앙 처리 유닛이 아니라 상기 그래픽 디스플레이 서브시스템내의 회로에 의해 변화됨- 시키는 단계와, ④ 상기 선택된 시간 간격 동안 상기 디스플레이 장치에서 상기 다수의 영상프레임을 디스플레이하는 단계를 포함하는 그래픽 디스플레이 서브시스템에서 내부적으로 타이밍되는 시변특성을 제공하는 방법.
  9. 제8항에 있어서, 상기 그래픽 디스플레이 서브시스템은 디스플레이를 위해 화소 데이터가 액세스되는 두개의 프레임 버퍼를 포함하고, 상기 두 프레임 버퍼중 단일 버퍼내의 화소 데이터는 한 영상 프레임내의 모든 화소를 나타낼 수 있으며, 상기 연관된 디스플레이 특성을 변화시키는 것은 특정 영상 프레임에 대해 상기 두 프레임 버퍼중 어느 것이 액세스 될 지를 변화시키는것을 포함하는 그래픽 디스플레이 서브시스템에서 내부적으로 타이밍되는 시변 특성을 제공하는 방법.
  10. 제8항에 있어서, 상기 그래픽 디스플레이 서브시스템은 디스플레이를 위해 화소 데이터가 액세스되는 두개의 프레임 버퍼를 포함하고, 상기 두 프레임 버퍼중 단일 버퍼내의 화소 데이터는 한 영상 프레임내의 모든 화소를 나타낼 수 있으며, 상기 연관된 디스플레이 특성을 변화시키는 것은 각 영상 프레임내의 특정 화소를 디스플레이하기 위해 상기 두 프레임 버퍼 각각으로부터 이용될 화소 데이터의 백분율을 변화시키는 것을 포함하는 그래픽 디스플레이 서브시스템에서 내부적으로 타이밍되는 시변 특성을 제공하는 방법.
  11. 제8항에 있어서, 상기 연관된 디스플레이 특성을 변화시키는 것은 상기 선택된 화소 그룹내 화소들의 휘도 레벨을 변화시키는 것을 포함하는 그래픽 디스플레이 서브시스템에서 내부적으로 타이밍되는 시변 특성을 제공하는 방법.
  12. 디스플레이 속성에 응답하여 내부적으로 타이밍되는 시변 특성을 제공하는 그래픽 디스플레이 서브시스템에 있어서, ① 디스플레이될 영상 프레임을 저장하는 적어도 하나의 프레임 버퍼와, ② 각기 다수의 화소를 포함하는 연속하는 영상 프레임을 디스플레이하는 디스플레이 장치- 상기 각 화소는 디스플레이 특성 및 화소 그룹 식별자를 가짐- 와, ③ 선택된 화소 그룹의 식별자와 연관하여 디스플레이 속성을 저장하는 디스플레이 속성 메모리- 상기 디스플레이 속성은 상기 프레임 버퍼로부터 상기 디스플레이 장치로 영상 프레임들을 전송하는 동안에 상기 선택된 화소 그룹에 대해 수행되어야 할 동작을 지정함- 와, ④ 상기 적어도 하나의 프레임 버퍼로부터 상기 디스플레이 장치로 영상 프레임을 전송하되, 선택된 시간 간격 동안, 상기 디스플레이 장치상에 디스플레이되고 있는 영상 프레임중에서 상기 선택된 화소 그룹을 식별하는 화소 그룹 식별자를 갖는 화소들만의 디스플레이 특성을 상기 디스플레이 속성에 응답하여 변화시키는 회로를 포함하는 그래픽 디스플레이 서브시스템.
  13. 제12항에 있어서, 상기 적어도 하나의 프레임 버퍼는 디스플레이를 위해 영상 프레임이 액세스되는 두개의 프레임 버퍼를 포함하고, 상기 두 프레임 버퍼중 단일 버퍼내의 화소 데이터는 한 영상 프레임내의 모든 화소들을 나타낼 수 있으며, 상기 선택된 화소 그룹내의 화소들에 대해 변화되는 디스플레이 특성은 특정 영상 프레임에 대해 어느 프레임 버퍼가 액세스되느냐인 그래픽 디스플레이 서브시스템.
  14. 제12항에 있어서, 상기 적어도 하나의 프레임 버퍼는 디스플레이를 위해 화소 데이터가 액세스되는 두개의 프레임 버퍼를 포함하고, 상기 두 프레임 버퍼중 단일 버퍼내의 화소 데이터는 한 영상 프레임내의 모든 화소를 나타낼 수 있으며, 상기 선택된 화소 그룹내의 화소들에 대해 변화되는 디스플레이 특성은 디스플레이되고 있는 영상 프레임내의 선택된 화소를 디스플레이하기 위해 상기 두 프레임 버퍼들 각각으로부터 이용될 화소 데이터의 백분율인 그래픽 디스플레이 서브시스템.
  15. 제12항에 있어서, 상기 선택된 화소 그룹내의 화소들에 대해 변화되는 디스플레이 특성은 휘도 레벨인 그래픽 디스플레이 서브시스템.
KR1019960065782A 1996-03-08 1996-12-14 그래픽 디스플레이 서브시스템과 내부적으로 타이밍되는 스테레 오 디스플레이 제공 방법 KR100240919B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/612,704 US5831638A (en) 1996-03-08 1996-03-08 Graphics display system and method for providing internally timed time-varying properties of display attributes
US8/612,704 1996-03-08

Publications (2)

Publication Number Publication Date
KR970066987A KR970066987A (ko) 1997-10-13
KR100240919B1 true KR100240919B1 (ko) 2000-01-15

Family

ID=24454302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960065782A KR100240919B1 (ko) 1996-03-08 1996-12-14 그래픽 디스플레이 서브시스템과 내부적으로 타이밍되는 스테레 오 디스플레이 제공 방법

Country Status (5)

Country Link
US (2) US5831638A (ko)
JP (1) JP3262508B2 (ko)
KR (1) KR100240919B1 (ko)
CN (1) CN1324905C (ko)
GB (1) GB2312122B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831638A (en) * 1996-03-08 1998-11-03 International Business Machines Corporation Graphics display system and method for providing internally timed time-varying properties of display attributes
DE19806547C2 (de) * 1997-04-30 2001-01-25 Hewlett Packard Co System und Verfahren zur Erzeugung von stereoskopischen Anzeigesignalen von einer Einzelcomputergraphikpipeline
US6157395A (en) * 1997-05-19 2000-12-05 Hewlett-Packard Company Synchronization of frame buffer swapping in multi-pipeline computer graphics display systems
US6122000A (en) * 1997-06-03 2000-09-19 Hewlett Packard Company Synchronization of left/right channel display and vertical refresh in multi-display stereoscopic computer graphics systems
US6628247B2 (en) * 1998-04-27 2003-09-30 Lear Automotive Dearborn, Inc. Display system with latent image reduction
US6542162B1 (en) * 1998-06-15 2003-04-01 International Business Machines Corporation Color mapped and direct color OSD region processor with support for 4:2:2 profile decode function
US6246803B1 (en) 1998-12-27 2001-06-12 The University Of Kansas Real-time feature-based video stream validation and distortion analysis system using color moments
DE60029251T2 (de) * 1999-12-14 2007-05-31 General Instrument Corporation Mpeg-ummultiplexer mit mehreren eingängen und mehreren ausgängen
US6573904B1 (en) * 2000-01-06 2003-06-03 International Business Machines Corporation Method and apparatus in a data processing system for updating color buffer window identifies when an overlay window identifier is removed
US6710777B1 (en) * 2000-01-06 2004-03-23 International Business Machines Corporation Method and apparatus in a data processing system for installing appropriate WID values for a transparent region
US7034791B1 (en) * 2000-12-14 2006-04-25 Gary Odom Digital video display employing minimal visual conveyance
US6959118B2 (en) * 2001-03-26 2005-10-25 Dynapel Systems, Inc. Method and system for the estimation and compensation of brightness changes for optical flow calculations
US6888550B2 (en) * 2001-07-19 2005-05-03 International Business Machines Corporation Selecting between double buffered stereo and single buffered stereo in a windowing system
US6760034B2 (en) * 2001-10-30 2004-07-06 Emagin Corporation Three dimensional display emulation method and system
US7064765B2 (en) * 2002-06-24 2006-06-20 Hewlett-Packard Development Company, L.P. System and method for grabbing frames of graphical data
US7477205B1 (en) * 2002-11-05 2009-01-13 Nvidia Corporation Method and apparatus for displaying data from multiple frame buffers on one or more display devices
US6911991B2 (en) * 2003-03-20 2005-06-28 International Business Machines Corporation Apparatus and method for dynamically programming a window ID configuration based on an application environment
US20050151750A1 (en) * 2004-01-12 2005-07-14 International Business Machines Corporation Method and apparatus for managing infinitely configurable window attribute tables
CN104392292B (zh) 2004-05-21 2019-07-26 派拉斯科技术公司 图形重新检验用户设置界面
US8274553B2 (en) * 2005-10-18 2012-09-25 Texas Instruments Incorporated System and method for displaying stereoscopic digital motion picture images
JP4179387B2 (ja) * 2006-05-16 2008-11-12 ソニー株式会社 伝送方法、伝送システム、送信方法、送信装置、受信方法及び受信装置
US8102401B2 (en) * 2007-04-25 2012-01-24 Atmel Corporation Display controller operating mode using multiple data buffers
JP5553310B2 (ja) * 2007-12-20 2014-07-16 コーニンクレッカ フィリップス エヌ ヴェ 立体的なレンダリングのための画像エンコード方法
US8704827B2 (en) * 2007-12-21 2014-04-22 Mako Surgical Corp. Cumulative buffering for surface imaging
TW201027506A (en) * 2009-01-08 2010-07-16 Acer Inc A display for three dimensional (3D) images
WO2011077718A1 (ja) * 2009-12-24 2011-06-30 パナソニック株式会社 画像表示装置、画像表示回路および画像表示方法
TWI457887B (zh) * 2011-07-19 2014-10-21 Au Optronics Corp 子像素陣列的佈局方法
CN102413349B (zh) * 2011-11-24 2014-01-01 深圳市华星光电技术有限公司 立体显示系统及其驱动方法
CN103345910B (zh) * 2013-06-09 2015-11-18 苏州国芯科技有限公司 单端口调色板sram控制器及其控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286997A (ja) * 1985-10-11 1987-04-21 Sharp Corp 立体静止画再生装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3989889A (en) * 1975-04-02 1976-11-02 Sonex International Corporation Digital dissolver
JPS53144621A (en) * 1977-05-24 1978-12-16 Sony Corp Video signal processing system
JPS56168484A (en) * 1980-05-29 1981-12-24 Matsushita Electric Ind Co Ltd Stereoscopic television system
US4679038A (en) * 1983-07-18 1987-07-07 International Business Machines Corporation Band buffer display system
US4700181A (en) * 1983-09-30 1987-10-13 Computer Graphics Laboratories, Inc. Graphics display system
US4723159A (en) * 1983-11-02 1988-02-02 Imsand Donald J Three dimensional television and video systems
GB2158318A (en) * 1984-04-26 1985-11-06 Philips Electronic Associated Fading circuit for video signals
US5109520A (en) * 1985-02-19 1992-04-28 Tektronix, Inc. Image frame buffer access speedup by providing multiple buffer controllers each containing command FIFO buffers
JPS61212190A (ja) * 1985-03-15 1986-09-20 Victor Co Of Japan Ltd 立体テレビジヨン装置
US5109280A (en) * 1985-11-15 1992-04-28 Karlock James A Video switcher/effects generator
US4851901A (en) * 1986-09-03 1989-07-25 Kabushiki Kaisha Toshiba Stereoscopic television apparatus
US4754327A (en) * 1987-03-20 1988-06-28 Honeywell, Inc. Single sensor three dimensional imaging
EP0329717A1 (fr) * 1987-05-07 1989-08-30 CAHEN, Olivier Processeur de presentation stereoscopique d'images video
EP0312720A3 (en) * 1987-10-20 1990-06-13 Tektronix Inc. Double buffered graphics design system
US5396263A (en) * 1988-06-13 1995-03-07 Digital Equipment Corporation Window dependent pixel datatypes in a computer video graphics system
FR2633261B1 (fr) * 1988-06-28 1993-03-12 Magnier Equipement Sa Elevateur a godets en polyester arme
US5091717A (en) * 1989-05-01 1992-02-25 Sun Microsystems, Inc. Apparatus for selecting mode of output in a computer system
JPH0443773A (ja) * 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd 演算回路
US5412479A (en) * 1990-10-01 1995-05-02 Digital F/X, Inc. Computer generated wipes for video editing systems
JPH06309425A (ja) * 1990-10-12 1994-11-04 Internatl Business Mach Corp <Ibm> グラフィックディスプレイ装置及び方法
US5258833A (en) * 1991-04-08 1993-11-02 Schenk Alan G Sterescopic television/video system
US5193000A (en) * 1991-08-28 1993-03-09 Stereographics Corporation Multiplexing technique for stereoscopic video system
US5241624A (en) * 1991-10-03 1993-08-31 International Business Machines Corporation Method for determining a user selected group of data objects for the propagation of attribute values
GB2267007B (en) * 1992-04-24 1995-09-13 Sony Broadcast & Communication Video special effect apparatus and method
JP3318680B2 (ja) * 1992-04-28 2002-08-26 サン・マイクロシステムズ・インコーポレーテッド 画像生成方法及び画像生成装置
DE4228111C1 (ko) * 1992-08-25 1993-06-17 Ice Oelsnitz Gmbh, O-9920 Oelsnitz, De
JPH0683852A (ja) * 1992-08-31 1994-03-25 Matsushita Electric Ind Co Ltd アルファ合成演算器
US5321809A (en) * 1992-09-11 1994-06-14 International Business Machines Corporation Categorized pixel variable buffering and processing for a graphics system
US5367632A (en) * 1992-10-30 1994-11-22 International Business Machines Corporation Flexible memory controller for graphics applications
JPH06178325A (ja) * 1992-12-07 1994-06-24 Mitsubishi Electric Corp 画像表示装置
US5394202A (en) * 1993-01-14 1995-02-28 Sun Microsystems, Inc. Method and apparatus for generating high resolution 3D images in a head tracked stereo display system
US5502462A (en) * 1993-11-01 1996-03-26 The 3Do Company Display list management mechanism for real-time control of by-the-line modifiable video display system
US5649173A (en) * 1995-03-06 1997-07-15 Seiko Epson Corporation Hardware architecture for image generation and manipulation
JP3355596B2 (ja) * 1995-06-06 2002-12-09 インターナショナル・ビジネス・マシーンズ・コーポレーション グラフィックス装置および表示方法
US5896140A (en) * 1995-07-05 1999-04-20 Sun Microsystems, Inc. Method and apparatus for simultaneously displaying graphics and video data on a computer display
US5629723A (en) * 1995-09-15 1997-05-13 International Business Machines Corporation Graphics display subsystem that allows per pixel double buffer display rejection
US5724560A (en) * 1995-12-14 1998-03-03 International Business Machines Corporation Display graphics adapter for processing different pixel sizes in a windowing system
US5831638A (en) * 1996-03-08 1998-11-03 International Business Machines Corporation Graphics display system and method for providing internally timed time-varying properties of display attributes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286997A (ja) * 1985-10-11 1987-04-21 Sharp Corp 立体静止画再生装置

Also Published As

Publication number Publication date
CN1324905C (zh) 2007-07-04
GB2312122B (en) 2000-05-17
KR970066987A (ko) 1997-10-13
JP3262508B2 (ja) 2002-03-04
GB2312122A (en) 1997-10-15
CN1162800A (zh) 1997-10-22
US6157374A (en) 2000-12-05
GB9703610D0 (en) 1997-04-09
JPH09244601A (ja) 1997-09-19
US5831638A (en) 1998-11-03

Similar Documents

Publication Publication Date Title
KR100240919B1 (ko) 그래픽 디스플레이 서브시스템과 내부적으로 타이밍되는 스테레 오 디스플레이 제공 방법
US4951229A (en) Apparatus and method for managing multiple images in a graphic display system
US5576731A (en) Display line dispatcher apparatus
US5748174A (en) Video display system including graphic layers with sizable, positionable windows and programmable priority
US6157395A (en) Synchronization of frame buffer swapping in multi-pipeline computer graphics display systems
US5251298A (en) Method and apparatus for auxiliary pixel color management using monomap addresses which map to color pixel addresses
US5162779A (en) Point addressable cursor for stereo raster display
EP0012420A1 (en) Methods of operating display devices and apparatus for performing the methods
US5714974A (en) Dithering method and circuit using dithering matrix rotation
US5512918A (en) High speed method and apparatus for generating animation by means of a three-region frame buffer and associated region pointers
JP2017519244A (ja) 分割ディスプレイを駆動する多重ディスプレイパイプライン
JPH1074068A (ja) Ｌｃｄパネル用にグラフィックス画像を拡張する方法および装置
US5389948A (en) Dithering circuit and method
US5754170A (en) Transparent blocking of CRT refresh fetches during video overlay using dummy fetches
US5838291A (en) Display control method and apparatus
JP2952780B2 (ja) コンピユータ出力システム
US6172686B1 (en) Graphic processor and method for displaying a plurality of figures in motion with three dimensional overlay
CN106935213B (zh) 低延迟显示系统及方法
EP0216886B1 (en) Video display apparatus
JPS6383798A (ja) 階調表示方式
US4506298A (en) Method and apparatus for displaying objects on an interlaced raster scan television screen
KR100340621B1 (ko) 윈도우잉동작용으로설계된프레임버퍼시스템의다중블록모드동작
US5699498A (en) Technique and apparatus for color expansion into a non-aligned 24 bit RGB color-space format
JPH08211849A (ja) 表示制御装置
JP2001136412A (ja) 複数映像表示装置のガンマ補正回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081022

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee