KR100240553B1

KR100240553B1 - Digital pll circuit for cd

Info

Publication number: KR100240553B1
Application number: KR1019920003950A
Authority: KR
Inventors: 쇼조 마스다; 가즈또시 시미즈메
Original assignee: 이데이 노부유끼; 소니 가부시끼 가이샤
Priority date: 1991-03-13
Filing date: 1992-03-11
Publication date: 2000-01-15
Also published as: KR920018737A; JPH04285771A; JP3225530B2

Abstract

목적 : 파형 길이를 정확히 계측할 수 있도록 해서 비대칭의 영향에 의한 PLL 로크 벗겨짐을 방지할 수 있게 한다.Purpose: It is possible to measure the waveform length accurately to prevent the PLL lock peeling off due to the asymmetry effect.

구성 : 각 패턴의 평균치를 산출하는 것에 의해 상기 각 패턴의 파형 길이를 구하도록 해서, EFM 신호에 있어서의 각 패턴의 파형 길이가 극성에 의해 변동했을 경우에 있어서도 파장 길이를 정확히 계측할 수 있도록 한다.Configuration: By calculating the average value of each pattern, the waveform length of each pattern is obtained so that the wavelength length can be accurately measured even when the waveform length of each pattern in the EFM signal varies with polarity. .

Description

Digital PLL Circuit for CD

제1도는 본 발명의 한 실시예를 나타내는 CD 용 디지탈 PLL 회로의 구성도.1 is a block diagram of a digital PLL circuit for a CD showing one embodiment of the present invention.

제2도는 본 발명의 CD 용 디지탈 PLL 회로에 배치되는 주파수 계측 회로의 구성도.2 is a configuration diagram of a frequency measurement circuit disposed in the digital PLL circuit for CD of the present invention.

제3도는 비대칭을 설명하기 위한 개념도.3 is a conceptual diagram for explaining asymmetry.

제4도는 비대칭이 발생하는 것에 의해 파형 길이가 변하는 모양을 설명하기 위한 파형도.4 is a waveform diagram for explaining how a waveform length changes due to asymmetry occurring.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 위상 계측 회로 2 : 주파수 계측 회로1: phase measuring circuit 2: frequency measuring circuit

3 : 가산기 4 : 클록 생성 회로3: adder 4: clock generation circuit

5 : 3T평균화 회로 6 : 4T평균화 회로5: 3T averaging circuit 6: 4T averaging circuit

7 : 가중회로 △f : 주파수 편차7: Weighting circuit Δf: Frequency deviation

본 발명은 CD 용 디지탈 PLL 회로에 관하여, 특히, 비대칭에 의한 파형 변형이 원인이 되어 발생하는 오동작을 방지하는 것에 사용해서 호적한 것이다. 주지하는 바와 같이, 콤팩트 디스크에서 읽어내지는 신호에는 비대칭을 갖는 것이 있다. 상기 비대칭은, 예컨대 콤팩트 디스크에 형성되는 피트의 크기나 형이, 마스터링에 사용된 광의 힘(power)등의 모든 조건이나, 현상시간 등에 의해서 변화하는 것에 의해 발생한다.The present invention is particularly suitable for use in the prevention of malfunctions caused by waveform distortion due to asymmetry, particularly for digital PLL circuits for CDs. As is well known, there is an asymmetry in the signal read out from the compact disc. The asymmetry is caused by, for example, the size and shape of the pits formed on the compact disk varying depending on all conditions such as the power of light used for mastering, development time, and the like.

예컨데, 콤팩트 디스크의 신호의 어떤 부분이, 9개 있는 피트의 길이 가운데, 예컨데 3T,4T(T : 채널 클록 주기)의 길이의 것과, 그와 같은 길이의 피트가 없는 부분으로 성립되어 있다고 한다. 그렇다는 것은, 각각의 길이의 듀티가 50%의 신호를 의미한다.For example, a part of a signal of a compact disc is said to be composed of, for example, a length of 3T, 4T (T: channel clock period) among the lengths of nine pit, and a part without such a length of pit. That means that the duty of each length is 50% of the signal.

따라서, 만약 모든 파라미터의 제어가 완전할 것 같으면, 콤팩트 디스크의 트랙상에는, 듀티가 50%의 피트가 정확히 형성되는 것이 된다. 그러나, 파라미터가 이 상태로부터 조금 쳐질 경우에는, 피트가 그 길이 방향의 전후에 같은 량만큼, 조금씩 길게, 혹은 짧게 되는 것 같은 편차가 생기게 되어 버리는 불합리가 발생한다.Thus, if the control of all parameters is likely to be complete, 50% of the pit duty is accurately formed on the track of the compact disc. However, if the parameter is slightly struck from this state, there is an irrationality that the pit is caused to have a deviation such that the pit becomes slightly longer or shorter by the same amount before and after the longitudinal direction.

상기 현상은 비대칭이라고 불리우는 현상이며, 현 단계에 있어서는 콤팩트 디스크의 제조시에 이것을 완전히 제로(Zero)로 할 수 없는 것으로 되어 있다. 또, 픽업이 읽어낸 신호 자체의 비대칭은, 이 피트와 함께 사용하는 레이저의 파장에 의해서도 변동한다.This phenomenon is a phenomenon called asymmetry, and at this stage, it cannot be made completely zero at the time of manufacturing a compact disc. Moreover, the asymmetry of the signal itself which the pickup read out also changes with the wavelength of the laser used with this pit.

상기한 바와 같이 비대칭이 발생하면, 비대칭에 의한 변위가 PLL 에 대해서 위상, 주파수의 지터(Jitter)성분이 되어 나타나고, 그 결과, 에러 레이트의 악화를 초래할 수가 있다.As described above, when asymmetry occurs, the displacement caused by the asymmetry becomes a jitter component of the phase and the frequency with respect to the PLL, and as a result, the error rate may be deteriorated.

특히, EFM 신호가 주파수 변위를 가진채 PLL에 로크하고 있는 상태에 있어서는, 비대칭의 영향이 매우 크게 나타나 버리기 때문에 불합리하다.In particular, in the state where the EFM signal is locked to the PLL with the frequency shift, it is unreasonable because the influence of asymmetry is very large.

그런데, CD 방식의 경우는 최소 피트의 길이가 0.86μm정도이고, 폭 방향의 0.5μm에 비해서 충분히 길다. 따라서, 비대칭에 의해 이 폭방향이 영향을 받아서 짧은 피트가 긴 피트에 비해서 폭방향이 좁게되는 일은 거의 없다. 즉, 비대칭의 영향은, 폭방향으로는, 모든 길이의 피트에 같도록 영향을 미치고, 피트의 길이 방향으로는, 모든 길이의 피트에 대해, 전후로 같은 양만이 영향을 미치는 것이 된다. CD 방식의 디스크는, 비대칭이 있는 범위내에 들어오도록 정해져 있다. 또, CD 플레이어에 있어서는 비대칭을 자동적으로 보정하는 회로를 짜넣어서 비대칭에 의한 불합리를 방지하도록 하고 있다.By the way, in the case of the CD system, the minimum pit length is about 0.86 m, which is sufficiently long compared with 0.5 m in the width direction. Therefore, this width direction is affected by asymmetry, so that the short pit rarely becomes narrower than the long pit. In other words, the influence of asymmetry affects the pit of all lengths in the width direction, and only the same amount back and forth affects the pit of all lengths in the longitudinal direction of the pit. CD-type discs are set to fall within an asymmetric range. In a CD player, a circuit for automatically correcting asymmetry is incorporated to prevent irrationality caused by asymmetry.

즉, CD 플레이어에 배치되어 있는 디지탈 PLL에서는, 위상 제어와 주파수 제어와를 독립으로 행하고 있어, 주파수 제어는 EFM 신호의 각 패턴의 길이를 계측해서 주파수 편차 △f를 산출해내서, 이것을 재생 클록에 오프셋으로서 가하는 것에 의해 행하고 있다.In other words, in the digital PLL disposed in the CD player, phase control and frequency control are performed independently, and frequency control measures the length of each pattern of the EFM signal to calculate a frequency deviation Δf, which is then transferred to the reproduction clock. This is done by adding it as an offset.

또, 위상 제어는 EFM 신호와 재생 클록과의 위상차를 단순히 검출하여, 그것을 보정량으로서 재생 클록에 피드백하도록 해서 행하고 있다.The phase control is performed by simply detecting the phase difference between the EFM signal and the reproduction clock and feeding it back to the reproduction clock as a correction amount.

상기 주파수의 계측은, 각 패턴의 파장 길이를 계측하고 정규의 길이와의 차에 소정의 가중(같은 계측치라도 패턴에 따라 주파수가 다르다)을 행하여, 그 적분치를 편차량으로 하도록 해서 행하고 있다. 이 때문에, 예컨데 3T, 4T등과 같은 작은 패턴에 있어서의 변화량은 큰 주파수 편차로서 인식되기 때문에, 비대칭의 파형 변형은 큰 영향을 갖기 때문에, 예컨데 PLL벗어남 등의 불합리가 발생해 버리는 일이 있었다.The measurement of the frequency is performed by measuring the wavelength length of each pattern, performing a predetermined weighting (the frequency varies depending on the pattern even with the same measurement value) to the difference from the normal length, and making the integral value the deviation amount. For this reason, since the amount of change in a small pattern such as 3T, 4T, etc. is recognized as a large frequency deviation, the asymmetric waveform deformation has a large influence, and therefore, irrationality such as PLL separation may occur.

본 발명은 상술의 문제점에 비추어, 파형 길이를 정확히 계측할 수가 있도록 해서 비대칭의 영향에 의한 PLL 로크 벗김을 방지하도록 하는 것을 목적으로 한다.In view of the above-described problems, an object of the present invention is to make it possible to accurately measure a waveform length so as to prevent PLL lock peeling due to an asymmetry effect.

본 발명의 CD 용 디지탈 PLL 회로는, 외부에서 주어지는 콤팩트 디스크로부터 재새된 EFM 신호에 있어서의 각 패턴의 길이의 평균치를 산출해서 상기 패턴의 파형 길이를 결정하는 평균화 회로를 설치한 것을 특징으로 한다.The digital PLL circuit for CD of the present invention is provided with an averaging circuit for calculating the average value of the lengths of the patterns in the EFM signal renewed from the externally supplied compact disc to determine the waveform length of the patterns.

각 패턴의 길이의 평균치를 산출하는 것에 의해 상기 각 패턴의 파형 길이를 구하도록 하는 것에 의해, 비대칭을 위해 EFM 신호에 있어서의 각 패턴의 파형 길이가 극성에 의해 변동한 경우에 있어서도, 상기 EFM 신호에 있어서의 파형 길이를 정확히 계측할 수가 있도록 해서, CD 특유의 비대칭에 의한 파형 변형에 기인하는 오동작이 발생하지 않도록 한다.By calculating the waveform length of each pattern by calculating the average value of the lengths of the patterns, even when the waveform length of each pattern in the EFM signal varies with polarity for asymmetry, the EFM signal The waveform length can be accurately measured so that no malfunction due to waveform deformation due to asymmetry characteristic of the CD is generated.

제1도는, 본 발명의 한 실시예를 나타내는 CD 용 디지탈 PLL 회로의 구성도이다. 제1도로부터 분명한 바와 같이, 본 실시예의 CD 용 디지탈 PLL 회로는, 위상 계측회로(1), 주파수 계측 회로(2), 가산기(3), 클록 생성 회로(4)등으로 구성되어 있다.1 is a configuration diagram of a digital PLL circuit for a CD showing one embodiment of the present invention. As apparent from Fig. 1, the CD digital PLL circuit of this embodiment is composed of a phase measuring circuit 1, a frequency measuring circuit 2, an adder 3, a clock generating circuit 4 and the like.

본 실시예와 CD용 디지탈 PLL 회로는, 제3도의 설명도에 나타낸 바와 같은, 비대칭에 의해 각 패턴의 파형 길이가 극성에 의해 변동하는 것을 방지하기 위해 이루어진 것이다. 또한, 제3도에 있어서는, 3T 의 길이의 피트 및 그와 같은 길이의 피트가 없는 부분을 나타냄과 함께, 4T의 길이의 피트 및 그와 같은 길이의 피트가 없는 부분을 나타내고 있다.This embodiment and the CD digital PLL circuit are made to prevent the waveform length of each pattern from fluctuating due to asymmetry, as shown in the explanatory diagram of FIG. In addition, in FIG. 3, while the pit of 3T length and the part without such a length pit are shown, the pit of 4T length and the part without such a length pit are shown.

그리고, 제3도의 (2)는 각 길이가 표준적인 길이로 형성되어 있는 경우를 나타내고 있다. 또, (1)은 포지티브의 부분의 길이가 aμm만큼 짧게 되어 있을 경우를 나타내고, (3)은 그 역으로 포지티브의 부분의 길이가 6μm만큼 길게 되어 있는 경우를 나타내고 있다. 따라서, 예컨데, 제3도의 (1)의 트랙을 트레이스 한 경우에는, 제4도의 파형 설명도에 나타낸 바와 같이, "H"레벨부분이 실선으로 나타내는 본래의 펄스폭보다도 좁게되어 버리는 불합리가 발생한다. 이와 같은 현상이 발생하면, 극단의 경우에는 PLL의 로크 벗김이 생겨 버리는 불합리가 생긴다.And (2) of FIG. 3 has shown the case where each length is formed in the standard length. In addition, (1) shows the case where the length of the positive part is shortened by a micrometer, and (3) has shown the case where the length of the positive part is long by 6 micrometers on the contrary. Thus, for example, in the case where the track of FIG. 1 (1) is traced, as shown in the waveform explanatory diagram of FIG. . When such a phenomenon occurs, there is an unreasonable occurrence of locking peeling of the PLL in the extreme case.

본 실시예의 CD 용 디지탈 PLL 회로의 경우는, 이와 같은 불합리를 다음과 같이 해서 방지하고 있다.In the case of the CD digital PLL circuit of the present embodiment, such irregularities are prevented as follows.

즉, 제1도에 나타낸 바와 같이, 콤팩트 디스크(도시하지 않음)에서 읽어내어진 재생 신호 EFM 는, 위상 계측 회로(1)에 주어짐과 함께, 주파수 계측 회로(2)에 주어진다. 위상 계측 회로(1)에 있어서는, 상기한 바와 같이 EFM 신호와 재생 클록와의 위상차 △θ를 검출하여, 그것을 보정량으로서 재생 클록 PLCK 에 피드백하도록 하고 있다. 따라서, 위상계측에 관해서는 종래의 CD 용 디지탈 PLL 회로와 같은 구성으로 되어 있다.That is, as shown in FIG. 1, the reproduction signal EFM read out from the compact disc (not shown) is given to the phase measuring circuit 1 and is given to the frequency measuring circuit 2. In the phase measuring circuit 1, as described above, the phase difference Δθ between the EFM signal and the reproduction clock is detected and fed back to the reproduction clock PLCK as a correction amount. Therefore, the phase measurement has the same structure as a conventional CD digital PLL circuit.

그러나, 주파수 계측 회로(2)에 대해서는, 본 실시예의 경우는 제2도에 나타낸 바와 같이 구성하고 있다. 즉, 주파수가 높기 때문에 극성에 의한 파형 길이의 변화량이 큰 주파수 편차로서 인식되어 버리는 3T, 4T등의 작은 패턴에 대해서는, 패턴의 평균치를 산출해서 파형 길이를 결정하는 평균화 회로(5,6)를 설치하고 있다. 그리고, 이들의 평균화 회로(5,6)에서 출력되는 신호를 가중회로(7)에 주어서 소정의 가중을 행하고, 주파수 편차 △f를 구하도록 하고 있다.However, the frequency measurement circuit 2 is configured as shown in FIG. 2 in the present embodiment. In other words, for small patterns such as 3T and 4T, which are recognized as large frequency deviations due to polarity because the frequency is high, the averaging circuits 5 and 6 that calculate the average value of the patterns to determine the waveform length are provided. I install it. Then, the signals output from these averaging circuits 5 and 6 are given to the weighting circuit 7 to perform a predetermined weighting to obtain a frequency deviation Δf.

상기한 바와 같은 3T평균화 회로(5)및 4T평균화 회로(6)등을 구성하는 수단으로서는 각종의 수단이 고려되는데, 예컨데 다음과 같이하면 된다.Various means are considered as a means which comprises 3T averaging circuit 5, 4T averaging circuit 6, etc. as mentioned above, For example, what is necessary is as follows.

즉, 제1의 수단으로서는, 포지티브 및 네거티브의 양 펄스의 길이의 평균치를 검출해서 패턴의 길이를 결정하도록 하는 것이다. 이것은, 제3도 및 제4도로 설명한 바와 같이, 비대칭이 발생하면 포지티브 부분이 짧이지든가, 혹은 그 역으로 포지티브 부분이 길어지든가 하기 때문에, 재생 펄스 신호에 대해 포지티브 및 네거티브의 양 펄스의 길이의 평균치를 구하는 것에 의해, 비대칭에 의한 파형 변형을 보상해서 파형 길이를 정확히 계측할 수가 있게 된다.That is, as a 1st means, it is made to determine the length of a pattern by detecting the average value of the length of both positive and negative pulses. This is because, as explained in FIGS. 3 and 4, if the asymmetry occurs, the positive portion becomes short or vice versa, so that the length of the positive and negative pulses with respect to the reproduction pulse signal is increased. By calculating the average value, waveform distortion due to asymmetry can be compensated and the waveform length can be measured accurately.

또, 제2의 수단으로서는, 포지티브 및 네거티브의 양 펄스의 극성을 무시하고, 필터에 의한 평균치 산출을 행하는 것에 의해서도 파형 길이를 정확히 계측할 수가 있다. 이것은, 양 펄스 신호의 극성은 평균하면 확률적으로는 1/2씩이라는 사상에 의한 것이며, 이와 같이 해서 처리해도 파형 길이를 문제없이 계측할 수가 있다.Moreover, as a 2nd means, waveform length can be measured correctly by ignoring the polarity of both positive and negative pulses, and calculating an average value by a filter. This is based on the idea that the polarities of the two pulse signals are, if average, 1/2 in probability, and even in this way, the waveform length can be measured without any problem.

본 실시예에 있어서는, 상기한 바와 같이 평균치를 잡아서 파형 길이를 계측하고 있기 때문에, 비대칭이 발생하는 것에 의해, 같은 패턴이라도 극성이 변하는 것으로 파형 길이가 변해도, 본래의 길이를 정확히 계측할 수가 있다. 따라서, 비대칭에 의한 파형 변형이 원인으로 발생하는 각종의 악 영향, 예컨대 PLL 벗어남을 방지할 수가 있다.In the present embodiment, since the waveform length is measured by taking an average value as described above, asymmetry occurs, so that the original length can be accurately measured even if the waveform length is changed by changing the polarity even in the same pattern. Therefore, it is possible to prevent various adverse influences caused by waveform distortion due to asymmetry, such as deviation of the PLL.

또한, 상기 실시예에 있어서는, 콤팩트 디스크에 형성되는 피트의 길이의 오차에 의한 비대칭에 대해서 설명했으나, 상기한 바와 같이 비대칭은, 예컨데, 피트를 읽어내기 위해 사용하는 레이저의 파장등에 의해서도 변동한다.In the above embodiment, the asymmetry caused by the error in the length of the pit formed on the compact disc has been described. However, as described above, the asymmetry also varies depending on, for example, the wavelength of the laser used to read the pit.

또, 상기 실시예에 있어서는 패턴이 작은것에 의해 그 변화량이 큰 주파수 편차로 되기 때문에, 3T 및 4T의 각 신호에 대해서만 평균화 회로를 설치한 예를 나타냈으나, 다른 신호에 대해서도 필요에 응해서 상기와 같은 평균화 회로를 설치하도록 하면 된다.Moreover, in the above embodiment, since the smaller the pattern results in a larger frequency variation, the example in which the averaging circuit is provided only for each of the signals of 3T and 4T is shown. The same averaging circuit may be provided.

본 발명은 상술한 바와 같이, 각 패턴의 길이의 평균치를 산출하는 것에 의해 EFM 신호에 있어서의 각 패턴의 파형 길이를 구하도록 했기 때문에, 비대칭이 발생하는 것에 의해, 같은 패턴이라도 극성이 변하면 파형 길이가 변동하는 불합리가 발생해도, 상기 EFM 신호에 있어서의 각 패턴의 파형 길이를 정확히 계측할 수 있다. 따라서, CD 특유의 비대칭에 의한 파형 변형으로 발생하는 오차를 없앨수가 있기 때문에, PLL 로크 벗김을 방지해서 CD 재생능력을 대폭 향상시킬 수가 있다.In the present invention, as described above, the waveform length of each pattern in the EFM signal is obtained by calculating the average value of the lengths of the patterns. Therefore, if the polarity changes even in the same pattern due to asymmetry, the waveform length is obtained. Even if there is an unreasonable fluctuation, the waveform length of each pattern in the EFM signal can be accurately measured. Therefore, the error caused by the waveform deformation due to the asymmetry peculiar to the CD can be eliminated, so that the PLL lock peeling can be prevented and the CD playability can be greatly improved.

Claims

A digital PLL circuit for a CD, comprising: an averaging circuit for calculating the average value of the lengths of the patterns in the EFM signal reproduced from an externally given compact disc to determine the waveform length of each pattern.