KR100240272B1 - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
KR100240272B1
KR100240272B1 KR1019970028810A KR19970028810A KR100240272B1 KR 100240272 B1 KR100240272 B1 KR 100240272B1 KR 1019970028810 A KR1019970028810 A KR 1019970028810A KR 19970028810 A KR19970028810 A KR 19970028810A KR 100240272 B1 KR100240272 B1 KR 100240272B1
Authority
KR
South Korea
Prior art keywords
forming
type
well
gate
substrate
Prior art date
Application number
KR1019970028810A
Other languages
Korean (ko)
Other versions
KR19990004674A (en
Inventor
한진수
백성학
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970028810A priority Critical patent/KR100240272B1/en
Publication of KR19990004674A publication Critical patent/KR19990004674A/en
Application granted granted Critical
Publication of KR100240272B1 publication Critical patent/KR100240272B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects

Abstract

본 발명은 메모리 소자의 유전막 형성시 PMOS 트랜지스터에서 불순물의 투과 현상을 방지함과 더불어 열공정을 단순화시킬 수 있는 반도체 소자의 제조방법을 제공한다.The present invention provides a method of manufacturing a semiconductor device capable of simplifying the thermal process as well as preventing the transmission of impurities in the PMOS transistor when forming the dielectric film of the memory device.

본 발명에 따른 반도체 소자의 제조방법은 N웰 및 P웰이 형성된 반도체 기판 상에 소자 분리막을 형성하는 단계; N웰 및 P웰 상에 게이트 절연막이 개재된 게이트를 형성하는 단계; N웰에 N형 불순물 이온을 주입하여 N형 게이트를 형성함과 더불어 N형 게이트 양 측의 기판에 N형 접합영역을 형성하는 단계; P웰에 P형 불순물 이온을 주입하여 P형 게이트를 형성함과 더불어 P형 게이트 양 측의 기판에 P형 접합영역을 형성하는 단계; 기판 전면에 절연막을 형성하는 단계; 절연막을 식각하여 N형 접합 영역의 일측을 소정 부분 노출시켜 스토리지 노드 전극용 콘택홀을 형성하는 단계; 콘택홀을 충전시킴과 더불어 절연막 상에서 소정의 형태로 패터닝된 스토리지 노드 전극을 형성하는 단계; 기판을 열처리하여 스토리지 노드 전극 상에 유전막을 형성함과 더불어 N형 불순물 이온 및 P형 불순물 이온을 활성화시키는 단계; 및, 유전막 상에 플레이트 전극을 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device according to the present invention includes forming an isolation layer on a semiconductor substrate on which N wells and P wells are formed; Forming a gate having a gate insulating film interposed on the N well and the P well; Implanting N-type impurity ions into the N well to form an N-type gate and forming an N-type junction region in the substrate on both sides of the N-type gate; Implanting P-type impurity ions into the P well to form a P-type gate and forming a P-type junction region on the substrates on both sides of the P-type gate; Forming an insulating film on the entire surface of the substrate; Etching the insulating layer to expose one side of the N-type junction region to form a contact hole for the storage node electrode; Filling the contact hole and forming a storage node electrode patterned in a predetermined shape on the insulating film; Heat treating the substrate to form a dielectric film on the storage node electrode and activating the N-type impurity ions and the P-type impurity ions; And forming a plate electrode on the dielectric film.

Description

반도체 소자의 제조방법Manufacturing method of semiconductor device

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 열처리 공정을 단순화시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device that can simplify the heat treatment process.

반도체 소자의 제조 공정시 트랜지스터의 소오스 및 드레인 영역을 형성하기 위하여 불순물 이온의 주입 후 열처리 할 경우, 열처리 공정에 의해 주입된 불순물이 확산되고, 또한 열처리 공정에 의해 산화막을 성정시켜 형성할 수도 있다. 예컨대, 반도체 기판에 비메모리 소자와 메모리 소자를 형성하는데 있어서, PMOS 트랜지스터와 NMOS 트랜지스터의 형성시 서로 다른 불순물이 도핑된 N형 및 P형의 듀얼 게이트와, N+접합영역과 P+접합영역은 불순물이 주입된 후 열처리 공정에 의해 불순물의 확산이 이루어진다. 이때, 열처리 공정은 800℃ 이상의 열공정이나 1,000℃ 이상의 급속 열처리 공정(Rapid Thermal Process; RTP)으로 진행된다. 또한, 메모리 소자의 형성시 캐패시터의 유전막은 800℃ 이상의 열공정에 의해 산화막이 성장되어 형성된다.When heat treatment is performed after the implantation of impurity ions in order to form the source and drain regions of the transistor in the manufacturing process of the semiconductor device, the impurity implanted by the heat treatment process is diffused, and the oxide film may be formed by the heat treatment process. For example, in forming a non-memory element and a memory element on a semiconductor substrate, the N-type and P-type dual gates doped with different impurities in the formation of the PMOS transistor and the NMOS transistor, and the N + junction region and the P + junction region After the impurity is injected, the impurity is diffused by a heat treatment process. At this time, the heat treatment process proceeds to a thermal process of 800 ° C or higher or a rapid thermal process (RTP) of 1,000 ° C or higher. In the formation of the memory device, the dielectric film of the capacitor is formed by growing an oxide film by a thermal process of 800 ° C. or higher.

그러나, 상기한 바와 같은 메모리 소자의 유전막 형성시 P형 도핑된 게이트의 불순물이 게이트 절연막을 통과하여 P+접합영역으로 투과되는 문제가 발생한다. 이에 따라, PMOS 트랜지스터의 특성이 악화되고, 이러한 문제를 방지하기 위해서는 또다른 공정이 추가된다.However, when the dielectric layer of the memory device is formed as described above, a problem arises in that impurities of the P-type doped gate pass through the gate insulating film to the P + junction region. As a result, the characteristics of the PMOS transistor are deteriorated, and another process is added to prevent such a problem.

이에, 본 발명은 상기한 문제점을 감안하여 창출된 것으로서, 메모리 소자의 유전막 형성시 PMOS 트랜지스터에서 불순물의 투과 현상을 방지함과 더불어 열공정을 단순화시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made in view of the above-described problems, and provides a method of manufacturing a semiconductor device capable of simplifying a thermal process as well as preventing the transmission of impurities in a PMOS transistor when forming a dielectric film of a memory device. There is this.

제1a도 내지 제1d도는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도.1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 반도체 기판 2 : 필드 산화막1: semiconductor substrate 2: field oxide film

3 : P웰 4 : N웰3: P well 4: N well

5 : 게이트 절연막 6a, 6b : N형 게이트 및 P형 게이트5: gate insulating film 6a, 6b: N-type gate and P-type gate

7a, 7b : N+접합영역 및 P+접합영역7a, 7b: N + junction region and P + junction region

8 : 산화막 스페이서 9, 13 : 제1 및 제2절연막8 oxide film spacer 9, 13 first and second insulating film

10 : 스토리지 노드 전극 11 : 유전막10: storage node electrode 11: dielectric film

12 : 플레이트 전극 100 : 캐패시터12 plate electrode 100 capacitor

14a, 14b, 14c : 금속 배선층14a, 14b, 14c: metal wiring layer

상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 N웰 및 P웰이 형성된 반도체 기판 상에 소자 분리막을 형성하는 단계; N웰 및 P웰 상에 게이트 절연막이 개재된 게이트를 형성하는 단계; N웰에 N형 불순물 이온을 주입하여 N형 게이트를 형성함과 더불어 N형 게이트 양 측의 기판에 N형 접합영역을 형성하는 단계; P웰에 P형 불순물 이온을 주입하여 P형 게이트를 형성함과 더불어 P형 게이트 양 측의 기판에 P형 접합영역을 형성하는 단계; 기판 전면에 절연막을 형성하는 단계; 절연막을 식각하여 N형 접합 영역의 일측을 소정 부분 노출시켜 스토리지 노드 전극용 콘택홀을 형성하는 단계; 콘택홀을 충전시킴과 더불어 절연막 상에서 소정의 형태로 패터닝된 스토리지 노드 전극을 형성하는 단계; 기판을 열처리하여 스토리지 노드 전극 상에 유전막을 형성함과 더불어 N형 불순물 이온 및 P형 불순물 이온을 활성화시키는 단계; 및, 유전막 상에 플레이트 전극을 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device according to the present invention for achieving the above object comprises the steps of forming an isolation film on a semiconductor substrate formed with N well and P well; Forming a gate having a gate insulating film interposed on the N well and the P well; Implanting N-type impurity ions into the N well to form an N-type gate and forming an N-type junction region in the substrate on both sides of the N-type gate; Implanting P-type impurity ions into the P well to form a P-type gate and forming a P-type junction region on the substrates on both sides of the P-type gate; Forming an insulating film on the entire surface of the substrate; Etching the insulating layer to expose one side of the N-type junction region to form a contact hole for the storage node electrode; Filling the contact hole and forming a storage node electrode patterned in a predetermined shape on the insulating film; Heat treating the substrate to form a dielectric film on the storage node electrode and activating the N-type impurity ions and the P-type impurity ions; And forming a plate electrode on the dielectric film.

또한, 열처리 공정은 850℃ 이하, 바람직하게는 800℃ 이하의 저온에서 급속열처리 공정으로 노에서 진행한다.In addition, the heat treatment process is carried out in a furnace in a rapid heat treatment process at a low temperature of 850 ℃ or less, preferably 800 ℃ or less.

상기한 본 발명에 의하면, 유전막이 저온 열처리 공정에 의해 형성됨과 더불어, 이러한 저온 열처리 공정시 접합영역에서 불순물들의 확산이 동시에 이루어진다. 이에 따라, N웰에서의 불순물 투과 현상이 방지될 뿐만 아니라, 소오스/드레인 열처리 공정이 생략됨에 따라 열처리 공정이 단순해진다.According to the present invention described above, the dielectric film is formed by a low temperature heat treatment process, and the diffusion of impurities in the junction region is simultaneously performed during the low temperature heat treatment process. This not only prevents impurity permeation in the N well, but also simplifies the heat treatment process as the source / drain heat treatment process is omitted.

[실시예]EXAMPLE

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.

제1a도 내지 제1d도는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

제1a도에 도시된 바와 같이, 메모리 소자 영역(A)과 비메모리 소자 영역(B)이 정의된 반도체 기판(1) 상에 LOCOS(LOCal Oxidation of Silicon) 기술에 의해, 필드 산화막(2)이 형성된다. 그런 다음, 기판(1)에 P웰(3) 및 N웰(4)이 각각 형성되고, 기판 상에 게이트 절연막 및 제1폴리실리콘막이 형성된 후 패터닝되어, 메모리 소자영역(A) 및 비메모리 소자 영역(B)에 게이트 절연막(5)이 개재된 게이트(6)가 형성된다.As shown in FIG. 1A, the field oxide film 2 is formed by the LOCOS (LOCal Oxidation of Silicon) technique on the semiconductor substrate 1 on which the memory element region A and the non-memory element region B are defined. Is formed. Then, P wells 3 and N wells 4 are formed on the substrate 1, and a gate insulating film and a first polysilicon film are formed on the substrate, and then patterned to form a memory device region A and a non-memory device. In the region B, the gate 6 with the gate insulating film 5 interposed therebetween is formed.

제1b도에 도시된 바와 같이, NMOS 트랜지스터 영역과 PMOS 트랜지스터 영역의 게이트(4)가 다른 극성을 갖도록, 먼저 P웰(3)에 N형 불순물 이온이 주입되어, N형 게이트(6a)가 형성됨과 더불어, N형 게이트(6a) 양 측의 기판(1)에 N+접합영역(7a)이 형성된다. 이때, N형 불순물 이온으로 P이온 또는 As 이온이 사용되고, N+접합영역(7a)은 NMOS 트랜지스터의 소오스 및 드레인 영역으로 작용한다. 그런 다음, N웰(4)에 P형 불순물 이온이 주입되어, P형 게이트(6b)가 형성됨과 더불어, P형 게이트(6b) 양 측의 기판(1)에 P+접합영역(7b)이 형성된다. 이때, P형 불순물 이온으로 B이온 또는 BF2이온이 사용되고, P+접합영역(7b)은 PMOS 트랜지스터의 소오스 및 드레인 영역으로 작용한다. 그런 다음, 게이트(6a,6b)의 양 측벽에 산화막 스페이서(6)가 형성된다.As shown in FIG. 1B, an N-type impurity ion is first implanted into the P well 3 so that the N-type transistor region and the gate 4 of the PMOS transistor region have different polarities, so that an N-type gate 6a is formed. In addition, an N + junction region 7a is formed in the substrate 1 on both sides of the N-type gate 6a. At this time, P ions or As ions are used as the N-type impurity ions, and the N + junction region 7a serves as a source and a drain region of the NMOS transistor. Then, P-type impurity ions are implanted into the N well 4 to form a P-type gate 6b, and a P + junction region 7b is formed on the substrate 1 on both sides of the P-type gate 6b. Is formed. At this time, B ions or BF 2 ions are used as the P-type impurity ions, and the P + junction region 7b serves as a source and drain region of the PMOS transistor. Then, oxide film spacers 6 are formed on both sidewalls of the gates 6a and 6b.

제1c도에 도시된 바와 같이, 제1b도의 구조 상에 제1절연막(9)이 형성되고, 메모리 소자 영역(A)의 접합영역(7a)의 일측이 노출되도록 제1절연막(9)이 식각되어 스토리지 전극용 콘택홀이 형성된다. 그런 다음, 상기 콘택홀에 매립되도록 기판 전면에 제2폴리실리콘막이 증착된 후 패터닝되어, 스토리지 전극(10)이 형성된다. 그 후, 소정의 열처리 공정에 의해 기판 전면에 산화막으로 이루어지는 유전막(11)이 형성됨과 더불어, 상기 이온 주입된 불순물 이온들이 활성화되어 확산된다. 이때, 열처리 공정은 노(furnace)에서 진행되고, 또한 850℃ 이하, 바람직하게는 800℃ 이하의 저온에서 RTP로 진행된다.As shown in FIG. 1C, the first insulating layer 9 is formed on the structure of FIG. 1B, and the first insulating layer 9 is etched so that one side of the junction region 7a of the memory element region A is exposed. Thus, a contact hole for the storage electrode is formed. Then, a second polysilicon film is deposited on the entire surface of the substrate to be filled in the contact hole, and then patterned to form the storage electrode 10. Thereafter, a dielectric film 11 made of an oxide film is formed on the entire surface of the substrate by a predetermined heat treatment process, and the ion implanted impurity ions are activated and diffused. At this time, the heat treatment process proceeds in a furnace, and also proceeds to RTP at a low temperature of 850 ° C. or lower, preferably 800 ° C. or lower.

제1d도에 도시된 바와 같이, 유전막(11) 상에 제3폴리실리콘막이 증착된 후, 제3폴리실리콘막 및 유전막(11)이 패터닝되어, 유전막(11) 상에 플레이트 전극(12)이 형성됨으로써 캐패시터(100)가 완성된다. 그런 다음, 기판 전면에 제2절연막(13)이 형성되고, 메모리 소자 영역의 접합영역(7a)의 다른 측과 비메모리 소자 영역(B)의 접합영역(7b)이 소정 부분 노출되도록 제2절연막(13)이 식각되어 콘택홀이 형성된다. 상기 콘택홀에 매립되도록 제2절연막(13) 상에 금속층이 증착된 후 패터닝되어, 금속 배선층(14a,14b,14c)이 형성된다.As shown in FIG. 1D, after the third polysilicon film is deposited on the dielectric film 11, the third polysilicon film and the dielectric film 11 are patterned to form a plate electrode 12 on the dielectric film 11. By forming, the capacitor 100 is completed. Then, the second insulating film 13 is formed on the entire surface of the substrate, and the second insulating film 13 is exposed so that the other side of the junction region 7a of the memory element region and the junction region 7b of the non-memory element region B are partially exposed. (13) is etched to form a contact hole. A metal layer is deposited on the second insulating layer 13 to be filled in the contact hole and then patterned to form metal wiring layers 14a, 14b, and 14c.

상기 실시예에 의하면, 유전막이 저온 열처리 공정에 의해 형성됨과 더불어, 이러한 저온 열처리 공정시 접합영역에서 불순물들의 확산이 동시에 이루어진다. 이에 따라, PMOS 트랜지스터에서의 불순물 투과 현상이 방지될 뿐만 아니라, 소오스/드레인 열처리 공정이 생략됨에 따라 열처리 공정이 단순해진다.According to the above embodiment, the dielectric film is formed by a low temperature heat treatment process, and the diffusion of impurities in the junction region is simultaneously performed during the low temperature heat treatment process. This not only prevents impurity permeation in the PMOS transistor, but also simplifies the heat treatment process as the source / drain heat treatment process is omitted.

또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.In addition, this invention is not limited to the said Example, It can variously deform and implement within the range which does not deviate from the technical summary of this invention.

Claims (4)

N웰 및 P웰이 형성된 반도체 기판 상에 소자 분리막을 형성하는 단계; 상기 N웰 및 P웰 상에 게이트 절연막이 개재된 게이트를 형성하는 단계; 상기 N웰에 N형 불순물 이온을 주입하여 N형 게이트를 형성함과 더불어 상기 N형 게이트 양 측의 기판에 N형 접합영역을 형성하는 단계; 상기 P웰에 P형 불순물 이온을 주입하여 P형 게이트를 형성함과 더불어 상기 P형 게이트 양 측의 기판에 P형 접합영역을 형성하는 단계; 상기 기판 전면에 절연막을 형성하는 단계; 상기 절연막을 식각하여 상기 N형 접합 영역의 일측을 소정 부분 노출시켜 스토리지 노드 전극용 콘택홀을 형성하는 단계; 상기 콘택홀을 충전시킴과 더불어 상기 절연막 상에서 소정의 형태로 패터닝된 스토리지 노드 전극을 형성하는 단계; 상기 기판을 열처리하여 상기 스토리지 노드 전극 상에 유전막을 형성함과 더불어 상기 N형 불순물 이온 및 P형 불순물 이온을 활성화시키는 단계; 및, 상기 유전막 상에 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.Forming an isolation layer on the semiconductor substrate on which the N well and the P well are formed; Forming a gate having a gate insulating layer on the N well and the P well; Implanting N-type impurity ions into the N well to form an N-type gate and forming an N-type junction region in the substrate on both sides of the N-type gate; Implanting P-type impurity ions into the P well to form a P-type gate and forming a P-type junction region on substrates on both sides of the P-type gate; Forming an insulating film on the entire surface of the substrate; Etching the insulating layer to expose one side of the N-type junction region to form a contact hole for a storage node electrode; Filling the contact hole and forming a storage node electrode patterned in a predetermined shape on the insulating layer; Heat treating the substrate to form a dielectric layer on the storage node electrode and to activate the N-type impurity ions and the P-type impurity ions; And forming a plate electrode on the dielectric layer. 제1항에 있어서, 상기 열처리 공정은 850℃ 이하의 저온에서 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.The method of claim 1, wherein the heat treatment is performed at a low temperature of 850 ° C. or lower. 제1항 또는 제2항에 있어서, 상기 열처리 공정은 급속 열처리 공정으로 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.The method of claim 1, wherein the heat treatment process is a rapid heat treatment process. 제1항 또는 제2항에 있어서, 상기 열처리 공정은 노에서 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.The method of claim 1, wherein the heat treatment process is performed in a furnace.
KR1019970028810A 1997-06-28 1997-06-28 Method of manufacturing semiconductor device KR100240272B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028810A KR100240272B1 (en) 1997-06-28 1997-06-28 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028810A KR100240272B1 (en) 1997-06-28 1997-06-28 Method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR19990004674A KR19990004674A (en) 1999-01-25
KR100240272B1 true KR100240272B1 (en) 2000-01-15

Family

ID=19512120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028810A KR100240272B1 (en) 1997-06-28 1997-06-28 Method of manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR100240272B1 (en)

Also Published As

Publication number Publication date
KR19990004674A (en) 1999-01-25

Similar Documents

Publication Publication Date Title
KR100450723B1 (en) Method for forming a semiconductor device and method for delayed doping
KR900008207B1 (en) Semiconductor memory device
JPS61179567A (en) Manufacture of self-aligning laminated cmos structure
JP4458442B2 (en) CMOS transistor and manufacturing method thereof
US5652152A (en) Process having high tolerance to buried contact mask misalignment by using a PSG spacer
KR0178551B1 (en) Method of manufacturing semiconductor integrated circuit
KR100522475B1 (en) Maskless process for self-aligned contacts
US5153146A (en) Maufacturing method of semiconductor devices
KR100271265B1 (en) Self-aligned pocl3 process flow for submicron microelectronics applications using amorphized polysilicon
JPH0697192A (en) Manufacture of semiconductor device
KR20010074630A (en) Method of making shallow junction semiconductor devices
JPH10214888A (en) Manufacture of semiconductor device
KR100240272B1 (en) Method of manufacturing semiconductor device
JPH0227716A (en) Manufacture of semiconductor device
KR100495858B1 (en) Method of manufacturing a semiconductor device
JP3714757B2 (en) Manufacturing method of MIS type semiconductor device
KR19980081779A (en) MOOS transistor and its manufacturing method
KR100190108B1 (en) Method for fabricating transistors of semiconductor device having memory cells
KR100431324B1 (en) Manufacturing Method of Semiconductor Device
KR19990005828A (en) P-N shallow junction formation method of source / drain in PMOSFET
KR100855862B1 (en) SRAM cell and method for manufacturing the same
KR100333356B1 (en) A method of fabricating a semiconductor device
KR100216320B1 (en) Method for fabricating mosfet
KR100207809B1 (en) Semiconductor device and its fabrication method
KR100594218B1 (en) A method for forming vertical channel of MOS transistor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee