KR100239759B1 - 반도체 소자의 산화막 식각방법 - Google Patents

반도체 소자의 산화막 식각방법 Download PDF

Info

Publication number
KR100239759B1
KR100239759B1 KR1019970000905A KR19970000905A KR100239759B1 KR 100239759 B1 KR100239759 B1 KR 100239759B1 KR 1019970000905 A KR1019970000905 A KR 1019970000905A KR 19970000905 A KR19970000905 A KR 19970000905A KR 100239759 B1 KR100239759 B1 KR 100239759B1
Authority
KR
South Korea
Prior art keywords
etching
boe
film
oxide film
oxide
Prior art date
Application number
KR1019970000905A
Other languages
English (en)
Other versions
KR19980065777A (ko
Inventor
김태형
전상문
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970000905A priority Critical patent/KR100239759B1/ko
Publication of KR19980065777A publication Critical patent/KR19980065777A/ko
Application granted granted Critical
Publication of KR100239759B1 publication Critical patent/KR100239759B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명에 의한 반도체 소자의 산화막 식각방법은, NH4F:HF가 20(%):4.5(%)의 비로 혼합된 BOE(buffered oxide etchant)를 이용하여 산화막 식각공정이 진행되도록 이루어져, 1) BOE의 겨울철 결빙 온도를 종래의 13℃에서 -10℃ 내외(예컨대, -9℃ ~ -11℃)로 낮출 수 있게 되어, BOE를 구성하는 케미컬의 불량 발생률을 줄일 수 있게 되고, 2) 결빙된 BOE의 시드로 인해 발생되는 케미컬의 균일성 불량 문제를 제거할 수 있게 되어 산화막의 식각율 저하 현상을 방지할 수 있으며, 3) 결빙으로 인한 파티클 발생을 억제하여 반고체 소자의 수율향상을 기할 수 있게 되고, 4) 열산화막 식각시 적절한 식각률을 보장하므로써 과식각에 의한 서브층의 손상을 방지할 수 있게 되며, 5) BPSG막과 PEOX막 식각시 공정 시간을 감소시킬 수 있게 되어 원가절감 및 생산성 향상을 도모할 수 있게 된다.

Description

반도체 소자의 산화막 식각방법
본 발명은 반도체 소자의 산화막 식각방법에 관한 것으로, 보다 상세하게는 NH4F 대비 HF가 20(%):4.5(%)의 비로 혼합된 케미컬(chemical)을 완충산화막 식각액(buffered oxide etchant:이하, BOE라 한다)으로 사용한 반도체 소자의 산화막 식각방법에 관한 것이다.
반도체 소자 제조시 이용되는 기본 공정 중의 하나로서, 산화막 식각 공정은 식각공정 진행시 BOE로서 NH4F:HF가 35(%):6.25(%)의 비로 혼합된 케미컬이 주로 사용되고 있다. 이때, 상기 NH4F의 %값은 순도 40%를 기준으로 했을 때의 농도 환산치를 나타내며, HF의 %값은 순도 50%를 기준으로 했을 때의 농도 환산치를 나타낸다. 따라서, 이들 케미컬의 %값을 순도 100%를 기준으로하여 환산해 주게 되면 NH4F는 87.5%의 농도값을 가지며, HF는 12.5%의 농도값을 가지게 되어, 통상적으로는 이들 케미컬을 7:1의 비로 혼합된 BOE라 부른다.
이러한 농도를 가지도록 혼합된 상기 BOE는 그 결빙 온도가 13℃로, 이를 이용하여 산화막 식각공정을 진행할 경우, 각 산화막마다 다소 차이는 있지만 열산화막(thermal oxide film)의 경우는 그 식각률(etch rate)이 분당 1000±100Å로 규격화되어 있다. 반면, BPSG막(boron phospho silicated glass film)의 경우는 분당 736.5±50Å의 식각률을 나타내며, PEOX막(plasma enhanced oxidation film)의 경우는 분당 3040±100Å의 식각률을 나타낸다.
따라서, BPSG막의 경우는 2700Å 두께의 막질을 식각하는데, 약 3분 40초의 시간이 소요되고, PEOX막의 경우는 2700Å 두께의 막질을 식각하는데, 약 75초의 시간이 소요된다.
그러나, 상기와 같이 NH4F:HF가 35(%):6.25(%)의 비로 혼합된 BOE를 사용하여 산화막 식각공정을 진행할 경우, 다음과 같은 문제점이 발생된다.
첫째, 상기 BOE의 결빙온도가 13℃라 겨울철 온도에서 자연 결빙이 이루어지게 되어, ① 상기 BOE를 구성하는 각 케미컬의 질(quality) 저하가 발생되고, ② 결빙된 BOE의 시드(seed)로 인해, 케미컬의 균일성(uniformity) 불량이 발생되어 산화막의 식각률이 저하되며, ③ 산화막 식각공정 진행후, 결빙된 BOE의 시드가 그대로 웨이퍼 상에 남아있게 되므로, 이것이 파티클(particle)로 작용하게 되어 후속 공정 진행시 불량을 야기시키게 된다.
둘째, 상기 BOE를 이용하여 열산화막을 식각할 경우, 공정 진행 중에 과식각(over etch)이 이루어져 서브층(sub-layer) 손상(damage)이 발생되며 셋째, 상기 BPSG막과 PEOX막의 식각공정 진행시 소요되는 시간이 길어, 식각 시간 로스(etch time loss)가 발생되므로 이로 인해 원가상승 및 생산성 감소(down) 등과 같은 현상이 야기된다.
이에 본 발명은 상기와 같은 문제점을 개선하기 위하여 창안된 것으로, 산화막 식각시 BOE로서, NH4F:HF가 20(%):4.5(%)의 비로 혼합된 케미컬(chemical)을 사용하므로써, 겨울철 결빙 문제 해소 및 공정 시간 절감을 실현할 수 있도록 한 반도체 소자의 산화막 식각방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에서는, 반도체 소자의 산화막 식각 공정에 있어서, 상기 산화막을 NH4F:HF가 20(%):4.5(%)의 비로 혼합된 BOE로 식각처리하는 것을 특징으로 하는 반도체 소자의 산화막 식각방법이 제공된다. (여기서, 상기 NH4F의 %값은 순도 40%를 기준으로 했을 때의 농도 환산치를 나타내며, 상기 HF의 %값은 순도 50%를 기준으로 했을 때의 농도 환산치를 나타낸다.)
이와 같이 구성된 BOE를 사용하여 산화막 식각공정을 진행한 결과, 상기 BOE의 겨울철 결빙 온도를 13℃에서 -10℃ 내외(예컨대, -9℃ ~ -11℃)로 낮출 수 있게 되어, 공정 진행중 야기되는 소자의 불량요인(예컨대, 산화막의 과식각이나 식각부족 현상, 파티클로 인한 후속 공정 진행의 어려움, 공정 시간의 로스 등)을 방지할 수 있게 된다.
이하, 첨부된도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
본 발명은, 기존에 사용하여 오던 BOE(예컨대, NH4F:HF가 35(%):6.25(%)의 비로 혼합된 케미컬로 구성된 식각액) 대신, NH4F:HF가 20(%):4.5(%)의 비로 혼합된 BOE를 이용하여 산화막 식각공정을 실시하는데 주안점을 둔 기술로써, 이를 이용하여 산화막 식각공정을 진행할 경우 다음과 같은 공정 상의 잇점을 얻을 수 있게 된다. 여기서, 상기 NH4F의 %값은 순도 40%를 기준으로 했을 때의 농도 환산치를 나타내며, HF의 %값은 순도 50%를 기준으로 했을 때의 농도 환산치를 나타낸다.
NH4F:HF를 20(%):4.5(%)의 비로 혼합한 케미컬로 구성된 상기 BOE는 그 화학적 특성 상, 기존의 산화막 기능은 그대로 유지하면서도 겨울철의 결빙 온도를 종래의 13℃에서 10℃ 내외(예컨대, -9℃ ~ -11℃)로 낮출 수 있다는 특징을 갖는다.
이와 같은 특징을 갖는 상기 BOE를 사용하여 산화막 식각공정을 진행할 경우, 열산화막은 분당 850±10Å의 두께 만큼 식각이 이루어지는 반면, BPSG막은 분당 960±10Å의 두께 만큼 식각되어지고, PEOX막은 분당 4220±10Å의 두께 만큼 식각되어진다.
이로 보아, 열산화막의 경우는 그 식각률이 분당 1000±100Å에서 분당 850±10Å로 줄어들게 되므로, 종래 빈번하게 발생되던 과식각에 의한 서브층(sub-layer) 손상을 방지할 수 있게 되고, BPSG막이나 PEOX막의 경우는 종래의 경우보다 그 식각률을 빠르게 조절할 수 있어 공정 시간을 줄일 수 있음을 알 수 있다.
실험예로서, BPSG막의 경우는 2700Å 두께의 막질을 식각하는데, 약 3분의 시간이 소요되며, PEOX막의 경우는 2700Å 두께의 막질을 식각하는데, 약 50초의 시간이 소요됨이 관찰되었다.
즉, 종래의 경우에 비해 BPSG막은 동일 두께의 막을 식각하는데 약 40초의 시간이 절감되고, PEOX막의 경우는 동일 두께의 막을 식각하는데 약 25초의 시간이 절감됨을 알 수 있다. 이와 같이, 공정 시간을 단축할 경우 생산성(throughput) 향상을 기대할 수 있다는 잇점을 갖는다.
상술한 바와 같이 본 발명에 의하면, 산화막 식각시 NH4F:HF가 20(%):4.5(%)의 비로 혼합된 BOE를 사용하므로써 첫째, BOE의 겨울철 결빙 온도를 종래의 13℃에서 -10℃ 내외(예컨대, -9℃ ~ -11℃)로 낮출 수 있게 되어, 겨울철의 쉬핑(shipping)시부터 공장 입고 기간 중에 야기되는 결빙 발생을 억제할 수 있게 되므로 BOE를 구성하는 케미컬의 불량 발생률을 줄일 수 있고 둘째, 결빙된 BOE의 시드로 인해 발생되는 케미컬의 균일성 불량 문제를 제거할 수 있게 되어 산화막의 식각율 저하 현상을 방지할 수 있으며 셋째, 결빙으로 인한 파티클 발생을 억제하여 반고체 소자의 수율향상을 기할 수 있게 되고 넷째, 열산화막 식각시 적절한 식각률을 보장하므로써 과식각에 의한 서브층의 손상을 방지할 수 있게 되며 다섯째, BPSG막과 PEOX막 식각시 공정 시간을 감소시킬 수 있게 되어 원가절감 및 생산성 향상을 도모할 수 있게 된다.

Claims (1)

  1. 반도체 소자의 산화막 식각 공정에 있어서, 상기 산화막을 NH4F:HF가 20(%):4.5(%)의 비로 혼합된 완충산화막 식각액(BOE)으로 식각하는 것을 특징으로 하는 반도체 소자의 산화막 식각방법.(여기서, 상기 NH4F의 %값은 순도 40%를 기준으로 했을 때의 농도 환산치를 나타내며, 상기 HF의 %값은 순도 50%를 기준으로 했을 때의 농도 환산치를 나타낸다)
KR1019970000905A 1997-01-14 1997-01-14 반도체 소자의 산화막 식각방법 KR100239759B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970000905A KR100239759B1 (ko) 1997-01-14 1997-01-14 반도체 소자의 산화막 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970000905A KR100239759B1 (ko) 1997-01-14 1997-01-14 반도체 소자의 산화막 식각방법

Publications (2)

Publication Number Publication Date
KR19980065777A KR19980065777A (ko) 1998-10-15
KR100239759B1 true KR100239759B1 (ko) 2000-01-15

Family

ID=19494662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000905A KR100239759B1 (ko) 1997-01-14 1997-01-14 반도체 소자의 산화막 식각방법

Country Status (1)

Country Link
KR (1) KR100239759B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100485186B1 (ko) * 1997-12-31 2005-08-24 주식회사 하이닉스반도체 반도체소자의평탄화막형성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970016833A (ko) * 1995-09-29 1997-04-28 김광호 버퍼 산화 식각용액(boe)을 이용한 콘택홀의 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970016833A (ko) * 1995-09-29 1997-04-28 김광호 버퍼 산화 식각용액(boe)을 이용한 콘택홀의 형성방법

Also Published As

Publication number Publication date
KR19980065777A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
US5173151A (en) Method of dry etching in semiconductor device processing
US4808259A (en) Plasma etching process for MOS circuit pregate etching utiliizing a multi-step power reduction recipe
US4885056A (en) Method of reducing defects on semiconductor wafers
JPH0464177B2 (ko)
EP1251554B1 (en) Method of producing an annealed wafer
US20100140746A1 (en) Improved process for preparing cleaned surfaces of strained silicon
CN110600388A (zh) 改善铝焊盘结晶缺陷的方法
CN109103242A (zh) 一种穿通结构的可控硅芯片及其生产方法
KR101939385B1 (ko) 박막 트랜지스터의 어레이 형성 방법
US5607543A (en) Integrated circuit etching
KR100239759B1 (ko) 반도체 소자의 산화막 식각방법
CN109698123A (zh) 一种GaAs基LED晶片的衬底腐蚀方法
US4353936A (en) Method of manufacturing semiconductor device
US20050124160A1 (en) Novel multi-gate formation procedure for gate oxide quality improvement
US20020175143A1 (en) Processes for polishing wafers
US6576501B1 (en) Double side polished wafers having external gettering sites, and method of producing same
JPH01200628A (ja) ドライエッチング方法
KR100596899B1 (ko) 반도체 소자의 제조 방법
KR100604051B1 (ko) 게이트 산화막의 전세정방법
KR102310093B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR19990075903A (ko) 전자 표시 장치 및 기판용 세정 및 식각 조성물
KR100842481B1 (ko) 시즈닝 레시피 방법
JPH04242927A (ja) 半導体装置の製造方法
JPH05299426A (ja) 半導体装置および半導体基板の製造方法
KR100875367B1 (ko) 인산 베스에서의 시즈닝 웨이퍼의 재사용 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee