KR100239734B1 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
KR100239734B1
KR100239734B1 KR1019970027055A KR19970027055A KR100239734B1 KR 100239734 B1 KR100239734 B1 KR 100239734B1 KR 1019970027055 A KR1019970027055 A KR 1019970027055A KR 19970027055 A KR19970027055 A KR 19970027055A KR 100239734 B1 KR100239734 B1 KR 100239734B1
Authority
KR
South Korea
Prior art keywords
oxide film
semiconductor device
field oxide
gate electrode
mask
Prior art date
Application number
KR1019970027055A
Other languages
Korean (ko)
Other versions
KR19990003228A (en
Inventor
이영진
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970027055A priority Critical patent/KR100239734B1/en
Publication of KR19990003228A publication Critical patent/KR19990003228A/en
Application granted granted Critical
Publication of KR100239734B1 publication Critical patent/KR100239734B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 종래의 반도체 소자 제조방법은 게이트 전극형성시 하나의 마스크를 사용하여 노광하여 광이 새부리영역에서 난반사되고, 그 난반사된 광이 포토레지스트의 광이 인가되지 않아야 할 부분에 인가되어 할레이션을 형성하게 됨으로써, 반도체 소자의 게이트전극 패턴을 염원하는 형태로 제조할 수 없는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 필드산화막을 증착하는 단계와, 상기 기판과 필드산화막의 상부에 게이트산화막과 다결정실리콘을 순차적으로 증착하는 단계와, 상기 다결정실리콘의 상부에 포토레지스트를 도포하고 사진식각공정으로 다결정실리콘을 식각하여 게이트전극을 형성하는 단계를 포함하는 반도체 소자 제조방법에 있어서, 상기 사진식각공정은 제 1마스크 및 제 2마스크를 차례로 사용하여 노광하는 것을 특징으로 하여 두 개의 서로다른 마스크를 사용하여 게이트전극형성을 위한 사진식각공정을 수행함으로써, 필드산화막의 새부리영역에서 광이 난반사됨에 따라 형성되는 할레이션을 제거함으로써 염원하는 특성의 반도체 소자를 용이하게 제조하는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device. In the conventional method of manufacturing a semiconductor device, light is diffusely reflected in a new beak region by exposing using a mask when forming a gate electrode, and the light is not reflected by the light. Since it is applied to the portion that should not be formed to form a halation, there is a problem that the gate electrode pattern of the semiconductor device cannot be manufactured in a desired form. In view of the above problems, the present invention includes the steps of depositing a field oxide film on top of a substrate, sequentially depositing a gate oxide film and polycrystalline silicon on top of the substrate and the field oxide film, and applying a photoresist on the polycrystalline silicon. A method of fabricating a semiconductor device, the method comprising: forming a gate electrode by coating and etching polycrystalline silicon by a photolithography process, wherein the photolithography process is performed by exposing the first mask and the second mask in order. By performing a photolithography process for forming a gate electrode using two different masks, it is possible to easily manufacture a semiconductor device having desired characteristics by eliminating the halation formed as light is diffusely reflected in the beak region of the field oxide film. have.

Description

반도체 소자 제조방법Semiconductor device manufacturing method

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 두 개의 마스크를 사용하여 필드산화막과 기판의 상부에 증착한 다결정실리콘을 선택적으로 식각하여 필드산화막의 새부리영역에 의한 다결정실리콘의 할레이션을 방지함으로써, 원하는 반도체 소자를 제조하는데 적당하도록 한 반도체 소자 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and in particular, by selectively etching the polycrystalline silicon deposited on the field oxide film and the substrate using two masks to prevent the halation of the polycrystalline silicon by the beak region of the field oxide film, It relates to a semiconductor device manufacturing method which is suitable for manufacturing a desired semiconductor device.

일반적으로, 기판의 상부에 패드산화막과 질화막을 증착한 후, 소정의 패턴을 형성하여 기판을 노출시키고, 그 노출된 기판의 상부에 비교적 두꺼운 산화막을 증착하게 되며, 이를 보통 필드산화막이라고 칭하며, 이와 같이 필드산화막을 제조하는 공정을 로코스(LOCOS)공정 이라고 한다.In general, after the pad oxide film and the nitride film is deposited on the substrate, a predetermined pattern is formed to expose the substrate, and a relatively thick oxide film is deposited on the exposed substrate, which is commonly referred to as a field oxide film. Likewise, a process of manufacturing a field oxide film is called a LOCOS process.

또한, 상기 필드산화막은 질화막의 하부 일부까지 형성이되며 이와 같이 질화막의 하부에 형성되는 필드산화막은 그 모양이 새의 부리와 비슷하다하여 새부리영역이라고 부른다. 이와 같은 필드산화막은 소자가 형성될 영역을 정의하며, 그 영역간에 전기적인 영향을 방지하는 역할을 하게 되며, 상기 새부리영역이 클수록 소자를 형성할 영역이 작아질 뿐만 아니라, 사진식각공정에서 난반사를 유발하여 그 반사되는 광이 포토레지스트에 할레이션(HALATION)을 형성하고, 포토레지스트를 식각 마스크로 사용하는 식각공정에서 상기 할레이션이 발생한 포토레지스트의 하부에는 식각이 되지 않아야 할 식각 대상물이나 식각 되어 염원하는 반도체 소자를 제조가 용이하지 않았다. 이와 같은 반도체 소자 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In addition, the field oxide film is formed up to a lower portion of the nitride film. Thus, the field oxide film formed under the nitride film is called a bird beak region because its shape is similar to that of a bird's beak. Such a field oxide film defines a region in which an element is to be formed, and serves to prevent electrical influence between the regions, and the larger the beak region, the smaller the region for forming the element is, and the diffuse reflection in the photolithography process. When the reflected light is generated, a halation is formed on the photoresist, and in the etching process using the photoresist as an etching mask, an etching target or an etching object which is not to be etched is etched in the lower part of the photoresist where the halation occurs. The desired semiconductor device was not easy to manufacture. If described in detail with reference to the accompanying drawings, such a semiconductor device manufacturing method.

도1은 종래 반도체 소자의 평면도로서, 이에 도시한 바와 같이 필드산화막(2)과, 기판(1)의 사이에 새부리영역(3)이 형성되어 있으며, 필드산화막(2), 새부리영역(3), 기판(1)의 상부를 게이트 전극인 다결정실리콘(4)이 형성된다. 또한, 도2는 다결정실리콘(4)을 식각하기 위한 사진식각공정에서 노광이 진행되는 종래 반도체 소자의 단면사시도로서, 필드산화막(2)의 새부리영역(3)에서는 입사되는 광이 난반사되어 노광되지 않아야 할 포토레지스트(P/R)의 일부를 노광하여 할레이션(5)을 형성한다. 이와 같은 구조의 반도체 소자는 기판(1)의 상부에 로코스공정을 통해 필드산화막(2)을 증착하는 단계와, 상기 기판(1)과 필드산화막(2)의 상부에 게이트산화막(도면미도시)과 다결정실리콘(4)을 순차적으로 증착하는 단계와, 상기 다결정실리콘(4)의 상부에 포토레지스트(P/R)를 도포 및 노광하여 게이트 패턴을 형성하고, 그 포토레지스트(P/R)를 식각마스크로 하는 다결정실리콘(4)의 식각으로 게이트를 형성하게 된다.FIG. 1 is a plan view of a conventional semiconductor device. As shown therein, a beak region 3 is formed between the field oxide film 2 and the substrate 1, and the field oxide film 2 and the beak region 3 are formed. On top of the substrate 1, polysilicon 4 is formed, which is a gate electrode. FIG. 2 is a cross-sectional perspective view of a conventional semiconductor device in which exposure is performed in a photolithography process for etching polycrystalline silicon 4, and incident light is diffusely reflected and not exposed in the beak region 3 of the field oxide film 2. A part of the photoresist P / R which should not be exposed is exposed to form the halation 5. A semiconductor device having such a structure includes depositing a field oxide film 2 on the substrate 1 through a LOCOS process, and a gate oxide film on the substrate 1 and the field oxide film 2 (not shown). ) And polycrystalline silicon 4 are sequentially deposited, and a photoresist (P / R) is applied and exposed on top of the polysilicon 4 to form a gate pattern, and the photoresist (P / R) The gate is formed by etching the polysilicon 4 having an etch mask.

이러한 제조단계 중에서 상기 포토레지스트(P/R)를 노광하는 마스크는 도3에 도시한 바와 같이 게이트가 형성될 영역에는 광을 투과하지 않는 클로즈영역(CA)과, 그 이외의 광을 투과시키는 오픈영역(OA)으로 구성된다.In this manufacturing step, the mask exposing the photoresist P / R includes a closed area CA that does not transmit light and an open area that transmits other light to the area where the gate is to be formed, as shown in FIG. It consists of an area OA.

이와 같은 마스크를 포토레지스트(P/R)의 상부에 고정시킨 후 노광하면, 광을 투과시키는 오픈영역(OA)의 하부 포토레지스트(P/R)는 노광된 후, 식각용액에 의해 쉽게 식각 되며, 상기 클로즈영역(CA)의 하부의 포토레지스트(P/R)는 쉽게 식각 되지 않아 노광후의 식각에도 남아있게 된다. 이후의 공정에서 다결정실리콘(4)을 식각 하는 공정에서 상기 남아있는 포토레지스트(P/R)를 식각 마스크로 하여 다결정실리콘(4)을 식각 함으로써, 게이트 전극을 형성하게 된다.When the mask is fixed on the photoresist P / R and exposed, the lower photoresist P / R of the open area OA that transmits light is easily etched by the etching solution after exposure. The photoresist P / R below the closed region CA is not easily etched and remains in the etching after exposure. In the subsequent process of etching the polysilicon 4, the gate electrode is formed by etching the polysilicon 4 using the remaining photoresist P / R as an etching mask.

그러나, 상기 필드산화막(2)의 새부리영역(3)에서는 마스크의 오픈영역(OA)을 통해 입사된 광이 난반사되어 상기 마스크의 클로즈영역(CA) 하부의 포토레지스트(P/R)에 할레이션(5)을 형성하게 된다. 이와 같이 할레이션(5)은 포토레지스트(P/R)의 식각시 식각이 되며, 이후의 게이트 전극에도 동일한 패턴을 남기게 된다.However, in the bird beak area 3 of the field oxide film 2, light incident through the open area OA of the mask is diffusely reflected to cause halation in the photoresist P / R under the closed area CA of the mask. (5) is formed. As such, the halation 5 is etched when the photoresist P / R is etched, and the same pattern is left in the subsequent gate electrode.

상기한 바와 같이 종래의 반도체 소자 제조방법은 게이트 전극형성시 하나의 마스크를 사용하여 노광하여 광이 새부리영역에서 난반사되고, 그 난반사된 광이 포토레지스트의 광이 인가되지 않아야 할 부분에 인가되어 할레이션을 형성하게 됨으로써, 반도체 소자의 게이트전극 패턴을 염원하는 형태로 제조할 수 없는 문제점이 있었다.As described above, in the conventional method of manufacturing a semiconductor device, light is diffusely reflected in a bird's beak area by using a mask when forming a gate electrode, and the diffusely reflected light is applied to a portion where the light of the photoresist should not be applied. By forming the ionization, the gate electrode pattern of the semiconductor device cannot be manufactured in a desired form.

이와 같은 문제점을 감안한 본 발명은 선택적인 노광에 의해 새부리영역에 의한 할레이션을 방지하는 반도체 소자 제조방법의 제공에 그 목적이 있다.In view of the above problems, the present invention has an object to provide a method for manufacturing a semiconductor device which prevents halation by a new beak region by selective exposure.

도1은 종래 반도체 소자의 평면도.1 is a plan view of a conventional semiconductor device.

도2는 종래 반도체 소자의 단면 사시도.2 is a cross-sectional perspective view of a conventional semiconductor device.

도3은 종래 반도체 소자 제조용 마스크의 구조도.3 is a structural diagram of a mask for manufacturing a conventional semiconductor device.

도4는 본 발명에 의한 반도체 소자의 평면도.4 is a plan view of a semiconductor device according to the present invention;

도5는 본 발명에 의한 반도체 소자 제조용 마스크의 구조도.5 is a structural diagram of a mask for manufacturing a semiconductor device according to the present invention;

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 기판 2 : 필드산화막1 substrate 2 field oxide film

3 : 새부리영역 4 : 다결정실리콘3: bird beak area 4: polycrystalline silicon

상기와 같은 목적은 두 개의 마스크를 사용하여 필드산화막의 상부와, 기판의 상부에 형성한 포토레지스트를 노광하여 필드산화막의 새부리영역에 의해 발생한 할레이션을 기판 상부에 포토레지스트를 노광하고 식각 하는 단계에서 제거함으로써 달성되는 것으로 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The purpose of the above is to expose the photoresist formed on the top of the field oxide film and the upper portion of the substrate using two masks, and to expose and etch the photoresist on the top of the substrate for the halation generated by the beak region of the field oxide film. When the present invention is described in detail with reference to the accompanying drawings as achieved by removing as follows.

도4는 본 발명에 의해 제조된 반도체 소자의 평면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 형성된 새부리영역(3)을 포함하는 필드산화막(2)과, 상기 새부리영역(3)을 포함하는 필드산화막(2)의 상부에 두꺼운 다결정실리콘(4)과, 상기 기판(1)의 상부에 비교적 얇은 다결정실리콘(4)을 포함하는 게이트전극으로 구성된다.4 is a plan view of a semiconductor device fabricated by the present invention. As shown therein, a field oxide film 2 including a bird zone 3 formed on an upper portion of the substrate 1, and the bird zone 3 are shown. And a gate electrode including a thick polycrystalline silicon 4 on the field oxide film 2 and a relatively thin polysilicon 4 on the substrate 1.

이와 같이 게이트전극의 폭이 다른 반도체 소자는 도5a 및 도5b에 도시한 바와 같이 필드산화막(2)측에 위치하는 오픈영역(OA)과 게이트전극영역 및 기판(1)측에 위치하는 클로즈영역(CA)을 포함하는 제 1마스크(MASK1)와, 필드산화막(2)측과 기판(1)상부의 게이트전극영역측에 위치하는 클로즈영역(CA)과 기판(1)측에 위치하는 오픈영역(OA)을 포함하는 제 2마스크(MASK2)를 사용하여 새부리영역(3)을 포함하는 필드산화막(2)이 형성된 기판(1)의 상부에 순차적으로 증착한 게이트산화막과 다결정실리콘(4)을 식각 하게 된다.As described above, semiconductor devices having different widths of gate electrodes include an open region OA positioned on the field oxide film 2 side and a closed region positioned on the gate electrode region and the substrate 1 side as shown in FIGS. 5A and 5B. The first mask MASK1 including the CA, the closed region CA located on the side of the field oxide film 2 and the gate electrode region on the substrate 1, and the open area located on the substrate 1 side. The gate oxide film and the polysilicon 4 which are sequentially deposited on the substrate 1 on which the field oxide film 2 including the bird beak region 3 is formed by using the second mask MASK2 including (OA) are formed. Etched.

즉, 기판(1)의 상부에 로코스 공정을 통해 새부리영역(3)이 포함되는 필드산화막(2)을 증착하는 단계와, 상기 필드산화막(2)과 기판(1)의 상부에 게이트산화막과 다결정실리콘(4)을 순차적으로 증착하는 단계와, 상기 다결정실리콘(4)의 상부에 포토레지스트를 도포 하는 단계 후에 상기 제 1마스크(MASK1)를 사용하는 사진식각공정으로 새부리영역(3)을 포함하는 필드산화막(2)의 상부에 증착한 다결정실리콘(4)을 식각하여 게이트전극을 형성하기 위해 도포한 포토레지스트에 광을 입사시킨다. 이때 새부리영역(3)에서 난반사된 광은, 기판(1)상부의 다결정실리콘(4)위에 도포한 포토레지스트에 할레이션을 형성한다.That is, depositing a field oxide film 2 including a bird beak area 3 on the substrate 1 through a LOCOS process, and forming a gate oxide film on the field oxide film 2 and the substrate 1. After the step of sequentially depositing the polysilicon (4), and the step of applying a photoresist on the upper portion of the polysilicon (4) includes a bird beak region (3) by a photolithography process using the first mask (MASK1) The polysilicon 4 deposited on the field oxide film 2 is etched to inject light into the coated photoresist to form a gate electrode. At this time, the light diffusely reflected in the beak region 3 forms a halation on the photoresist coated on the polycrystalline silicon 4 on the substrate 1.

그 다음, 제 2마스크(MASK2)를 사용하는 사진식각공정으로 기판(1)의 상부에 증착한 다결정실리콘(4)을 식각하여 게이트전극을 형성하기 위해 광을 입사시킨다. 이때 광이 입사되는 영역은 기판(1)의 상부에 증착한 다결정실리콘(4)의 위에 도포한 포토레지스트에 제 1마스크(MASK1)를 사용하는 사진식각공정으로 형성된 할레이션을 포함하며, 이후의 포토레지스트 제거과정에서 할레이션 또한 제거된다.Next, in the photolithography process using the second mask MASK2, light is incident on the polycrystalline silicon 4 deposited on the substrate 1 to form a gate electrode. In this case, the region where light is incident includes a halation formed by a photolithography process using a first mask MASK1 on a photoresist coated on the polysilicon 4 deposited on the substrate 1. Halation is also removed during the photoresist removal process.

이와 같이 상기 두 마스크의 클로즈영역(CA)이 중복되는 위치에 잔류하는 포토레지스트를 식각마스크로 상기 다결정실리콘(4)을 식각하여 게이트전극을 형성한다.As such, the polysilicon 4 is etched using the photoresist remaining at the position where the close regions CA of the two masks overlap with the etching mask to form a gate electrode.

상기한 바와 같이 본 발명에 의한 반도체 소자 제조방법은 두 개의 서로다른 마스크를 사용하여 게이트전극형성을 위한 사진식각공정을 수행함으로써, 필드산화막의 새부리영역에서 광이 난반사됨에 따라 형성되는 할레이션을 제거함으로써 염원하는 특성의 반도체 소자를 용이하게 제조하는 효과가 있다.As described above, the method of manufacturing a semiconductor device according to the present invention removes the halation formed by diffuse reflection of light in the beak region of the field oxide layer by performing a photolithography process for forming a gate electrode using two different masks. Thereby, there exists an effect which manufactures the semiconductor element of the desired characteristic easily.

Claims (3)

기판의 상부에 필드산화막을 증착하는 단계와, 상기 기판과 필드산화막의 상부에 게이트산화막과 다결정실리콘을 순차적으로 증착하는 단계와, 상기 다결정실리콘의 상부에 포토레지스트를 도포하고 사진식각공정으로 다결정실리콘을 식각하여 게이트전극을 형성하는 단계를 포함하는 반도체 소자 제조방법에 있어서, 상기 사진식각공정은 제 1마스크 및 제 2마스크를 차례로 사용하여 노광하는 것을 특징으로 하는 반도체 소자 제조방법.Depositing a field oxide film on top of the substrate, sequentially depositing a gate oxide film and polycrystalline silicon on the substrate and the field oxide film, applying a photoresist on the polycrystalline silicon, and performing polycrystalline silicon by a photolithography process A method of manufacturing a semiconductor device, the method comprising: forming a gate electrode by etching the semiconductor device, wherein the photolithography process exposes the first mask and the second mask in order. 제 1항에 있어서, 제 1마스크는 게이트전극 패턴을 제외한 필드산화막의 상부에 위치하는 오픈영역을 포함하는 것을 특징으로 하는 반도체 소자 제조방법.The method of claim 1, wherein the first mask includes an open region located on the top of the field oxide layer except for the gate electrode pattern. 제 1항에 있어서, 제 2마스크는 게이트전극 패턴을 제외한 기판의 상부에 위치하는 오픈영역을 포함하는 것을 특징으로 하는 반도체 소자 제조방법.The method of claim 1, wherein the second mask includes an open area on the substrate except for the gate electrode pattern.
KR1019970027055A 1997-06-25 1997-06-25 Manufacturing method of semiconductor device KR100239734B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970027055A KR100239734B1 (en) 1997-06-25 1997-06-25 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027055A KR100239734B1 (en) 1997-06-25 1997-06-25 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
KR19990003228A KR19990003228A (en) 1999-01-15
KR100239734B1 true KR100239734B1 (en) 2000-01-15

Family

ID=19511060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027055A KR100239734B1 (en) 1997-06-25 1997-06-25 Manufacturing method of semiconductor device

Country Status (1)

Country Link
KR (1) KR100239734B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200103097A (en) 2018-02-02 2020-09-01 가부시키가이샤 후루야긴조쿠 Method for repairing and modifying metallic substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200103097A (en) 2018-02-02 2020-09-01 가부시키가이샤 후루야긴조쿠 Method for repairing and modifying metallic substrates

Also Published As

Publication number Publication date
KR19990003228A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
KR0136569B1 (en) Fabrication method of contact hole in semiconductor device
KR100239734B1 (en) Manufacturing method of semiconductor device
US5506173A (en) Process of fabricating a dielectric film for a semiconductor device
KR100237751B1 (en) Manufacturing method of semiconductor memory device
KR100214531B1 (en) Manufacture of semiconductor device
KR100253350B1 (en) Manufacturing method for field oxide of semiconductor device
KR100379531B1 (en) method for manufacturing of semiconductor device
KR100249150B1 (en) Method for manufacturing field oxidation film
KR0167607B1 (en) Method of making gate electrode of rom
KR100198632B1 (en) Manufacturing method of semiconductor device
KR100246353B1 (en) Manufacturing method for semiconductor device
KR100281543B1 (en) Offset structure thin film transistor manufacturing method
KR0179155B1 (en) Method of manufacturing semiconductor device
KR100342394B1 (en) manufacturing method of semiconductor devices
KR960010024B1 (en) Method of patterning resist for silylation
KR100253344B1 (en) Manufacturing method for contact hole of semiconductor memory
KR100252892B1 (en) Method for forming metal-line of semiconductor device
KR100372657B1 (en) Method for forming contact of semiconductor device
KR100203296B1 (en) Manufacturing method of the mos transistor
KR100239436B1 (en) Semiconductor manufacturing method
KR100246467B1 (en) Manufacturing method of capacitor in semiconductor device using the side-lobe of phase-reversal mask
KR100731104B1 (en) Well photoresist pattern of semiconductor device and method for forming the same
JPH01293620A (en) Manufacture of semiconductor device
KR20000009041A (en) Method for manufacturing semiconductor device
KR19990080191A (en) MOS transistor manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070914

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee