KR100239703B1 - Three dimension semiconductor package and fabrication method thereof - Google Patents
Three dimension semiconductor package and fabrication method thereof Download PDFInfo
- Publication number
- KR100239703B1 KR100239703B1 KR1019960047073A KR19960047073A KR100239703B1 KR 100239703 B1 KR100239703 B1 KR 100239703B1 KR 1019960047073 A KR1019960047073 A KR 1019960047073A KR 19960047073 A KR19960047073 A KR 19960047073A KR 100239703 B1 KR100239703 B1 KR 100239703B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- electrically connected
- pads
- bond
- conductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title abstract description 22
- 238000000034 method Methods 0.000 title description 5
- 239000004020 conductor Substances 0.000 claims abstract description 36
- 239000012778 molding material Substances 0.000 claims description 3
- 238000000465 moulding Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 3차원 반도체 패키지 및 그 제조방법에 관한 것으로, 종래 기술에 의한 3차원 반도체 패키지 및 그 제조방법은 그 반도체 패키지의 집적도에 비하여 경박단소화가 난이할 뿐만 아니라 리드와 솔더로 인하여 전기적 성능이 저하되고, 또 제조공정수가 많아 생산비를 증가시키게 되는 문제점이 있었다. 이러한 문제점을 해결하기 위하여 본 발명은 패드(12)가 형성된 상기 반도체 패키지(13)에 본드컨덕터(14)를 형성하고, 그 반도체 패키지(13)를 다수개 적층하여 상기 본드컨덕터(14)와 본드컨덕터(14)를 전기적으로 통할 수 있도록 사이드 버티컬 커넥션(15)을 형성함으로써, 상기 반도체 패키지의 집적도에 비하여 경박단소화되고, 또 패드와 패드를 상기 본드컨덕터와 사이드 버티컬 커넥션으로 연결하므로 전기적 성능이 향상됨과 아울러 제조공정수가 절감되어 생산비가 절감되게 되는 효과가 있다.The present invention relates to a three-dimensional semiconductor package and a method of manufacturing the same, and a three-dimensional semiconductor package and a method of manufacturing the same according to the prior art are not only difficult to miniaturize, but also have electrical performance And the production cost is increased due to a large number of manufacturing steps. In order to solve such a problem, the present invention is characterized in that a bond conductor 14 is formed on the semiconductor package 13 on which the pads 12 are formed, and a plurality of the semiconductor packages 13 are stacked on the bond conductor 14, By forming the side vertical connection 15 so that the conductor 14 can be electrically connected to the semiconductor package, it is possible to reduce the size of the semiconductor package in comparison with the degree of integration of the semiconductor package. Further, since the pads and the pads are connected to the bond conductors via the side- And the production cost can be reduced by reducing the number of manufacturing processes.
Description
본 발명은 3차원 반도체 패키지 및 그 제조방법에 관한 것으로, 특히 패드에 본드컨덕터를 연결형성한 반도체 패키지를 적층하고, 그 적층된 상기 반도체 패키지의 측부에 사이드 버티컬 커넥션을 형성하여 그 반도체 패키지를 경박단소화 함과 아울러 반도체 칩의 물리적인 손상을 방지하고, 또 전기적 특성을 향상할 수 있도록 한 3차원 반도체 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a three-dimensional semiconductor package and a method of manufacturing the same. More particularly, the present invention relates to a three-dimensional semiconductor package and a method of manufacturing the same, in which a semiconductor package having a pad connected to a bond conductor is laminated, To a three-dimensional semiconductor package and a method of manufacturing the same, which can reduce physical damage to a semiconductor chip and improve electrical characteristics.
종래 기술에 의한 3차원 반도체 패키지(1)는 상기 도1에 도시된 바와 같이, 에폭시 수지와 같은 몰드물로 몰드되고, 외부의 전기적인 회로와 전기적으로 통할 수 있게 연결되는 리드(2)가 다수개 설치된 반도체 패키지(3)를 다단으로 적층하여, 적층된 상기 반도체 패키지(3)의 리드(2)와 리드(2)를 전기적으로 통할 수 있도록 솔더(4)로 연결하여 구성한 것이다.As shown in Fig. 1, the three-dimensional semiconductor package 1 according to the prior art is molded with a mold material such as an epoxy resin, and has a plurality of leads 2 electrically connected to an external electrical circuit And the lead 2 of the stacked semiconductor package 3 is connected to the lead 2 by solder 4 so as to be electrically connected to each other.
상기와 같이 구성된 3차원 반도체 패키지(1)는 기존의 반도체 패키지 공정을 거쳐 만들어진 단품 반도체 패키지(3)를 적층하는 공정만 추가하여 만들어지게 되는 것이다.The three-dimensional semiconductor package 1 constructed as described above is formed by adding only a step of laminating the single-component semiconductor package 3 made through the conventional semiconductor package process.
그러나, 상기와 같이 구성된 3차원 반도체 패키지 및 그 제조방법은 그 반도체 패키지의 집적도에 비하여 경박단소화가 난이할 뿐만 아니라 리드와 솔더로 인하여 전기적 성능이 저하되고, 또 제조공정수가 많아 생산비를 증가시키게 되는 문제점이 있었다.However, the three-dimensional semiconductor package and the method of manufacturing the same have a drawback in that they are difficult to miniaturize in size and have poor electrical performance due to lead and solder, There was a problem.
따라서, 본 발명의 목적은 상기의 문제점을 해결하여 반도체 패키지를 경박단소화 함과 아울러 전기적 성능을 향상하고, 또 제조공정수를 줄여 생산비를 절감할 수 있도록 한 3차원 반도체 패키지 및 그 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a three-dimensional semiconductor package and a method of manufacturing the same, which can reduce the manufacturing cost by improving the electrical performance, .
도1은 종래 기술에 3차원 반도체 패키지의 종단구조를 단면도.1 is a cross-sectional view of a longitudinal structure of a three-dimensional semiconductor package according to the prior art;
도2는 본 발명에 의한 3차원 반도체 패키지의 종단구조를 단면도.2 is a cross-sectional view illustrating a longitudinal structure of a three-dimensional semiconductor package according to the present invention.
도3a는 본 발명에 의한 3차원 반도체 패키지의 제조공정을 보인 것으로, 다수개의 패드가 형성된 반도체 패키지의 구조를 보인 단면도.FIG. 3A is a cross-sectional view showing the structure of a semiconductor package having a plurality of pads formed therein, illustrating a manufacturing process of a three-dimensional semiconductor package according to the present invention.
도3b는 본 발명에 의한 3차원 반도체 패키지의 제조공정을 보인 것으로, 반도체 패키지에 본드컨덕터를 형성한 구조를 보인 단면도.FIG. 3B is a cross-sectional view showing a structure in which a bond conductor is formed in a semiconductor package, showing a manufacturing process of a three-dimensional semiconductor package according to the present invention. FIG.
도3c는 본 발명에 의한 3차원 반도체 패키지의 제조공정을 보인 것으로, 본드컨덕터가 형성된 다수개의 반도체 패키지를 적층한 상태를 보인 단면도.3C is a cross-sectional view illustrating a process of fabricating a three-dimensional semiconductor package according to the present invention, in which a plurality of semiconductor packages having a bond conductor are stacked.
도3d는 본 발명에 의한 3차원 반도체 패키지의 제조공정을 보인 것으로, 다수개 적층한 반도체 패키지에 사이드 버티컬 커넥션을 형성하기 위한 버티컬홀을 형성한 반도체 패키지의 구조를 보인 단면도.FIG. 3D is a cross-sectional view showing a structure of a semiconductor package in which a vertical hole for forming a side vertical connection is formed in a plurality of stacked semiconductor packages, showing a manufacturing process of the three-dimensional semiconductor package according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
11 : 3차원 반도체 패키지 12 : 패드11: three-dimensional semiconductor package 12: pad
13 : 반도체 패키지 14 : 본드컨덕터13: Semiconductor package 14: Bond conductor
15 : 사이드 버티컬 커넥션15: Side vertical connection
본 발명의 목적은 외부의 전기적인 회로와 전기적으로 통할 수 있도록 연결되는 다수개의 패드가 설치되고 몰드물로 몰드되고 상기 패드에 전기적으로 연결되는 본딩컨덕터가 형성되며 사이드에 상기 각 본딩컨덕터에 대응하는 버티컬 홀이 형성되어 상기 본딩컨덕터가 버티컬 홀 내에서 노출된 다수개의 반도체 패키지가 적층되며, 상기 버티컬 홀 내에서 상기 각 반도체 패키지의 본딩컨덕터를 전기적으로 연결되는 사이드 버티컬 커넥션을 구비하여 구성된 것을 특징으로 하는 3차원 반도체 패키지에 의하여 달성된다.The object of the present invention is to provide a semiconductor device and a method of manufacturing the same, which comprises a plurality of pads connected to an external electrical circuit so as to be electrically connected to each other, a molding conductor molded with a molding material and electrically connected to the pads, And a side vertical connection electrically connected to the bonding conductors of the semiconductor packages in the vertical holes, wherein a plurality of semiconductor packages in which the vertical holes are formed and the bonding conductors are exposed in the vertical holes are laminated, Dimensional semiconductor package.
또 본 발명의 목적은 외부의 전기적인 회로와 전기적으로 통할 수 있도록 형성한 다수개의 패드가 설치되고 몰드물로 몰드된 반도체 패키지의 패드에 전기적으로 연결되는 본드컨덕터를 형성하는 단계와, 상기 본드컨덕터가 형성된 다수개의 반도체 패키지를 적층하는 단계와, 상기 적층된 반도체 패키지의 가장자리측에 버티컬 홀을 형성하여 상기 본드컨덕터가 상기 버티컬 홀의 내부에서 노출되도록 하는 단계와, 상기 버티컬 홀에 커넥션 미터리얼을 충전하여 적층된 각 반도체 패키지들의 본드컨덕터를 전기적으로 연결하는 사이드 버티컬 커넥션을 형성하는 단계로 제조되는 3차원 반도체 패키지의 제조방법에 의하여 달성된다.It is also an object of the present invention to provide a method of manufacturing a semiconductor device, comprising: forming a bond conductor having a plurality of pads electrically connected to an external electrical circuit and electrically connected to pads of a semiconductor package molded with a mold; A step of stacking a plurality of semiconductor packages in which a plurality of semiconductor packages are formed, a step of forming a vertical hole on an edge side of the stacked semiconductor package so that the bond conductor is exposed inside the vertical hole, And forming a side vertical connection for electrically connecting the bond conductors of the stacked semiconductor packages.
다음은, 상기 본 발명에 의한 3차원 반도체 패키지 및 그 제조방법의 일실시예를 첨부된 도면에 의거하여 상세하게 설명한다.Hereinafter, one embodiment of the three-dimensional semiconductor package and the manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.
도2는 본 발명에 의한 3차원 반도체 패키지의 종단구조를 단면도이고, 도3a는 본 발명에 의한 3차원 반도체 패키지의 제조공정을 보인 것으로, 다수개의 패드가 형성된 반도체 패키지의 구조를 보인 단면도이며, 또 도3b는 본 발명에 의한 3차원 반도체 패키지의 제조공정을 보인 것으로, 반도체 패키지에 본드컨덕터를 형성한 구조를 보인 단면도이고, 도3c는 본 발명에 의한 3차원 반도체 패키지의 제조공정을 보인 것으로, 본드컨덕터가 형성된 다수개의 반도체 패키지를 적층한 상태를 보인 단면도이며, 도3d는 본 발명에 의한 3차원 반도체 패키지의 제조공정을 보인 것으로, 다수개 적층한 반도체 패키지에 사이드 버티컬 커넥션을 형성하기 위한 버티컬홀을 형성한 반도체 패키지의 구조를 보인 단면도이다.FIG. 2 is a cross-sectional view of a three-dimensional semiconductor package according to the present invention. FIG. 3 (a) is a cross-sectional view showing the structure of a semiconductor package having a plurality of pads, FIG. 3B is a cross-sectional view showing a structure in which a bond conductor is formed in a semiconductor package, and FIG. 3C shows a manufacturing process of a three-dimensional semiconductor package according to the present invention. FIG. 3D is a cross-sectional view illustrating a process of fabricating a three-dimensional semiconductor package according to the present invention. FIG. 3D is a cross-sectional view illustrating a process of forming a side vertical connection in a plurality of stacked semiconductor packages. Sectional view showing a structure of a semiconductor package in which a vertical hole is formed.
상기 도2에 도시된 바와 같이 본 발명에 의한 3차원 패키지(11)는 외부의 전기적인 회로와 전기적으로 통할 수 있도록 연결되는 다수개의 패드(12)가 설치되고 몰드물(13a)로 몰드되고 상기 패드(12)에 전기적으로 연결되는 본딩컨덕터(14)가 형성되며 사이드에 상기 각 본딩컨덕터(14)에 대응하는 버티컬 홀(15a)이 형성되어 상기 본딩컨덕터(14)가 버티컬 홀(15a) 내에서 노출된 다수개의 반도체 패키지(13)가 적층되며, 상기 버티컬 홀(15a)내에서 상기 각 반도체 패키지(13)의 본딩컨덕터(14)를 전기적으로 연결하는 사이드 버티컬 커넥션(15)을 구비하여서 된다.As shown in FIG. 2, the three-dimensional package 11 according to the present invention includes a plurality of pads 12 connected to an external electrical circuit so as to be electrically connected thereto, The bonding conductors 14 electrically connected to the pads 12 are formed and the vertical holes 15a corresponding to the bonding conductors 14 are formed on the sides of the bonding conductors 14 so that the bonding conductors 14 are connected to the vertical holes 15a And a side vertical connection 15 for electrically connecting the bonding conductors 14 of the respective semiconductor packages 13 within the vertical holes 15a is provided .
상기와 같이 구성된 3차원 반도체 패키지(13)는 상기 도3a 내지 도3d에 도시된 바와 같이, 먼저 외부의 전기적인 회로와 전기적으로 통할 수 있도록 형성한 다수개의 패드(12)가 설치되고 몰드물(13a)로 몰드된 반도체 패키지(13)의 패드(12)에 전기적으로 연결되는 본드컨덕터(14)를 형성하고, 그 본드컨덕터(14)가 형성된 반도체 패키지(13)를 다수개 적층하며, 적층된 반도체 패키지(13)의 가장자리측에 버티컬 홀(15a)을 형성하여 상기 본드컨덕터(14)가 상기 버티컬 홀(15a)의 내부에서 노출되도록 하고, 상기 버티컬 홀(13)에 커넥션 미터리얼(Connection Material)을 충전하여 적층된 각 반도체 패키지(13)들의 본드컨덕터(14)를 전기적으로 연결하는 사이드 버티컬 커넥션(15)을 형성함으로써 도2에 도시된 바와 같은 3차원 반도체 패키지(11) 가 완성되는 것이다.As shown in FIGS. 3A to 3D, the three-dimensional semiconductor package 13 having the above structure is provided with a plurality of pads 12, which are electrically connected to an external electrical circuit, A plurality of semiconductor packages 13 on which the bond conductors 14 are formed are formed by forming a bond conductor 14 electrically connected to the pads 12 of the semiconductor package 13 molded with the semiconductor chips 13a, A vertical hole 15a is formed at the edge of the semiconductor package 13 so that the bond conductor 14 is exposed inside the vertical hole 15a and a connection material Dimensional semiconductor package 11 as shown in FIG. 2 is completed by forming the side vertical connection 15 which electrically connects the bond conductors 14 of the stacked semiconductor packages 13 .
상기 적층된 반도체 패키지(13)의 본드컨덕터(14)와 본드컨덕터(14)를 전기적으로 통할 수 있도록 사이드 버티컬 커넥션(15)을 형성하기 위하여 버티컬홀(15a)을 형성하고, 그 버티컬홀(15a)에 커넥션 미터리얼(Connection Material)을 충진하여 상기 도2에 도시된 바와 같은 3차원 반도체 패키지(11)가 완성되는 것이다.A vertical hole 15a is formed in order to form a side vertical connection 15 so as to electrically connect the bond conductor 14 of the stacked semiconductor package 13 and the bond conductor 14, The connection material is filled into the three-dimensional semiconductor package 11 as shown in FIG.
상기와 같이 패드가 형성된 반도체 패키지에 본드컨덕터를 형성하고, 그 반도체 패키지를 다수개 적층하여 상기 본드컨덕터와 본드컨덕터를 전기적으로 통할 수 있도록 사이드 버티컬 커넥션을 형성함으로써, 상기 반도체 패키지의 집적도에 비하여 경박단소화되고, 또 패드와 패드를 상기 본드컨덕터와 사이드 버티컬 커넥션으로 연결함으로 전기적 성능이 향상됨과 아울러 제조공정수가 절감되어 생산비가 절감되게 되는 효과가 있다.As described above, a bond conductor is formed in a semiconductor package having pads formed thereon, and a plurality of semiconductor packages are stacked to form a side vertical connection so that the bond conductor and the bond conductor can be electrically connected to each other. And the pads and the pads are connected to the bond conductors by the side vertical connection, thereby improving the electrical performance, reducing the number of manufacturing processes, and reducing the production cost.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960047073A KR100239703B1 (en) | 1996-10-21 | 1996-10-21 | Three dimension semiconductor package and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960047073A KR100239703B1 (en) | 1996-10-21 | 1996-10-21 | Three dimension semiconductor package and fabrication method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980028087A KR19980028087A (en) | 1998-07-15 |
| KR100239703B1 true KR100239703B1 (en) | 2000-01-15 |
Family
ID=19478168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960047073A KR100239703B1 (en) | 1996-10-21 | 1996-10-21 | Three dimension semiconductor package and fabrication method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100239703B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100729079B1 (en) * | 2000-12-29 | 2007-06-14 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and its manufacturing method |
| JP2004311464A (en) * | 2003-04-01 | 2004-11-04 | Renesas Technology Corp | Semiconductor device |
| KR100652440B1 (en) * | 2005-10-27 | 2006-12-01 | 삼성전자주식회사 | Semiconductor package, stack package using the same package and method of fabricating the same stack package |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247423A (en) * | 1992-05-26 | 1993-09-21 | Motorola, Inc. | Stacking three dimensional leadless multi-chip module and method for making the same |
-
1996
- 1996-10-21 KR KR1019960047073A patent/KR100239703B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247423A (en) * | 1992-05-26 | 1993-09-21 | Motorola, Inc. | Stacking three dimensional leadless multi-chip module and method for making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980028087A (en) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492726B1 (en) | Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection | |
| US7327020B2 (en) | Multi-chip package including at least one semiconductor device enclosed therein | |
| US8183687B2 (en) | Interposer for die stacking in semiconductor packages and the method of making the same | |
| JP2000133767A (en) | Laminated semiconductor package and its manufacture | |
| US7262494B2 (en) | Three-dimensional package | |
| KR19990006158A (en) | Ball grid array package | |
| CN111106078A (en) | Multi-chip integrated packaging structure | |
| US20080073779A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
| US6900549B2 (en) | Semiconductor assembly without adhesive fillets | |
| KR100239703B1 (en) | Three dimension semiconductor package and fabrication method thereof | |
| KR100351922B1 (en) | Semiconductor package amd method of manufacturing the same | |
| US20080073772A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
| KR101020612B1 (en) | Mold for semiconductor package and method for manufacturing semiconductor package using the same | |
| KR20010068513A (en) | Stacked chip package comprising circuit board with windows | |
| KR100480908B1 (en) | method for manufacturing stacked chip package | |
| KR100907730B1 (en) | Semiconductor package and manufacturing method thereof | |
| KR20010068781A (en) | Semiconductor chip package | |
| KR100464561B1 (en) | Semiconductor package and manufacturing method the same | |
| KR19990026494A (en) | Dual laminated package and manufacturing method | |
| KR20030055834A (en) | Ball grid array type semiconductor chip package using leadframe and stack package | |
| KR20030047403A (en) | Ball grid array type stack package | |
| KR100351925B1 (en) | stack-type semiconductor package | |
| KR20040085348A (en) | Chip stack package | |
| KR100772096B1 (en) | Stack package | |
| KR200187482Y1 (en) | Ball grid array semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |