KR100239341B1 - 인덱스 포트 자동 증가 제어회로 - Google Patents
인덱스 포트 자동 증가 제어회로 Download PDFInfo
- Publication number
- KR100239341B1 KR100239341B1 KR1019920023679A KR920023679A KR100239341B1 KR 100239341 B1 KR100239341 B1 KR 100239341B1 KR 1019920023679 A KR1019920023679 A KR 1019920023679A KR 920023679 A KR920023679 A KR 920023679A KR 100239341 B1 KR100239341 B1 KR 100239341B1
- Authority
- KR
- South Korea
- Prior art keywords
- port
- index
- increment
- card
- control circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
본 발명은 여러개의 슬롯이 있는 시스템과의 인터페이스에 관한 것으로, 일반적으로 사용되고 있는 인덱스 포트 제어회로는 입출력 포트에 장착되는 애드-인 카드의 레지스터가 많은 경우, 그리고 이와 같은 카드를 여러개 피씨에서 동작시킬 때에는 다른 카드와 레지스터의 주소가 일치하는 경우가 발생할 수 있으며, 따라서 레지스터가 많은 경우에 있어서 카드 사이의 주소의 충돌하게 된다.
이에 따라서 본 발명은 상기와 같은 종래의 입출력 포트 데이타 처리 회로에 따르는 결함을 해결하기 위하여, 입출력 포트에 여러개의 애드-인 카드를 장착하는 경우 각 카드사이의 주소의 충돌을 최대한 줄일 수 있는 인덱스 포트의 자동증가 제어회로를 제공하는데 있다.
Description
제1도는 종래의 입출력 포트 데이타 인터페이스 회로도.
제2도는 본 발명의 인덱스 포트 자동 증가 제어회로도.
제3도는 제2도의 제어 레지스터부의 상세 회로도.
제4도는 제2도의 디코더부의 상세 회로도.
제5도는 제2도의 인덱스 포트부의 상세 회로도.
제6도는 제5도의 PAL1(13-1)에 대한 아벨(ABEL)식.
제7도는 제5도의 PAL2(13-3)에 대한 아벨식.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 피씨의 I/O 포트 11 : 디코더부
12 : 제어 레지스터부 13 : 인덱스 포트부
14, 15 : 라인 드라이버 16 : 데이타 포트부
본 발명은 여러개의 슬롯이 있는 시스템과의 인터페이스에 관한 것으로, 특히 인덱스 포트를 구성하고 인덱스 포트에 자동 증가기능을 부가하여 애드-인(add-in) 카드에 테이블 값을 전달할 때 이를 효과적으로 수행하며 제한된 시스템의 입/출력 포트를 효과적으로 이용하는데 적당하도록 한 인덱스 포트 자동 증가 제어회로에 관한 것이다.
일반적으로 피씨의 입출력 포트에 애드-인 카드를 장착할 경우에는 이 카드와 피씨사이의 인터페이스는 대개 입출력 포트의 주소로서 애드-인 카드의 선택신호로 사용하며, 이때 입출력 포트의 주소는 임의의 범위를 갖도록 된다.
예를 들어, 제 1 도와 같이 카드의 레지스터 4개를 억세스해야 할 경우 이 카드의 선택을 위한 주소는 최하위의 어드레스 LA0, LA1이 어떤 값을 갖더라도 되도록 한다.
그리고, LA2∼LA19로 카드 선택신호가 액티브되면 LA1, LA2로서 카드내의 레지스터를 억세스할 수 있으며 이때 데이타 버스에서 데이타의 전달이 이루어진다.
그러나, 입출력 포트에 장착되는 애드-인 카드의 레지스터가 많은 경우, 그리고 이와 같은 카드를 여러개 피씨에서 동작시킬 때에는 다른 카드와 레지스터의 주소가 일치하는 경우가 발생할 수 있으며, 따라서 레지스터가 많은 경우에 있어서 카드 사이의 주소의 충돌하게 된다.
이에 따라서 본 발명은 상기와 같은 종래의 입출력 포트 데이타 처리 회로에 따르는 결함을 해결하기 위하여, 입출력 포트에 여러개의 애드-인 카드를 장착하는 경우 각 카드사이의 주소의 충돌을 최대한 줄일 수 있는 인덱스 포트의 자동증가 제어회로를 제공하는데 있다.
다수의 슬롯이 있는 시스템에 여러 개의 카드를 장착하여 사용할 경우 카드끼리의 번지수가 동일하여 오동작의 원인이 되는 경우가 있으며 한 카드의 레지스터의 번지수가 많아서 입출력 포트에서 할당될 수 있는 주소의 낭비를 가져올 수 있다.
따라서 본 발명은 제 2 도에서 도시한 바와 같이, 디코더부(11), 제어 레지스터부(12), 인덱스 포트부(13) 및 데이타 포트부(16)를 두어서 간접어드레싱 방법을 이용하여 임의의 레지스터를 다룰 수 있는 주소 지정 방법에 대한 것으로, 특히 초기의 지정된 주소(인덱스)를 기준으로 "옵셋+2", "옵셋+4"의 선택에 따라서 자동 증가할 수 있는 기능을 부여하였다.
제 2 도에서 제어 레지스터부(12)는 제3도에서 도시한 바와 같이, 8비트 레지스터로서 자동 증가 기능 제어(increment-en), 자동 증가시 오프셋 4(자동증가시 4씩 증가) 및 오프셋 2(자동증가시 2씩 증가)란 신호를 비트 1, 비트 2, 비트 3에 할당하여 자동 증가 및 증가 크기를 제어하는 신호로 사용한다.
디코더부(11)는 제4도에서 도시한 바와 같이, 제어 레지스터부(12)로부터 increment-en이란 신호를 입력받아 인덱스 포트부(13)를 제어하는 래치 클럭 및 로드 신호를 발생하고 또한 제어 레지스터부(12)와 데이타 포트부(16)를 제어하는 제어 레지스터 콘트롤 신호 및 데이타 콘트롤 신호를 만들어낸다.
데이타 포트부(16)는 제어 레지스터 콘트롤이란 신호로서 데이타의 방향을 제어하는 역활을 한다.
인덱스 주소는 자동 증가 기능을 액티브시켜 다루거나 그렇지 않고 하나 하나의 주소를 다룰 수 있도록 increment-en 신호를 이용한다.
하나 하나의 주소를 다룰 경우 디코더부(11)에서 인덱스 포트가 선정되면, 로드 신호가 액티브되면서 래치 클럭의 상승 에지에 새로운 인덱스가 래치된다.
increment-en이란 신호가 액티브되어 자동 증가 기능을 수행할 경우 초기의 인덱스 주소를 지정할 때 로드가 액티브되어 주소가 설정되고 데이타 포트부(16)에서 데이타의 방향이 제어될 때마다 인덱스가 주어진 옵셋 크기만큼 증가하게 된다.
인덱스 포트부(13)는 제5도와 같이 PAL1(13-1), PAL2(13-2)로 구성하였으며, 제 6 도 및 제 7 도와 같은 PAL 식에 의해 프로그램된다.
따라서, 입출력 포트에 여러개의 애드-인 카드를 장착하였을 경우 각 카드사이의 주소의 충돌을 최대한 줄일 수 있는 등의 주소 관리면에서 효과적이며, 비록 인덱스 레지스터를 이용한 간접 주소 방식이나 자동 증가 기능을 부가하여 주소를 직접 억세스할 수 있는 효과를 나타낼 수 있고, 또한 자동 증가시 증가 크기를 제어 레지스터를 이용하여 선택할 수 있으므로 유연한 특징을 가지고 있다.
이상에서와 같이 본 발명은 입출력 포트에 여러개의 애드-인 카드를 장착하는 경우 각 카드사이의 주소의 충돌을 최대한 줄일 수 있게 해준다.
Claims (1)
- 인덱스 포트의 자동증가를 위한 제어신호(increment-en), 오프셋 신호를 출력하여 인덱스 포트의 자동증가와 증가 크기를 제어하는 제어 레지스터부(12)와, 상기 제어 레지스터부(12)로부터의 인덱스 포트 자동증가신호(increment-en)를 입력받아 인덱스 포트를 제어하는 래치 클럭 및 로드 신호를 발생시키는 디코더부(11)와, 래치 클럭을 입력받아 인덱스 값을 자동 증가시키는 인덱스 포트부(13)와, 데이타의 방향을 제어하는 데이타 포트부(16)로 된 것을 특징으로 하는 인덱스 포트 자동 증가 제어회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023679A KR100239341B1 (ko) | 1992-12-09 | 1992-12-09 | 인덱스 포트 자동 증가 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023679A KR100239341B1 (ko) | 1992-12-09 | 1992-12-09 | 인덱스 포트 자동 증가 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940015753A KR940015753A (ko) | 1994-07-21 |
| KR100239341B1 true KR100239341B1 (ko) | 2000-01-15 |
Family
ID=19345023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920023679A KR100239341B1 (ko) | 1992-12-09 | 1992-12-09 | 인덱스 포트 자동 증가 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100239341B1 (ko) |
-
1992
- 1992-12-09 KR KR1019920023679A patent/KR100239341B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940015753A (ko) | 1994-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5966727A (en) | Combination flash memory and dram memory board interleave-bypass memory access method, and memory access device incorporating both the same | |
| US5721874A (en) | Configurable cache with variable, dynamically addressable line sizes | |
| US5261077A (en) | Configurable data path arrangement for resolving data type incompatibility | |
| US4780812A (en) | Common memory system for a plurality of computers | |
| SE9202036L (sv) | System foer dynamisk laenkning av moduler i programvara foer datorer | |
| JPS63251848A (ja) | コンピユータ・システム | |
| US4393443A (en) | Memory mapping system | |
| US5287309A (en) | High-speed stack memory | |
| KR100239341B1 (ko) | 인덱스 포트 자동 증가 제어회로 | |
| EP0510635A2 (en) | Address generation in a data processing unit | |
| KR950012734B1 (ko) | 컴퓨터 시스템 | |
| KR960706657A (ko) | 공유 메모리 시스템에서의 병행 동작을 가능하게 하고 최대화하는 방법 및 장치(method and apparatus for providing and maximizing concurrent operations in a shared memory system) | |
| KR950014554B1 (ko) | 데이터기억장치 | |
| US5289426A (en) | Dual port memory having address conversion function | |
| KR940007283Y1 (ko) | 듀얼포트 메모리의 가상 연속 액세스 처리 로직 | |
| US7143211B2 (en) | Memory configuration with I/O support | |
| KR100204020B1 (ko) | 메모리 윈도우 맵핑 레지스터 | |
| KR100329768B1 (ko) | 마이크로컨트롤러의메모리어드레싱장치 | |
| KR0136393B1 (ko) | 데이타 분배 전송회로 | |
| JPS63197251A (ja) | 情報処理装置 | |
| KR890003486B1 (ko) | 카운터를 이용한 sram 이중 억세스 제어회로 | |
| JP2673054B2 (ja) | カラーページプリンタ | |
| EP0787326A1 (en) | System and method for processing of memory data and communication system comprising such system | |
| KR910009907B1 (ko) | 제어프로그램 분할을 이용한 데이타 메모리 제어 시스템 | |
| KR950010847B1 (ko) | 다수개의 제어레지스터 리드/라이트 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |