KR100238434B1

KR100238434B1 - 프레임 릴레이 핸들링 제어보드

Info

Publication number: KR100238434B1
Application number: KR1019970063255A
Authority: KR
Inventors: 손진우; 박성수
Original assignee: 이계철; 한국전기통신공사; 정선종; 한국전자통신연구원
Priority date: 1997-11-26
Filing date: 1997-11-26
Publication date: 2000-01-15
Also published as: KR19990042435A

Abstract

본 발명은 패킷 데이터 통신망에서 LAN망의 상호 접속, 고속, 대용량의 데이터를 통신할 수 있게 하는 프레임 릴레이 핸들링 제어보드에 관한 것이다.

종래의 패킷데이터 통신망은 64Kbps를 위한 LAPB(Link Access Procedures Balanced)칩을 사용하여 64Kbps 패킷 단위 전송 및 교환기능을 서비스하므로써 64Kbps이상의 고속 패킷데이터 서비스가 불가능했다. 이에 본 발명은 메인 프로세서, ROM, DRAM, MFP, 디코더/콘트롤러와 LAN 칩을 연결하기 위한 SRAM과 512Kbps의 전송 속도를 제공할 수 있는 FR driver 및 2MHz와 512 Kbps를 상호 변환할수 있는 속도 적응부들을 구비하므로써 64Kbps이상의 전송속도를 보장하는 고속 패킷 중계망의 구현하므로써 512Kbps 프레임 릴레이 핸들링 제어 보드를 구성하여 전송속도와 품질, 통신 비용측면에서 사용자의 욕구를 충족시키게 한다.

Description

프레임 릴레이 핸들링 제어보드

본 발명은 패킷 데이터 통신망에서 LAN망을 상호 접속, 고속, 대용량의 데이터를 통신할 수 있게 하는 프레임 릴레이 핸들링 제어보드에 관한 것이다.

최근에 공장, 사무실, 연구실등에서 LAN이 급속히 보급되면서 기존 LAN간을 상호 접속, 고속, 대용량의 데이터를 통신할 수 있는 통신 수단의 필요성이 대두 되었다. 이에 따라 X.25의 복잡한 데이터 처리 단계를 최소화하여 데이터 전송에 필요한 핵심 기능만 구현함으로써 고속전송과 짧은 지연을 제공하는 프레임 릴레이 기술의 개발이 대두되었다. 이와 같이 프레임 릴레이 서비스에 대한 사용자의 요구로 필요성을 인식하여 이 서비스를 LAN간 상호 연결, 사설상, 공중망에 적용하여 상당수 서비스를 제공하여야 한다. 기존의 데이터 통신망은 현재 ISDN 교환시스템을 이용하여 전화망, 회선교환망, 패킷교환망등의 네트워크 서비스를 한 회선으로 통합하여 ISDN 서비스를 제공하고 있으며, 기존의 데이터 통신망은 X.25 프로토콜을 이용하여 패킷 단위 전송 및 교환기능을 서비스하여 왔다. X.25 패킷교환 방식은 호의 set-up 과정에서 주고 받는 데이터에 대한 처리가 필요해서 전송지연이 누적되는 단점이 있으며, 64Kbps이상의 고속데이터는 처리가 불가능 하다. 따라서 기존의 N-ISDN에서는 64Kbps이상의 광대역 서비스가 불가능하여 전송속도와 품질, 통신 비용측면에서 사용자의 욕구를 충족시킬 수 없다.

따라서 본 발명은 기존의 N-ISDN의 상기와 같은 문제점을 해결하기 위하여 64Kbps이상의 전송속도를 보장하며, 전송지연 특성을 개선하기 위하여 프레임 릴레이 교환 방식을 기존의 N-ISDN교환기에 적용하는 방식을 제안한다.

제안된 방식에서는 데이터 정보를 전송하는 채널과 제어정보를 전송하는 채널이 분리된 대역외 방식을 이용하여 네트워크 노드의 부담을 줄이고 망내의 전송지연을 최소화하여 성능을 극대화하는 프레임 릴레이 교환방식을 기존에 설치된 N-ISDN 교환시스템에 도입하여 프레임 릴레이 서비스를 제공하여야 한다.

이와 같이 프레임 릴레이 서비스를 기존의 N-ISDN 교환시스템에 적용하여 전송속도를 64Kbps에서 512Kbps로 높여 고역의 데이터 통신 및 전송 대역폭의 효율적 이용과 방대한 트래픽을 처리할 수 있도록 하여야 한다. 따라서 N-ISDN 프레임 릴레이 서비스는 이와 같이 국내의 경우에 고속통신 요구를 충족시킬수 있는 교환방식이 필요할것으로 판단되어 프레임 릴레이 서비스를 N-ISDN에 적용하여 고속의 통신속도에 대처할 수 있게 한다.

상술한 바와 같이 본 발명은 64Kbps 전송속도보다 고속의 전송속도를 제공할수 있는 512Kbps인 프레임 릴레이 핸들링 제어보드를 제작하여 기존의 N-ISDN 교환기에 적용하여 고속의 패킷 데이터 서비스를 제공함을 그 목적으로 한다.

도 1은 본 발명의 프레임 릴레이 핸들링 제어보드(FHCA)의 구성도.

도 2는 본 발명의 RA(Rate Adaption) 512 EPLD 내부 구조도.

도 3은 본 발명의 RA512 소자와 FR 드라이버의 그룹 타임슬롯 할당 연결 구조도.

*도면의 주요부분에 대한 부호의 설명*

1 : CPU 2 : 롬(ROM)

3 : 로컬 메모리 4 : 다기능 주변장치

5 : 디코드 컨트롤러 6 : 패킷램(SRAM)

7 : FR 드라이버 8 : RA 512 타임스롯제어기

상기 목적을 달성하기 위한 본 발명에 의한 프레임 릴레이 핸들링 제어보드는 MC68020 10MHz를 사용하여 외부에 대한 액세스가 가능한 CPU(1)와; 128K바이트 ROM(2)과; 바이트, 워드 및 long 워드 액세스가 가능하도록 GAL(Generic Array Logic)로 DRAM(Dynamic Random Access Memory)컨트롤러를 구비하여 액세스시 데이터버스의 크기에 상관없이 동일한 메모리 액세스 시간을 갖는 4M바이트 DRAM의 로칼 메모리(3)와; MC68901(프로그램어블 타이머) 4MHz 2개를 사용하여 WDT(Watch Dog Timer), 실시간 클럭 및 각종 하드웨어 제어 신호를 발생하여 보드내의 상태를 지시할 수 있고 경보와 리셋 신호를 소프트적으로 발생하여 각종 입/출력 칩의 인터럽트 요구를 받아 상기 CPU(1)에 알려주는 다기능 주변 장치(4)와; 상기 CPU(1)으로 부터 발생된 24비트 어드레스를 맵으로 디코더하여 롬(2), 램(3,6),다기능 주변장치(4), MFP, FR 드라이버(7), LAN, RA512(8)등을 선택하는 디코더/콘트롤러(5)와; LAN 칩을 액세스하기 위한 512K바이트 SRAM의 패킷램(6)과; 2.048Mbps까지 서비스가 가능하게 하는 FR 드라이버(7)와; 외부 정합을 위하여 트래픽량에 따라 소요량 만큼의 타임슬롯을 묶어서 사용하도록 하기 위한 타임슬롯 할당부와 타임 스위치으로부터 2.048MHz 신호를 받아서 512Kbps로 변환하거나 또는 512Kbps 신호를 받아서 2.048MHz로 변환하기 위한 속도 적응부의 EPLD(Eraseable Programmable Logic Device)로 이루어지는 RA512의 타임슬롯제어기(8)로 구성된 것을 특징으로 한다.

도 1 은 본 발명에 의한 고속 패킷 512Kbps 중계망 연동 서비스를 하기 위한 프레임 릴레이 핸들링 제어보드(Frame relay Handling Control board Assembly;FHCA) 구성도이다.

도시된 바와 같이 CPU(1)는 메인 프로세스로써 MC68020 10MHz를 사용하여 외부에 대한 액세스가 가능하도록 구성되어 있으며, 128K바이트 ROM(2)과 바이트, 워드 및 long 워드 액세스가 가능하도록 GAL로 DRAM 콘트롤러로 구성하여 액세스시 데이터버스의 크기에 상관없이 동일한 메모리 액세스 시간을 갖는 4M바이트 DRAM의 로칼 메모리(3)와 다기능 주변장치(Multi Function Peripheral;MFP)(4)는 MC68901(프로그램어블 타이머) 4MHz 2개를 사용하여 WDT(Watch Dog Timer), 실시간 클럭(Real Time Clock) 및 각종 하드웨어 제어 신호를 발생하여 보드내의 상태를 지시할 수 있고 경보와 리셋 신호를 소프트적으로 발생하여 각종 입/출력 칩의 인터럽트 요구를 받아 상기 CPU(1)에 알려준다. 그리고 상기 디코더/컨트롤러(5)는 각 주변 장치 및 입/출력(I/O) 디바이스를 선택하기 위한 로직으로 CPU(1)으로 부터 발생된 24비트 어드레스를 맵으로 디코더 하여 롬(ROM), 램(RAM), 다기능 주변장치(MFP), FR 드라이버, LAN, RA512등을 선택하며, 512K바이트의 패킷 RAM(6)은 LAN 칩을 액세스하기 위한 것이며, FR 드라이버(7)는 기존에 서비스하고 있는 64Kbps 저속 속도 패킷 데이터 대신에 2.048Mbps까지 서비스가 가능하는 SGS THOMSON사의 MK5028(High Speed Link Local Controller) 소자를 사용한다. 또한 RA512 타임슬롯제어기(8)는 외부 정합을 위하여 트래픽량에 따라 소요량 만큼의 타임슬롯(Time Slot)을 묶어서 사용하도록 하기 위한 타임슬롯 할당부와 타임 스위치으로부터 2.048MHz 신호를 받아서 512Kbps로 변환하거나 또는 512Kbps 신호를 받아서 2.048MHz로 변환하기 위한 속도 적응부의 EPLD로 구성되어 있다.

도 2 는 본 발명에 의한 RA(Rate Adaption) 512 EPLD 내부 구조로써 각 포트별로 설명하면 먼저 입력 포트에서 보면, Mclk는 시스템에서 4.096MHz를 받는 마스터 클럭이며, DS는 시스템 동기 펄스이다. SEL에는 SEL0,1로 그룹 셀렉터 신호로써 4개의 그룹 타임스롯를 선택할 수 있고 Rx-2M는 타임스위치(TSW)로부터 2.048MHz를 받으며, Rx-512K는 고속 패킷보드에서 오는 패킷 데이터이다. 또한 출력 포트에서 보면, Tx-512K는 타임스위치에서 받은 2.048MHz를 512Kbps로 변환하며, Tx-2M는 고속패킷 보드에서 받은 512Kbps를 2.048MHz로 변환한다. 그리고 Tx clkc, Rx clkc는 512KHz의 Tx, Rx 클럭이며, TXSB는 그룹 타임슬롯(TS0~7, TS8~15, TS16~23, TS24~31)을 8개씩 4개의 그룹으로 할당하는 포트이다.

도 3 은 본 발명에 의한 RA512 소자와 FR driver의 그룹 타임슬롯 할당의 연결 구조도를 나타낸다.

도시된 바와 같이 2.048MHz 타임스위치(TSW)의 32개 타임슬롯(TS)에서 8개의 TS(64Kx8=512K)로 4개의 그룹(그룹0~3)으로 할당되어 RA512 EPLD의 셀렉터 선택(SEL0,1)에 따라써 TS 그룹0~3을 선택하여 512Kbps 패킷 속도로 보드로 보내고, 또한 512Kbps의 패킷속도를 받아서 RA512에서 2MHz로 변환하여 타임스위치로 보낸다.

본 발명에 의하면, 종래의 패킷속도는 64Kbps의 저속의 속도를 전송하여 패킷을 서비스 하지만 64Kbps보다 더 빠른 서비스를 요구하는데는 사용할 수 없음에 비하여 고속의 패킷 데이터 통신 및 전송 대역폭의 효율적 이용과 많은 트래픽을 처리할 수 있도록 하여 사용자에게 서비스를 제공할 수 있도록 교환방식이 필요할 것으로 판단이 되어 512Kbps의 전송속도를 제공할 수 있는 프레임 릴레이 핸들링 제어보드를 제작하여 기존의 패킷의 속도보다 8배 향상 하여 사용자의 욕구를 충족 시킬수 있도록 기여하는 효과를 제공한다.

Claims

MC68020 10MHz를 사용하여 외부에 대한 액세스가 가능한 CPU와; 128K바이트 ROM(2)과; 바이트, 워드 및 long 워드 액세스가 가능하도록 GAL로 DRAM 콘트롤러를 구비하여 액세스시 데이터버스의 크기에 상관없이 동일한 메모리 액세스 시간을 갖는 4M바이트 DRAM의 로칼 메모리(3)와; MC68901(프로그램어블 타이머) 4MHz 2개를 사용하여 WDT(Watch Dog Timer), 실시간 클럭 및 각종 하드웨어 제어 신호를 발생하여 보드내의 상태를 지시할 수 있고 경보와 리셋 신호를 소프트적으로 발생하여 각종 입/출력 칩의 인터럽트 요구를 받아 상기 CPU(1)에 알려주는 다기능 주변 장치(4)와; 상기 CPU(1)으로 부터 발생된 24비트 어드레스를 맵으로 디코더하여 롬(2), 램(3,6),다기능 주변장치(4), MFP, FR 드라이버(7), LAN, RA512(8)등을 선택하는 디코더/콘트롤러(5)와; LAN 칩을 액세스하기 위한 512K바이트 SRAM의 패킷램(6)과; 2.048Mbps까지 서비스가 가능하게 하는 FR 드라이버(7)와; 외부 정합을 위하여 트래픽량에 따라 소요량 만큼의 타임슬롯을 묶어서 사용하도록 하기 위한 타임슬롯 할당부와 타임 스위치으로부터 2.048MHz 신호를 받아서 512Kbps로 변환하거나 또는 512Kbps 신호를 받아서 2.048MHz로 변환하기 위한 속도 적응부의 EPLD로 이루어지는 RA512 타임슬롯제어기(8)로 구성된 것을 특징으로 하는 프레임 릴레이 핸들링 제어보드.
제 1 항에 있어서,

상기 RA512 타임슬롯제어기(8)는,

2.048MHz 타임스위치(TSW)의 32개 타임슬롯(TS)에서 8개의 TS(64Kx8=512K)로 4개의 그룹(그룹0~3)으로 할당되어 RA512 EPLD의 셀렉터 선택(SEL0,1)에 따라 TS 그룹0~3을 선택하여 512Kbps 패킷 속도로 보드로 보내고, 또한 512Kbps의 패킷속도를 받아서 RA512에서 2MHz로 변환하여 타임스위치로 보내도록 RA512 소자와 FR 드라이버의 그룹 타임슬롯 할당의 연결 구조를 구비하는 것을 특징으로 하는 프레임 릴레이 핸들링 제어보드.