KR100238205B1 - Fabrication Method for Polysilicon layer having HSG-Si thereon - Google Patents
Fabrication Method for Polysilicon layer having HSG-Si thereon Download PDFInfo
- Publication number
- KR100238205B1 KR100238205B1 KR1019960044128A KR19960044128A KR100238205B1 KR 100238205 B1 KR100238205 B1 KR 100238205B1 KR 1019960044128 A KR1019960044128 A KR 1019960044128A KR 19960044128 A KR19960044128 A KR 19960044128A KR 100238205 B1 KR100238205 B1 KR 100238205B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- chamber
- cooling
- hsg
- polysilicon film
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 38
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000001816 cooling Methods 0.000 claims abstract description 59
- 239000011261 inert gas Substances 0.000 claims abstract description 11
- 239000002826 coolant Substances 0.000 claims abstract description 5
- 235000012431 wafers Nutrition 0.000 claims description 70
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 23
- 239000007789 gas Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 10
- 229910000077 silane Inorganic materials 0.000 claims description 10
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 7
- 239000000498 cooling water Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 238000010923 batch production Methods 0.000 claims 3
- 239000000112 cooling gas Substances 0.000 abstract description 17
- 239000000356 contaminant Substances 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 20
- 238000011109 contamination Methods 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003749 cleanliness Effects 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005202 decontamination Methods 0.000 description 1
- 230000003588 decontaminative effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명에는 HSG-Si이 표면에 형성되어 있는 다결정 실리콘막의 제조 방법 이 개시되어 있다. 본 발명의 HSG-Si이 표면에 형성되어 있는 다결정 실리콘막의 제조 방법에 의하면 다결정 실리콘막 형성공정이 완료된 웨이퍼를 냉각 챔버에서 냉각할 때, 냉각 기체를 사용하지 않고 진공상태에서 냉각시키거나, 냉각 기체를 사용하여야 할 경우에는 비활성 기체를 사용한다. 그리고 또 다른 방법으로는 냉각 기체 대신 냉각 챔버의 외벽에 설치된 냉각 재킷에 냉매를 공급하여 냉각시킨다. 따라서 냉각 챔버로부터 반응 챔버에 오염물질이 유입되는 것을 방지하여 반응 챔버에서 수행되는 공정에 결함을 발생시키지 않고 수행할 수 있게 한다.A method for manufacturing a polysilicon film in which HSG-Si is formed on the surface is disclosed in the present invention. According to the method for producing a polysilicon film in which the HSG-Si of the present invention is formed on the surface, the wafer in which the polycrystalline silicon film forming step has been completed can be cooled in a vacuum state without using a cooling gas when cooling the wafer in the cooling chamber, If inert gas is to be used, an inert gas is used. In another method, a coolant is supplied to a cooling jacket provided on an outer wall of a cooling chamber instead of a cooling gas to cool the cooling jacket. Thus, contaminants can be prevented from entering the reaction chamber from the cooling chamber, so that the process performed in the reaction chamber can be performed without generating defects.
Description
본 발명은 반도체 디바이스의 제조방법에 관한 것으로서, 특히 냉각 챔버에 비활성 기체 또는 냉각수를 공급하거나, 냉각 기체를 공급하지 않고 진공상태에서 냉각시킴으로써 반응 챔버 내에서의 오염입자의 발생을 최소화할 수 있는 다결정 실리콘막의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device, in which an inert gas or cooling water is supplied to a cooling chamber, And a method of manufacturing a silicon film.
신뢰도 높은 반도체 디바이스를 제조하기 위해서는 반도체 디바이스 제조 장치내의 오염 입자를 최소화할 수 있어야 한다.In order to manufacture a highly reliable semiconductor device, it is necessary to minimize contamination particles in the semiconductor device manufacturing apparatus.
특히 반구형의 실리콘 그레인(Hemispherical grain 이하 HSG-Si 이라 함)으로 하부전극을 형성하여, 하부전극의 표면적을 증가시킴으로써 커패시터의 정전용량을 증대시키는 경우에는, 반응챔버의 청결도 유지가 무엇보다도 중요하다.In particular, when the capacitance of the capacitor is increased by forming the lower electrode by hemispherical grain (HSG-Si) or less and by increasing the surface area of the lower electrode, maintenance of the cleanliness of the reaction chamber is most important.
그 이유는 다음과 같다. 일반적으로 HSG-Si으로 하부전극을 형성하기 위해서는, 비정질 실리콘이 결정질 실리콘의 핵으로 이동하여 결정 그레인(grain)들을 형성하는 결정 성장 단계가 안정적이어야 하고, 결정 그레인(grain)성장을 위한 실리콘 표면의 이동 속도가 하부 비정질 실리콘내에서의 비정질 실리콘의 결정화 속도보다 빨라야만 한다. 그런데 비정질 실리콘이 결정질 실리콘의 핵으로 이동하기 위해서는 비정질 실리콘 표면상의 실리콘 원자가 다른 어떤 원자와도 결합을 이루지 않는 자유 표면(free surface)을 가져야만 한다. 즉 표면이 다른 이물질로 오염이 되어 있는 경우에는 비정질 실리콘 원자가 이물질 원자와 결합을 이루어 표면 이동을 어렵게하여 더 이상의 핵 생성과 성장을 불가능하게 한다. 따라서 반응 챔버로 이송되는 웨이퍼 표면의 오염제거 및 반응 챔버내의 청결도 유지가 공정 진행의 중요한 인자가 된다.The reason for this is as follows. Generally, in order to form the lower electrode by HSG-Si, the crystal growth step in which the amorphous silicon is moved to the nucleus of crystalline silicon to form crystal grains must be stable, and the crystal surface of the silicon surface The traveling speed must be faster than the crystallization speed of the amorphous silicon in the lower amorphous silicon. However, in order for amorphous silicon to migrate to the crystalline silicon nuclei, the silicon atoms on the amorphous silicon surface must have a free surface that does not bond to any other atoms. That is, when the surface is contaminated with other foreign matter, the amorphous silicon atoms bond with the foreign atoms to make the surface movement difficult, which makes further nucleation and growth impossible. Therefore, the decontamination of the surface of the wafer transferred to the reaction chamber and the maintenance of the cleanliness in the reaction chamber become important factors in the process progress.
통상의 반도체 디바이스 제조용 멀티 챔버는 웨이퍼(12)를 각 챔버로 이송시키기 위한 로봇암(22)이 형성되어 있는 다면체 형태의 이송 챔버(20)에 웨이퍼가 담긴 캐리어가 로딩되는 카세트 챔버(10)와 반도체 디바이스 제조 공정이 일어나는 반응 챔버(30)가 각각 연결되어 있다. 그리고 공정 완료 후 웨이퍼를 냉각시키는 냉각 챔버(40)가 이송 챔버(20)내에 형성되어 있다.A conventional multi-chamber for manufacturing a semiconductor device includes a cassette chamber 10 in which a carrier containing a wafer is loaded into a polyhedron-shaped transfer chamber 20 in which a robot arm 22 for transferring a wafer 12 to each chamber is formed, And a reaction chamber 30 where a semiconductor device manufacturing process takes place. And a cooling chamber 40 for cooling the wafer after completion of the process is formed in the transfer chamber 20.
그런데 제1도에 도시되어 있는 종래의 반도체 디바이스 제조 장치를 이용하여 공정을 진행시키는 경우 다음과 같은 문제점이 있다.However, when the conventional semiconductor device manufacturing apparatus shown in FIG. 1 is used to carry out the process, the following problems occur.
일반적으로 공정 진행시 이송 챔버(20)와 반응 챔버(30)의 압력은 10-7torr 정도의 고진공 상태를 유지하고 있다. 반면 반응 챔버(30)에서 공정이 완료된 웨이퍼(12)를 이송 챔버(20)내의 냉각 챔버(40)로 이동시켜 냉각시키고자 할 때에는 200 내지 300 torr의 압력으로 N2와 같은 냉각 기체가 냉각 챔버(40)에 주입된다. 냉각이 종료되면 냉각 챔버(40)와 이송 챔버(20)사이에 있는 평형 조절용 밸브(미도시)가 이송 챔버(20)와 냉각 챔버(40) 간의 압력을 동일하게 하기 위하여 작동하지만 실제 냉각 챔버(40)의 압력이 수 mtorr 인 상태에서 밸브가 열리게 된다. 따라서 냉각 챔버(40)에 연결된 이송 챔버(20)에까지 냉각 기체가 유입된다. 이 상태에서 카세트 챔버(10)에 로딩되어 있는 다른 웨이퍼에 공정을 진행시키기위해 이송 챔버(20)를 통해 반응 챔버(30)로 다른 웨이퍼를 이송하게 되면 이송 챔버(20)로부터 반응 챔버(30)내로 냉각 기체가 유입된다. 결과적으로 반응 챔버(30)내로 유입된 냉각 기체는 반응 챔버에 로딩된 웨이퍼(12)에 오염원으로 작용한다. 즉 유입된 냉각 기체에 의해 웨이퍼(12)의 표면이 오염되어 비정질 실리콘의 표면 이동속도가 감소하는 결과를 초래한다.Generally, the pressure of the transfer chamber 20 and the reaction chamber 30 maintains a high vacuum of about 10 -7 torr during the process. On the other hand, when the processed wafer 12 in the reaction chamber 30 is moved to the cooling chamber 40 in the transfer chamber 20 for cooling, a cooling gas such as N 2 is supplied to the cooling chamber 40 at a pressure of 200 to 300 torr. (40). When cooling is terminated, a balancing valve (not shown) between the cooling chamber 40 and the transfer chamber 20 operates to equalize the pressure between the transfer chamber 20 and the cooling chamber 40, 40) is several mtorr, the valve is opened. Thus, the cooling gas flows into the transfer chamber 20 connected to the cooling chamber 40. The wafer W is transferred from the transfer chamber 20 to the reaction chamber 30 by transferring the wafer W to the reaction chamber 30 through the transfer chamber 20 in order to advance the process to other wafers loaded in the cassette chamber 10, Lt; / RTI > As a result, the cooling gas introduced into the reaction chamber 30 acts as a source of contamination to the wafer 12 loaded in the reaction chamber. That is, the surface of the wafer 12 is contaminated by the introduced cooling gas, resulting in a decrease in the surface movement speed of the amorphous silicon.
도 1에 도시된 종래의 반도체 디바이스 제조 장치에서 냉각 챔버(40)에 280torr로 냉각 기체 N2를 주입한 후, 반응 챔버(30)내로 소오스 기체로 디실란 기체를 18sccm의 유량으로 플로우시켜 비정질 실리콘막을 증착한 후, 웨이퍼의 온도를 620℃로하여 HSG-Si을 형성시킨 하부전극의 표면을 주사 전자 현미경으로 촬영한 결과가 도 2에 도시되어 있다. 도면부호 200은 층간절연막을, 210은 하부전극의 표면을 각각 나타낸다.1, cooling gas N 2 is injected into the cooling chamber 40 at 280 torr, and then disilane gas is flown into the reaction chamber 30 at a flow rate of 18 sccm with a source gas to form amorphous silicon The result of filming the surface of the lower electrode on which HSG-Si is formed with the temperature of the wafer at 620 캜 by a scanning electron microscope after the film was deposited is shown in FIG. Reference numeral 200 denotes an interlayer insulating film, and reference numeral 210 denotes a surface of the lower electrode.
도 2의 결과로부터 알 수 있듯이 냉각 챔버(40)로부터 반응 챔버(30)로 유입된 냉각 기체에 의해 비정질 실리콘 원자의 표면이동 속도가 감소되어 원하는 두께의 요철형 HSG-Si가 형성되지 않았음을 알 수 있다.As can be seen from the results shown in FIG. 2, the surface movement rate of the amorphous silicon atoms was reduced by the cooling gas introduced into the reaction chamber 30 from the cooling chamber 40, so that irregular HSG-Si having a desired thickness was not formed Able to know.
본 발명이 이루고자 하는 과제는, 상기와 같은 문제점을 해결하기 위하여 냉각 기체를 사용하지 않고 다결정실리콘막 형성공정이 완료된 반도체 기판을 진공 상태에서 냉각시키거나, 냉각수 또는 비활성 기체를 이용하여 냉각시킴으로써 반응챔버내의 오염을 최소화하여 표면 굴곡 형성이 최대화된 다결정 실리콘막을 형성하는 반도체 디바이스의 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems, and it is an object of the present invention to provide a method of manufacturing a semiconductor device, And a polycrystalline silicon film having a maximized surface curvature formation is formed by minimizing contamination of the polysilicon film.
도 1은 종래의 반도체 디바이스 제조용 멀티 챔버의 평면도이다.1 is a plan view of a conventional multi-chamber for manufacturing semiconductor devices.
도 2는 종래의 반도체 디바이스 제조용 멀티 챔버에서 제조한 다결정 실리콘막의 SEM 사진이다.2 is a SEM photograph of a polysilicon film manufactured in a conventional multi-chamber for semiconductor device fabrication.
도 3은 본 발명의 일 실시예에 의한 반도체 디바이스 제조용 멀티 챔버의 평면도이다.3 is a plan view of a multi-chamber for fabricating a semiconductor device according to an embodiment of the present invention.
도 4는 본 발명의 일 실시예에 의한 반도체 디바이스 제조용 멀티 챔버에서 제조한 다결정 실리콘막의 SEM 사진이다.4 is a SEM photograph of a polysilicon film fabricated in a multi-chamber for manufacturing a semiconductor device according to an embodiment of the present invention.
상기 과제를 이루기 위하여 본 발명은, 웨이퍼를 이송시키기 위한 로봇암이 형성되어 있는 다면체 형태의 이송 챔버와, 상기 이송 챔버의 일측면에 연결되어 있으며 웨이퍼가 로딩되는 카세트 챔버와, 상기 이송 챔버의 타측면에 연결되어 있으며 HSG-Si 형성 공정이 진행되는 반응 챔버와, 상기 이송 챔버내에 형성되어 있으며 HSG-Si 형성 공정이 완료된 상기 웨이퍼를 냉각시키는 냉각 챔버로 이루어진 멀티 챔버를 사용하여 상기 웨이퍼상에 HSG-Si막이 표면에 형성되어 있는 다결정 실리콘막을 제조하는 방법에 있어서, 상기 카세트 챔버로 상기 웨이퍼를 로딩하는 단계, 상기 로딩된 웨이퍼를 상기 이송 챔버를 통하여 상기 반응 챔버로 이송하는 단계, 실리콘 소오스 기체를 상기 반응 챔버내로 주입하여 상기 웨이퍼상에 비정질 실리콘막을 형성하는 단계, 상기 반응 챔버의 온도를 상승시켜 상기 비정질 실리콘막이 형성된 웨이퍼를 열처리하여 상기 비정질 실리콘막을 HSG-Si이 표면에 형성되어 있는 다결정 실리콘막으로 전환하는 단계 및 상기 다결정 실리콘막이 형성된 웨이퍼를 냉각 챔버로 이송한 후 상기 냉각 챔버를 진공 상태로 유지하여 상기 웨이퍼를 냉각시키는 단계를 구비한다.According to an aspect of the present invention, there is provided a wafer transfer apparatus including: a polyhedron-shaped transfer chamber having a robot arm for transferring wafers; a cassette chamber connected to one side of the transfer chamber and loaded with a wafer; And a cooling chamber for cooling the wafer formed in the transfer chamber and completing the HSG-Si forming process, wherein HSG-Si is formed on the wafer by using a multi- A method of manufacturing a polysilicon film having a Si film formed on a surface thereof, comprising the steps of: loading the wafer into the cassette chamber; transferring the loaded wafer to the reaction chamber through the transfer chamber; And a step of injecting into the reaction chamber to form an amorphous silicon film on the wafer , Heating the wafer having the amorphous silicon film formed thereon by raising the temperature of the reaction chamber to convert the amorphous silicon film into a polysilicon film having HSG-Si formed on the surface thereof, and transferring the wafer having the polysilicon film formed thereon to the cooling chamber And cooling the wafer by keeping the cooling chamber in a vacuum state.
상기 과제를 이루기 위하여 본 발명은 또한, 상술한 멀티 챔버를 이용하고 냉각 챔버 이전 단계까지는 동일하게 진행한 후, 상기 냉각 챔버의 표면에 형성되어 있는 냉각 재킷에 냉매를 공급함으로써 상기 다결정 실리콘막 형성되어 있는 웨이퍼를 냉각한다.In order to achieve the above object, the present invention also provides a method of manufacturing a semiconductor device, comprising: forming a polysilicon film by supplying coolant to a cooling jacket formed on a surface of a cooling chamber, The wafer is cooled.
본 발명에 있어서, 상기 냉매는 냉각수 또는 냉각수와 에틸렌글리콜의 혼합물 중에서 선택된 어느 하나를 사용하는 것이 바람직하다.In the present invention, it is preferable to use any one selected from the group consisting of cooling water or a mixture of cooling water and ethylene glycol.
상기 과제를 이루기 위하여 본 발명은 또한, 상술한 멀티 챔버를 이용하고 냉각 챔버 이전 단계까지는 동일하게 진행한 후, 상기 냉각 챔버에 비활성 기체를 주입함으로써 상기 다결정 실리콘막이 형성되어 있는 상기 웨이퍼를 냉각한다.In order to achieve the above object, the present invention also provides a method of cooling a wafer on which a polysilicon film is formed by injecting an inert gas into the cooling chamber by using the multi-chamber as described above,
본 발명에 있어서, 상기 비활성 기체는 헬륨 또는 수소기체중 어느 하나인 것이 바람직하다.In the present invention, it is preferable that the inert gas is any one of helium and hydrogen gas.
그리고 상기 각 발명에 있어서, 상기 실리콘 소오스 기체는 실란, 디실란 또는 실란과 디실란이 30:1 내지 1:30 비율로 혼합된 혼합기체 중에서 선택된 어느 하나의 기체를 사용하는 것이 바람직하다. 또한, 상기 카세트 챔버에 웨이퍼를 로딩하는 방식은 매엽식 또는 배치방식중의 어느 하나인 것이 바람직하며, 상기 다결정 실리콘막은 커패시터의 하부전극인 것이 바람직하다.In each of the above inventions, it is preferable that the silicon source gas is selected from silane, disilane, or a mixed gas obtained by mixing silane and disilane in a ratio of 30: 1 to 1:30. The method of loading wafers into the cassette chamber is preferably one of a single wafer type or a batch mode, and the polysilicon film is preferably a lower electrode of the capacitor.
이하에서는 본 발명의 바람직한 실시예를 첨부도면을 참고하여 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
본 발명에 의한 반도체 디바이스 제조방법의 제1실시예는 다음과 같다. 제1실시예는 도 1에 도시되어 있는 바와 같은 종래의 멀티 챔버형의 반도체 디바이스 제조 장치를 이용하여 수행한다.A first embodiment of the semiconductor device manufacturing method according to the present invention is as follows. The first embodiment is carried out using a conventional multi-chamber type semiconductor device manufacturing apparatus as shown in Fig.
먼저 카세트 챔버(10)내로 다결정 실리콘막을 형성하기 위한 반도체 웨이퍼(12)를 로딩한다. 이어서 이송 챔버(20)내에 있는 로봇 암(22)에 의해 웨이퍼(12)를 카세트 챔버로부터 반응 챔버(30)로 이동시킨다. 다음에 다결정 실리콘막을 형성하기 위한 실리콘 소오스 기체를 반응 챔버에 플로우시켜 반도체 기판위에 침적한 후, 열처리하여 HSG-Si을 형성하여 다결정 실리콘막을 완성한다.First, the semiconductor wafer 12 for forming a polysilicon film is loaded into the cassette chamber 10. The wafer 12 is then moved from the cassette chamber to the reaction chamber 30 by the robot arm 22 in the transfer chamber 20. Next, a silicon source gas for forming a polysilicon film is flown into the reaction chamber and immersed on the semiconductor substrate, followed by heat treatment to form HSG-Si to complete the polysilicon film.
상기 실리콘 소오스 기체로는 실란, 디실란 또는 실란과 디실란이 30:1 내지 1:30 비율로 혼합된 혼합기체 중에서 선택된 어느 하나의 기체를 사용하는 것이 바람직하고, 상기 다결정 실리콘막은 커패시터의 하부전극으로 사용되는 것이 바람직하다. 다음에 다결정 실리콘막이 완성된 반도체 기판을 이송 챔버(20)내에 형성되어 있는 냉각 챔버(40)로 이송하여 냉각시킨다. 이 때 냉각 챔버(40)에 냉각 기체를 주입하지 않고 냉각 챔버(40)내부를 진공 상태로 유지하면서 냉각시킨다.As the silicon source gas, it is preferable to use any one gas selected from the group consisting of silane, disilane or a mixture of silane and disilane in a ratio of 30: 1 to 1: 30, Is preferably used. Next, the semiconductor substrate on which the polycrystalline silicon film is completed is transferred to the cooling chamber 40 formed in the transfer chamber 20 and cooled. At this time, the inside of the cooling chamber 40 is kept in a vacuum state without cooling gas being injected into the cooling chamber 40, and the cooling is performed.
냉각 기체를 주입하지 않기 때문에 종래와 같이 냉각 기체가 이송 챔버(20)를 거쳐 반응 챔버(30)로 유입되어 반응 챔버내의 웨이퍼(12)에 오염원으로 작용하던 종래의 문제점이 해결된다. 따라서 원하는 두께의 요철형 모양이 HSG-Si이 형성되어 표면적이 최대로 증대된 다결정 실리콘막을 형성할 수 있다.The conventional problem that the cooling gas flows into the reaction chamber 30 through the transfer chamber 20 and acts as a contaminant to the wafer 12 in the reaction chamber as in the conventional art is solved because the cooling gas is not injected. Therefore, the concave-convex shape of the desired thickness is formed as HSG-Si, and the polysilicon film having the largest surface area can be formed.
도 4에는 본 발명의 제1실시예에 따라 형성된 커패시터 하부 전극의 표면을 촬영한 주사 전자 현미경으로 촬영한 사진이 나타나 있다. 도면부호 400은 층간절연막을, 410은 하부전극의 표면을 각각 나타낸다도면에서 알 수 있듯이 요철형의 HSG-Si이 전면에 걸쳐 고르게 형성되어 있음을 알 수 있다.FIG. 4 is a photograph of a surface of a lower electrode of a capacitor formed according to the first embodiment of the present invention taken by a scanning electron microscope. Reference numeral 400 denotes an interlayer insulating film, and reference numeral 410 denotes a surface of the lower electrode. As can be seen in the figure, it is understood that the concave-convex type HSG-Si is uniformly formed over the entire surface.
본 발명의 제2실시예는 도 3에 도시되어 있는 멀티 챔버형의 반도체 디바이스 제조 장치를 이용하여 다결정 실리콘막을 형성한다는 점에 있어서 제1실시예와 차이가 있다.The second embodiment of the present invention differs from the first embodiment in that a polycrystalline silicon film is formed by using the apparatus for manufacturing a semiconductor device of the multi-chamber type shown in FIG.
도 3에 도시되어 있는 멀티 챔버형 반도체 디바이스 제조 장치가 도 1에 도시되어 있는 종래의 제조 장치와 다른 점은 냉각 챔버(40)의 외벽에 냉각 재킷(50)을 구비하고 있다는 것이다.3 differs from the conventional manufacturing apparatus shown in Fig. 1 in that the cooling jacket 50 is provided on the outer wall of the cooling chamber 40. [0050]
도 3의 제조 장치를 이용한 본 발명의 제2실시예에 의한 다결정 실리콘막의 제조 방법을 설명하면, 카세트 챔버(10)에 웨이퍼(12)를 로딩하는 단계에서부터 다결정 실리콘막을 형성하는 단계까지는 제1실시예와 동일하다. 다만 냉각 챔버(40)에서의 냉각 단계가 제2실시예에서는 냉각 챔버(40)의 외벽에 형성되어 있는 냉각 재킷(50)에 냉매를 공급함으로써 냉각을 수행한다는 점에 있어서 차이가 있다. 이 때 사용되는 냉매로는 냉각수 또는 냉각수와 에틸렌글리콜의 혼합물 중에서 선택된 어느 하나를 사용하는 것이 바람직하다.The method for manufacturing a polysilicon film according to the second embodiment of the present invention using the manufacturing apparatus of FIG. 3 will be described. From the step of loading the wafer 12 into the cassette chamber 10 to the step of forming the polysilicon film, It is the same as the example. However, there is a difference in that the cooling step in the cooling chamber 40 is performed by supplying the cooling medium to the cooling jacket 50 formed on the outer wall of the cooling chamber 40 in the second embodiment. As the refrigerant to be used at this time, it is preferable to use either cooling water or a mixture of cooling water and ethylene glycol.
제2실시예 또한 제1실시예와 마찬가지로 냉각 기체를 사용하지 않기 때문에 반응 챔버에 오염원이 발생하지 않는다. 따라서 표면적이 최대로 증대된 다결정 실리콘막을 형성할 수 있고 제1실시예에 비해 냉각 속도가 빨라지는 장점이 있다.Second Embodiment As in the first embodiment, since no cooling gas is used, a contamination source is not generated in the reaction chamber. Accordingly, the polysilicon film having the largest surface area can be formed, and the cooling rate is higher than that of the first embodiment.
본 발명에 의한 제3실시예는 제1실시예와 마찬가지로 종래의 멀티챔버형 반도체 디바이스 제조장치를 사용한다. 그리고 다결정 실리콘막 형성공정도 제1실시예와 동일하다. 다만 냉각 기체를 사용하지 않고 진공 상태를 유지하여 냉각시키는 제1실시예와 달리 비활성 기체를 냉각 기체로 사용한다. 상기 비활성 기체로는 헬륨(He) 또는 수소(H2)중에서 선택된 어느 하나를 사용하는 것이 바람직하다.The third embodiment of the present invention uses a conventional multi-chamber type semiconductor device manufacturing apparatus as in the first embodiment. The polycrystalline silicon film forming process is also the same as the first embodiment. However, unlike the first embodiment in which a vacuum state is maintained without using a cooling gas, an inert gas is used as a cooling gas. As the inert gas, any one selected from helium (He) and hydrogen (H 2 ) is preferably used.
제3실시예에 따르면 비활성 기체를 사용하기 때문에 상기 기체가 이송 챔버(20)를 통해 반응 챔버(30)로 유입되더라도 다결정 실리콘막이 형성될 반도체 기판에 오염원으로 작용하지 않기 때문에 원하는 두께의 요철형 다결정 실리콘막을 형성하여 표면적을 최대화할 수 있다. 따라서 상기 다결정 실리콘막을 커패시터의 하부전극으로 사용하는 경우 커패시턴스를 증대시킬 수 있게된다.According to the third embodiment, since the inert gas is used, even if the gas flows into the reaction chamber 30 through the transfer chamber 20, the polycrystalline silicon film does not act as a contaminant to the semiconductor substrate to be formed. Therefore, A silicon film can be formed to maximize the surface area. Therefore, when the polysilicon film is used as the lower electrode of the capacitor, the capacitance can be increased.
이상 설명된 바와 같이 본 발명에 의하면, 다결정 실리콘막 형성공정이 완료된 웨이퍼를 냉각 챔버에서 냉각할 때, 냉각 기체를 사용하지 않거나, 냉각 기체를 사용하여야 할 경우에는 비활성 기체를 사용한다. 그리고 또 다른 방법으로는 냉각 챔버의 외벽에 설치된 냉각 재킷에 냉각기체 대신 냉매를 공급하여 냉각시킴으로써 냉각 챔버로부터 반응 챔버에 오염물질이 유입되는 것을 방지하여 반응 챔버에서 수행되는 공정에 결함을 발생시키지 않고 수행할 수 있게 한다. 특히, 반응 챔버에서 다결정 실리콘막을 형성하는 경우 비정질 실리콘 표면상의 실리콘 원자가 다른 어떤 원자와도 결합을 이루지 않는 자유 표면(free surface)을 가질수 있도록하여 비정질 실리콘 원자의 표면 이동을 용이하게하여 원하는 두께의 요철형 다결정 실리콘막을 형성할 수 있게 한다.As described above, according to the present invention, an inert gas is used when a cooling gas is not used or when a cooling gas is to be used when the wafer in which the polysilicon film forming process is completed is cooled in the cooling chamber. Another method is to cool the cooling jacket provided on the outer wall of the cooling chamber in place of the cooling gas to cool the cooling jacket to prevent contaminants from flowing into the reaction chamber from the cooling chamber, . In particular, when a polysilicon film is formed in a reaction chamber, silicon atoms on the amorphous silicon surface can have a free surface that does not bond to any other atoms, facilitating surface movement of amorphous silicon atoms, Type polycrystalline silicon film can be formed.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044128A KR100238205B1 (en) | 1996-10-05 | 1996-10-05 | Fabrication Method for Polysilicon layer having HSG-Si thereon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044128A KR100238205B1 (en) | 1996-10-05 | 1996-10-05 | Fabrication Method for Polysilicon layer having HSG-Si thereon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980025837A KR19980025837A (en) | 1998-07-15 |
| KR100238205B1 true KR100238205B1 (en) | 2000-01-15 |
Family
ID=19476335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960044128A KR100238205B1 (en) | 1996-10-05 | 1996-10-05 | Fabrication Method for Polysilicon layer having HSG-Si thereon |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100238205B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930001433A (en) * | 1991-06-15 | 1993-01-16 | 정몽헌 | Method for manufacturing charge storage electrode with increased surface area |
| KR930014965A (en) * | 1991-12-06 | 1993-07-23 | 문정환 | Hemispherical polycrystalline silicon film formation method of memory cell |
-
1996
- 1996-10-05 KR KR1019960044128A patent/KR100238205B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930001433A (en) * | 1991-06-15 | 1993-01-16 | 정몽헌 | Method for manufacturing charge storage electrode with increased surface area |
| KR930014965A (en) * | 1991-12-06 | 1993-07-23 | 문정환 | Hemispherical polycrystalline silicon film formation method of memory cell |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980025837A (en) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5385863A (en) | Method of manufacturing polysilicon film including recrystallization of an amorphous film | |
| JP4422217B2 (en) | Method for producing HSG-Si film | |
| US4956204A (en) | Process of forming a film by low pressure chemical vapor deposition | |
| US7851379B2 (en) | Substrate processing method and substrate processing apparatus | |
| US20020020344A1 (en) | Semiconductor manufacturing method, substrate processing method, and semiconductor manufacturing apparatus | |
| KR100299784B1 (en) | A method for forming a textured polysilicon layer, a substrate processing apparatus used to implement this method, and a semiconductor memory device | |
| KR970006723B1 (en) | Formation of polycrystalline silicon thin films with large grain | |
| US5314848A (en) | Method for manufacturing a semiconductor device using a heat treatment according to a temperature profile that prevents grain or particle precipitation during reflow | |
| JP3276500B2 (en) | Silicon wafer and manufacturing method thereof | |
| JP2001168029A (en) | Method of forming semiconductor film and method of manufacturing thin film semiconductor device | |
| KR100238205B1 (en) | Fabrication Method for Polysilicon layer having HSG-Si thereon | |
| JP2000012783A (en) | Method of producing semiconductor device | |
| US5471944A (en) | Method for forming crystal article | |
| US6943089B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
| JPH09115833A (en) | Manufacture of polysilicon film in semiconductor device | |
| JPH11354751A (en) | Semiconductor device, its manufacture, and semiconductor manufacturing device | |
| JPS63282274A (en) | Chemical vapor growth device and method for using same | |
| JP2928664B2 (en) | Silicon oxide film forming method and film forming apparatus used for this method | |
| JP3468347B2 (en) | Method for manufacturing semiconductor device | |
| JP2000260997A (en) | Manufacture of thin-film transistor | |
| JPH1140763A (en) | Manufacture of semiconductor device | |
| JP2000200883A (en) | Manufacture of memory cell capacitor and substrate processing equipment | |
| US6194292B1 (en) | Method of fabricating in-situ doped rough polycrystalline silicon using a single wafer reactor | |
| TW525215B (en) | Method of improving exipaxy wafer quality | |
| EP0902462B1 (en) | A method for manufacturing a capacitor lower electrode of a semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071001 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |