KR100237744B1 - 가상 메모리 시스템 및 그 프로세싱 방법 - Google Patents

가상 메모리 시스템 및 그 프로세싱 방법 Download PDF

Info

Publication number
KR100237744B1
KR100237744B1 KR1019970021048A KR19970021048A KR100237744B1 KR 100237744 B1 KR100237744 B1 KR 100237744B1 KR 1019970021048 A KR1019970021048 A KR 1019970021048A KR 19970021048 A KR19970021048 A KR 19970021048A KR 100237744 B1 KR100237744 B1 KR 100237744B1
Authority
KR
South Korea
Prior art keywords
page
tag
directory
page table
transmitted
Prior art date
Application number
KR1019970021048A
Other languages
English (en)
Other versions
KR19980085088A (ko
Inventor
김한흥
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970021048A priority Critical patent/KR100237744B1/ko
Publication of KR19980085088A publication Critical patent/KR19980085088A/ko
Application granted granted Critical
Publication of KR100237744B1 publication Critical patent/KR100237744B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 가상 어드레스의 페이지 번호를 분류하여 물리적 어드레스를 억세스하기 위한 가상 메모리 시스템에 관한 것으로서, 가상 어드레스의 페이지 번호를 페이지 디렉토리 번호, 페이지 테이블 번호 및 페이지 오프셋으로 분류하기 위한 페이지 번호 분류수단과, 페이지 번호 분류수단 및 페이지 테이블 태그로부터 각각 전달된 페이지 테이블 번호들이 일치하는지를 비교하기 위한 비교기와, 페이지 디렉토리 태그 및 비교기로부터 각각 전달된 신호들에 의해 페이지 디렉토리 번호 및 페이지 테이블 번호가 각각 페이지 디렉토리 태그 및 페이지 테이블 태그에 존재하는지를 판별하기 위한 페이지 번호 판별수단과, 페이지 디렉토리 태그 및 비교기로부터 각각 전달된 신호에 의해 변환 색인 버퍼를 인에이블시킬 것인지를 판별하기 위한 인에이블 판별수단과, 변환 색인 버퍼로부터 전달되는 물리적 어드레스를 저장하기 위한 물리적 어드레스 태그와, 페이지 번호 판별수단으로부터 전달된 신호에 의해 캐쉬 메모리로부터 전달된 데이터를 선택하여 출력하기 위한 데이터 선택기를 포함한다.

Description

가상 메모리 시스템 및 그 프로세싱 방법.
본 발명은 가상 메모리 시스템에 관한 것으로서, 보다 구체적으로 가상 어드레스의 페이지 번호를 분류하여 물리적 어드레스를 억세스하기 위한 가상 메모리 시스템 및 그 프로세싱 방법에 관한 것이다.
일반적으로, 가상 메모리 시스템에서 메모리에 데이터를 쓰거나 읽어내기 위해서는 먼저 가상 어드레스를 만든 다음, 이 어드레스를 원하는 데이터가 있는 메모리의 물리적 주소로 변환하여 사용하였다.
그리고, 메모리 억세스에 소요되는 시간이 가상 메모리 시스템의 성능을 좌우하는 주 요인으로 대두되면서 데이터를 처리하는 CPU가 데이터를 억세스하는 시간을 줄이기 위하여 가상 캐쉬 메모리를 사용하였다.
다시말하면, 캐쉬 메모리를 억세스하는 방법도 이전에는 물리적 주소를 사용하다가 주소 변환에 소요되는 시간을 줄이기 위해 가상 어드레스를 사용하였다.
도 1을 참조하여 종래의 가상 메모리 시스템은, 내부버스를 통해 전달된 가상 어드레스를 저장하는 태그 메모리(10)와, 억세스할 데이터를 저장하는 캐쉬 메모리(20)와, 가상 어드레스에 의해 디코딩되어 태그 메모리(10) 및 캐쉬 메모리(20)의 태그 엔트리(11) 및 캐쉬 엔트리(22)를 각각 선택하여 인에이블시키기 위한 디코딩신호를 전달하는 디코더(30)와, 내부로부터 전달된 가상 어드레스와 태그 메모리(10)의 태그 엔트리(11)로부터 전달된 가상 어드레스를 비교하여 비교 결과를 출력하기 위한 비교기(40)와, 비교기(40)로부터 전달된 신호에 의해 캐쉬 메모리(20)의 캐쉬 엔트리(21)로부터 전달된 억세스할 데이터를 출력하기 위한 데이터 선택기(50)를 포함한다.
상기와 같은 구조를 갖는 종래의 가상 메모리 시스템의 동작을 설명하면 다음과 같다.
버스를 통해 비교기(40)로 전달되는 가상 어드레스의 소정의 비트들은 버스를 통해 디코더(30)로 전달되어 디코더(30)를 디코딩시키며, 이어 디코더(30)는 태그 메모리(10) 및 캐쉬 메모리(20)의 태그 엔트리(11) 및 캐쉬 엔트리(22)를 각각 선택하여 인에이블시키기 위한 디코딩신호를 전달한다.
이렇게, 인에이블된 태그 메모리(10)는 태그 엔트리(11)를 통해 저장되어 있는 가상 어드레스의 페이지번호를 비교기(40)로 전달하며, 이어 비교기(40)는 내부버스로부터 전달된 가상 어드레스의 페이지번호(page number)와 태그 메모리(10)로부터 전달된 가상 어드레스의 페이지번호가 동일한지를 비교하고, 비교결과 동일하면 일치신호(HIT SIGNAL)를 데이터 선택기(50)로 전달하고, 동일하지 않으면 불일치신호(MISS SIGNAL)를 데이터 선택기(50)로 전달한다.
데이터 선택기(50)는 비교기(40)로부터 일치신호가 전달되면, 캐쉬 메모리(20)의 캐쉬 엔트리(21)로부터 버스를 통해 전달된 데이터를 선택하여 출력한다.
한편, 데이터 선택기(50)는 비교기(40)로부터 불일치신호가 전달되면, 캐쉬 메모리(20)의 데이터를 출력시키지 않고, 도 1에는 도시되지 않은 통로를 통하여 외부 메모리에 데이터를 요청하게 된다.
그러나, 상기와 같은 종래의 가상 메모리 시스템에서, 가상 어드레스의 페이지 번호들을 비교하고 비교결과에 의해 물리적 어드레스를 억세스하므로써, 비교적 시간이 오래 걸리는 문제점이 존재하였다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 가상 어드레스의 페이지번호를 페이지 디렉토리 번호와 페이지 테이블 번호로 분류하여 가상 어드레스의 페이지 번호들을 비교하고 비교결과에 의해 물리적 어드레스를 억세스하여 억세스 시간을 줄일 수 있는 가상 메모리 시스템을 제공하는데 그 목적이 있다.
도 1은 종래의 가상 메모리 시스템의 블록도.
도 2는 본 발명의 실시예에 따른 가상 메모리 시스템의 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 페이지 번호 분류수단 110: 페이지 테이블 태그
120: 페이지 디렉토리 태그 130: 비교기
140: 페이지 번호 판별수단 150: 변환 색인 버퍼
160: 인에이블 판별수단 170: 물리적 어드레스 태그
180: 캐쉬 메모리 190: 데이터 선택기
200: 주메모리
이와 같은 목적을 달성하기 위한 본 발명은, 디코딩된 인에이블 신호에 의해 원하는 데이터를 억세스하여 출력하는 캐쉬 메모리와, 선택 제어신호에 의해 상기 캐쉬 메모리로부터 전달된 데이터를 선택하여 출력하는 데이터 선택기와, 데이터 처리 속도를 빠르게 하기 위하여 전달된 데이터를 일시저장한 후 출력하는 변환 색인 버퍼를 구비한 가상 메모리 시스템에 있어서, 가상 어드레스의 페이지 번호를 페이지 디렉토리 번호, 페이지 테이블 번호 및 페이지 오프셋으로 분류하기 위한 페이지 번호 분류수단;
상기 페이지 번호 분류수단으로부터 전달된 상기 페이지 디렉토리 번호와 이미 저장된 페이지 디렉토리 번호가 일치하는지를 비교하여 비교결과를 출력하기 위한 페이지 디렉토리 태그; 상기 페이지 번호 분류수단으로부터 전달된 엔트리를 선택하기 위해 디코딩된 소정의 비트값인 페이지 오프셋에 의해 이미 저장된 페이지 테이블 번호를 전달하기 위한 페이지 테이블 태그; 상기 페이지 번호 분류수단 및 상기 페이지 테이블 태그로부터 각각 전달된 상기 페이지 테이블 번호들이 일치하는지를 비교하기 위한 비교기; 상기 페이지 디렉토리 태그 및 상기 비교기로부터 각각 전달된 상기 신호들에 의하여 페이지 디렉토리 번호 및 페이지 테이블 번호가 각각 상기 페이지 디렉토리 태그 및 상기 페이지 테이블 태그에 존재하는지를 판별하기 위한 페이지 번호 판별수단; 상기 페이지 디렉토리 태그 및 상기 페이지 테이블 태그로부터 각각 전달된 상기 신호에 의해 상기 변환 색인 버퍼를 인에이블시킬 것인지를 판별하기 위한 인에이블 판별수단; 상기 변환 색인 버퍼로부터 전달되는 물리적 어드레스를 저장하기 위한 물리적 어드레스 태그를 포함한다.
이하, 도 2를 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 2를 참조하면, 본 발명의 가상 메모리 시스템은, 가상 어드레스의 페이지 번호를 페이지 디렉토리 번호, 페이지 테이블 번호 및 페이지 오프셋으로 분류하기 위한 페이지 번호 분류수단(100)과, 페이지 번호 분류수단(100) 및 페이지 테이블 태그(110)로부터 각각 전달된 페이지 테이블 번호들이 일치하는지를 비교하기 위한 비교기(130)와, 페이지 번호 분류수단(100)으로부터 전달된 페이지 디렉토리 번호 및 페이지 테이블 번호에 따라 페이지 디렉토리 태그(120) 및 비교기(130)로부터 각각 전달된 신호들에 의해 페이지 디렉토리 번호 및 페이지 테이블 번호가 각각 페이지 디렉토리 태그 및 페이지 테이블 태그에 존재하는지를 판별하기 위한 페이지 번호 판별수단(140)과, 페이지 디렉토리 태그(120) 및 비교기(140)로부터 각각 전달된 신호에 의해 변환 색인 버퍼(150)를 인에이블시킬 것인지를 판별하기 위한 인에이블 판별수단(160)과, 변환 색인 버퍼(150)로부터 전달되는 물리적 어드레스를 저장하기 위한 물리적 어드레스 태그(170)와, 페이지 번호 판별수단(150)으로부터 전달된 신호에 의해 캐쉬 메모리(180)로부터 전달된 데이터를 선택하여 출력하기 위한 데이터 선택기(190)를 포함한다.
페이지 번호 분류수단(100)은 CPU에 내장된다.
페이지 번호 판별수단(140)은 일입력단으로 입력된 페이지 디렉토리 태그(120)의 출력신호와 타입력단으로 입력된 비교기(130)의 출력신호를 논리앤드하기 위한 앤드게이트(AG)를 구비한다.
인에이블 판별수단(160)은 일입력단으로 입력된 페이지 디렉토리 태그(120)의 출력신호와 타입력단으로 입력된 비교기(130)의 출력신호를 논리낸드하기 위한 낸드게이트(NG)를 구비한다.
상기와 같은 구조를 갖는 본 발명의 가상 메모리 시스템의 동작을 설명하면 다음과 같다.
페이지 번호 분류수단(100)은 전달된 가상 어드레스의 페이지 번호를 페이지 디렉토리 번호, 페이지 테이블 번호 및 페이지 오프셋으로 분류한 후, 페이지 디렉토리 번호는 페이지 디렉토리 태그(120)와 변환 색인 버퍼(150)로 전달하고, 페이지 테이블 번호는 비교기(130)와 변환 색인 버퍼(150)로 전달하고, 또한 페이지 오프셋은 페이지 테이블 태그(110), 캐쉬 메모리(180) 및 물리적 어드레스 태그(170)로 전달한다.
페이지 디렉토리 태그(120)는 전달된 페이지 디렉토리 번호가 이미 저장된 페이지 디렉토리 번호와 일치하면, 일치신호(HIT SIGNAL)를 페이지 번호 판별수단(140) 및 인에이블 판별수단(160)으로 각각 전달하고, 일치하지 않으면, 불일치신호(MISS SIGNAL)을 전달한다.
페이지 테이블 태그(110)는 전달된 페이지 오프셋에 의해 엔트리(110-1)에 저장된 페이지 테이블 번호를 비교기(130)로 전달한다.
비교기(130)는 페이지 분류수단(100)으로부터 전달된 페이지 테이블 번호와 페이지 테이블 태그(110)의 엔트리(110-1)로부터 전달된 페이지 테이블 번호가 일치하면, 일치신호(HIT SIGNAL)를 페이지 번호 판별수단(140) 및 인에이블 판별수단(160)으로 각각 전달하고, 일치하지 않으면, 불일치신호(MISS SIGNAL)을 전달한다.
페이지 번호 판별수단(140)의 앤드게이트(AG)는 일입력단으로 전달된 페이지 디렉토리 태그(120)의 출력신호와 타입력단으로 전달된 비교기(130)의 출력신호를 논리앤드하여 논리앤드된 논리값을 데이터 선택기(190)로 출력한다. 이때, 페이지 번호 판별수단(140)은 모든 입력단으로 일치신호가 입력될 경우에만 페이지 디렉토리 번호 및 페이지 테이블 번호가 각각 페이지 디렉토리 태그(120) 및 페이지 테이블 태그(110)에 존재한다고 판단하고, 데이터 선택기(190)를 인에이블시키기 위한 일치신호를 출력하고, 그 이외의 경우에는 데이터 선택기(190)를 디스에이블시키기 위한 불일치신호를 출력한다.
인에이블 판별수단(140)은 낸드게이트(NG)는 일입력단으로 전달된 페이지 디렉토리 태그(120)의 출력신호와 타입력단으로 전달된 비교기(130)의 출력신호를 논리낸드하여 논리낸드된 논리값을 변환 색인 버퍼(150)로 출력한다. 이때, 인에이블 판별수단(140)은 어떠한 입력단으로 불일치신호가 입력될 경우에, 즉 페이지 디렉토리 번호 및 페이지 테이블 번호가 각각 페이지 디렉토리 태그(120) 또는 페이지 테이블 태그(110)에 존재한지 않는다고 판단하고, 변환 색인 버퍼(150)를 인에이블시키기 위한 인에이블신호를 출력하고, 그 이외의 경우에는 데이터 선택기(190)를 디스에이블시키기 위한 디스에이블신호를 출력한다.
변환 색인 버퍼(150)는 인에이블 판별수단(160)으로부터 인에이블 신호가 입력되면, 인에이블되어 페이지 번호 분류수단(100)으로부터 전달된 가상 어드레스의 페이지 디렉토리 번호 및 페이지 테이블 번호들을 주메모리(200)를 억세스하기 위한 물리적 어드레스로 변환시키고 변환된 물리적 어드레스를 물리적 어드레스 태그(170)의 엔트리(170-1)에 저장시키고, 또는 변환 색인 버퍼(150)는 인에이블 판별수단(160)로부터 디스에이블신호가 입력되더라도 입력된 신호에 관계없이 동작될 수도 있다.
상기와 같은 과정에 의하여 물리적 어드레스 태그(170)의 엔트리(170-1)에 물리적 어드레스가 저장되며, 멀티프로세스 시스템 등의 코히어런시 프로트콜에 따른 외부 스누핑(snooping)을 처리할 수 있도록 한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명의 가상 메모리 시스템은, 캐쉬 히트 비율을 높이기 위해서는 캐쉬 크기를 크게해야 하는데 이때 페이지 번호 태그도 비례적으로 커지는 단점을 극복하기 위하여 적은 수의 페이지 디렉토리 태그 엔트리 수를 둘수 있으므로 대용량의 캐쉬 설계에 효과적이며, 캐쉬 플러쉬 및 캐쉬 무효시에 페이지 디렉토리 태그 부분만을 무효화시킴으로써 이들 동작의 지연시간 및 전력을 감소시킬 수 있으고, 가상 페이지 번호를 사용하는 가상 캐쉬의 경우 캐쉬 오류시 물리적 어드레스를 구하는 변환 색인 버퍼의 동작을 제어하는 캐쉬 오류신호를 빠른 페이지 디렉토리 태그에서의 오류신호를 이용함으로써 오류시 변환 색인 버퍼의 동작을 빠르게 제어할 수 있으며, 가상 어드레스의 페이지번호를 페이지 디렉토리 번호와 페이지 테이블 번호로 분류하여 가상 어드레스의 페이지 번호들을 비교하고 비교결과에 의해 물리적 어드레스를 억세스하여 억세스 시간을 줄일 수 있고, 또한 물리적 어드레스의 억세스시 전력의 효율을 향상시킬 수 있는 효과를 제공한다.

Claims (5)

  1. 디코딩된 인에이블 신호에 의해 원하는 데이터를 억세스하여 출력하는 캐쉬 메모리와, 선택 제어신호에 의해 상기 캐쉬 메모리로부터 전달된 데이터를 선택하여 출력하는 데이터 선택기와, 데이터 처리 속도를 빠르게 하기 위하여 전달된 데이터를 일시저장한 후 출력하는 변환 색인 버퍼를 구비한 가상 메모리 시스템에 있어서,
    가상 어드레스의 페이지 번호를 페이지 디렉토리 번호, 페이지 테이블 번호 및 페이지 오프셋으로 분류하기 위한 페이지 번호 분류수단;
    상기 페이지 번호 분류수단으로부터 전달된 상기 페이지 디렉토리 번호와 이미 저장된 페이지 디렉토리 번호가 일치하는지를 비교하여 비교결과를 출력하기 위한 페이지 디렉토리 태그;
    상기 페이지 번호 분류수단으로부터 전달된 엔트리를 선택하기 위해 디코딩된 소정의 비트값인 페이지 오프셋에 의해 이미 저장된 페이지 테이블 번호를 전달하기 위한 페이지 테이블 태그;
    상기 페이지 번호 분류수단 및 상기 페이지 테이블 태그로부터 각각 전달된 상기 페이지 테이블 번호들이 일치하는지를 비교하기 위한 비교기;
    상기 페이지 디렉토리 태그 및 상기 비교기로부터 각각 전달된 상기 신호들에 의하여 페이지 디렉토리 번호 및 페이지 테이블 번호가 각각 상기 페이지 디렉토리 태그 및 상기 페이지 테이블 태그에 존재하는지를 판별하기 위한 페이지 번호 판별수단;
    상기 페이지 디렉토리 태그 및 상기 페이지 테이블 태그로부터 각각 전달된 상기 신호에 의해 상기 변환 색인 버퍼를 인에이블시킬 것인지를 판별하기 위한 인에이블 판별수단; 및
    상기 변환 색인 버퍼로부터 전달되는 물리적 어드레스를 저장하기 위한 물리적 어드레스 태그를 구비한 가상 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 페이지 번호 분류수단은
    중앙처리장치에 내장되는 것을 특징으로 하는 가상 메모리 시스템.
  3. 제 1 항에 있어서,
    상기 페이지 번호 판별수단은
    일입력단으로 입력된 상기 페이지 디렉토리 태그의 출력신호와 타입력단으로 입력된 상기 비교기의 출력신호를 논리앤드하기 위한 앤드게이트를 구비하는 것을 특징으로 하는 가상 메모리 시스템.
  4. 제 1 항에 있어서,
    상기 인에이블 판별수단은
    일입력단으로 입력된 상기 페이지 디렉토리 태그의 출력신호와 타입력단으로 입력된 상기 비교기의 출력신호를 논리낸드하기 위한 낸드게이트를 구비하는 것을 특징으로 하는 가상 메모리 시스템.
  5. 가상 어드레스의 페이지 번호를 페이지 디렉토리 번호, 페이지 테이블 번호 및 페이지 오프셋으로 분류하여 분류된 결과를 전달하는 단계;
    페이지 번호 분류수단으로부터 전달된 상기 페이지 디렉토리 번호와 이미 저장된 페이지 디렉토리 번호가 일치하는지를 비교하여 비교결과를 출력하는 단계;
    페이지 번호 분류수단으로부터 전달된 엔트리를 선택하기 위해 디코딩된 소정의 비트값인 페이지 오프셋에 의해 이미 저장된 페이지 테이블 번호를 전달하는 단계;
    상기 페이지 번호 분류 수단 및 페이지 테이블 태그로부터 각각 전달된 상기 페이지 테이블 번호들이 일치하는지를 비교하여 비교결과를 전달하는 단계;
    페이지 디렉토리 태그 및 비교기로부터 각각 전달된 상기 신호들에 의하여 페이지 디렉토리 번호 및 페이지 테이블 번호가 각각 페이지 디렉토리 태그 및 페이지 테이블 태그에 존재하는지를 판별하여 판별결과를 출력하는 단계;
    상기 페이지 디렉토리 태그 및 페이지 태그로부터 각각 전달된 상기 신호에 의해 변환 색인 버퍼를 인에이블시킬 것인지를 판별하여 판별결과를 출력하는 단계;
    상기 변환 색인 버퍼로부터 전달되는 데이터를 저장하는 단계;
    상기 페이지 번호 분류수단으로부터 전달된 페이지 오프셋에 의해 이미 저장하고 있는 데이터를 억세스하는 단계; 및
    상기 페이지 번호 판별수단으로부터 전달된 상기 신호에 의해 캐쉬 메모리로부터 전달된 데이터를 선택하여 출력하는 단계를 구비한 가상 메모리 시스템의 프로세싱 방법.
KR1019970021048A 1997-05-27 1997-05-27 가상 메모리 시스템 및 그 프로세싱 방법 KR100237744B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970021048A KR100237744B1 (ko) 1997-05-27 1997-05-27 가상 메모리 시스템 및 그 프로세싱 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970021048A KR100237744B1 (ko) 1997-05-27 1997-05-27 가상 메모리 시스템 및 그 프로세싱 방법

Publications (2)

Publication Number Publication Date
KR19980085088A KR19980085088A (ko) 1998-12-05
KR100237744B1 true KR100237744B1 (ko) 2000-01-15

Family

ID=19507362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970021048A KR100237744B1 (ko) 1997-05-27 1997-05-27 가상 메모리 시스템 및 그 프로세싱 방법

Country Status (1)

Country Link
KR (1) KR100237744B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107506313A (zh) * 2017-08-04 2017-12-22 致象尔微电子科技（上海）有限公司 一种管理和查找内存页框属性的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990070788A (ko) * 1998-02-24 1999-09-15 윤종용 가상캐쉬 메모리의 어라이징 방지방법
KR20000041291A (ko) * 1998-12-22 2000-07-15 김영환 이동통신 시스템에서 방문 이동 가입자의 데이터 관리 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107506313A (zh) * 2017-08-04 2017-12-22 致象尔微电子科技（上海）有限公司 一种管理和查找内存页框属性的方法

Also Published As

Publication number Publication date
KR19980085088A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
KR920005280B1 (ko) 고속 캐쉬 시스템
US6356990B1 (en) Set-associative cache memory having a built-in set prediction array
US5210842A (en) Data processor having instruction varied set associative cache boundary accessing
US4602368A (en) Dual validity bit arrays
EP0381323B1 (en) Method and apparatus for increasing the data storage rate of a computer system
US6874077B2 (en) Parallel distributed function translation lookaside buffer
KR920005292B1 (ko) 캐시메모리를 갖는 마이크로 프로세서
US8775740B2 (en) System and method for high performance, power efficient store buffer forwarding
US6535959B1 (en) Circuit and method for reducing power consumption in an instruction cache
JPH08101797A (ja) 変換索引バッファ
JPH06222996A (ja) 高速仮想−物理アドレス変換及びキャッシュタグ照合方法及びシステム
CN101213526A (zh) 阻止针对存储器中同一页的多次转译后备缓冲器存取
US5638537A (en) Cache system with access mode determination for prioritizing accesses to cache memory
US6044447A (en) Method and apparatus for communicating translation command information in a multithreaded environment
US6385696B1 (en) Embedded cache with way size bigger than page size
US5854943A (en) Speed efficient cache output selector circuitry based on tag compare and data organization
EP0332908B1 (en) Cache memory having pseudo virtual addressing
KR100237744B1 (ko) 가상 메모리 시스템 및 그 프로세싱 방법
US5960456A (en) Method and apparatus for providing a readable and writable cache tag memory
US20040008552A1 (en) Cache memory and control method thereof
JPH10111832A (ja) メモリシステム
JPH02110646A (ja) メモリの先行読出し装置
KR100273303B1 (ko) 마이크로 프로세서의 캐시 히트 판별 회로
KR930004433B1 (ko) 직접제어가 가능한 캐쉬메모리
KR20040047398A (ko) 캐쉬 메모리를 이용한 데이터 억세스 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee