KR100237633B1 - 모뎀 수신단의 타이밍 제어장치 - Google Patents

모뎀 수신단의 타이밍 제어장치 Download PDF

Info

Publication number
KR100237633B1
KR100237633B1 KR1019970048423A KR19970048423A KR100237633B1 KR 100237633 B1 KR100237633 B1 KR 100237633B1 KR 1019970048423 A KR1019970048423 A KR 1019970048423A KR 19970048423 A KR19970048423 A KR 19970048423A KR 100237633 B1 KR100237633 B1 KR 100237633B1
Authority
KR
South Korea
Prior art keywords
signal
timing
error
signals
digital
Prior art date
Application number
KR1019970048423A
Other languages
English (en)
Other versions
KR19990026344A (ko
Inventor
박승균
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970048423A priority Critical patent/KR100237633B1/ko
Publication of KR19990026344A publication Critical patent/KR19990026344A/ko
Application granted granted Critical
Publication of KR100237633B1 publication Critical patent/KR100237633B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 디지털 데이터를 수신하는 모뎀에서 송,수신단 간의 샘플링 주파수의 위상차에 의해 발생하는 타이밍 편차로 인한 수신 데이터의 오차를 보상해주기 위한 모뎀 수신단의 타이밍 제어장치에 관한 것으로, 종래에는 피엘엘(PLL)의 오차로 인하여 이미 발생한 위상 차이에 인한 신호 편차를 보상할 수 없는 문제점이 있다. 따라서 본 발명은 수신되는 아날로그신호(Rx)를 디지탈 데이터로 변환시켜 출력하는 아날로그/디지탈 변환기(21)와, 상기 아날로그/디지탈 변환기(21)에서 출력되는 디지탈 데이터에 대하여 직교 변조를 행하여 얻어진 I,Q신호를 출력하는 변조부(22)와, 상기 변조부(22)에서 출력되는 I,Q신호를 이용하여 모뎀 송수신단의 타이밍 오차를 검출하는 타이밍 복구부(24)와, 상기 타이밍 복구부(24)에서 검출한 타이밍 오차를 누적시키는 적분기(25)와, 상기 변조부(22)에서 출력되는 I,Q신호와 상기 적분기(25)에서 누적한 타이밍 오차를 이용하여 송수신 신호간의 오차를 보상하고 그 보상된
Figure 1019970048423_B1_M0001
신호를 각각 출력하는 디지탈 보간기(23)와, 상기 디지탈 보간기(23)에서 출력되는
Figure 1019970048423_B1_M0001
신호에 대하여 전송매체로 인한 왜곡을 보상한 Ieq,Qeq신호를 출력하는 등화기(26)와, 상기 등화기(26)에서 보상된 신호로 부터 가장 편차가 작은 신호를 추출하고 그 추출된 신호를 출력하는 슬라이서부(28)와, 상기 슬라이서부(28)로 입력되는 신호와 그로부터 출력되는 신호의 캐리어 주파수 차이를 구하는 캐리어 복구부(29)와, 상기 캐리어 복구부(29)에서 구한 오차를 누적하는 적분기(30)와, 상기 적분기(30)에 누적된 오차를 이용하여 등화기(26)로 부터 입력되는 Ieq, Qeq신호의 캐리어 주파수 위상차에 의한 회전(rotation)을 보상하고, 그 보상된 Irot, Qrot신호를 상기 슬라이서부(28)로 출력하는 보상부(27)를 구성하여 모뎀의 송수신시 타이밍 오차에 대한 신호 편차를 보상할 수 있도록 하여 입력단측의 아날로그/디지탈 변환기의 구조를 간단히 구성할 수 있고, 미리 발생한 신호 편차도 보상할 수 있도록 한 것이다.

Description

모뎀 수신단의 타이밍 제어장치
본 발명은 디지탈 데이터를 수신하는 모뎀에서 송수신단 간의 샘플링 주파수의 위상차에 의해 발생하는 타이밍 편차로 인한 수신 데이터의 오차를 보상해주기 위한 모뎀 수신단의 타이밍 제어장치에 관한 것으로, 특히 디지탈 보간기를 이용하여 송신 모뎀과 수신 모뎀의 타이밍 차이에 의한 신호 편차를 보상할 수 있도록 하여 아날로그/디지탈 변환기의 구조를 간단화시킨 모뎀 수신단의 타이밍 제어장치에 관한 것이다.
도 1은 종래 모뎀 수신단의 타이밍 제어장치에 대한 블록 구성도로서, 이에 도시된 바와같이, 입력되는 아날로그의 수신신호(Rx)를 디지털 데이터로 변환시켜 출력하는 아날로그/디지탈 변환기(11)와, 상기 아날로그/디지탈 변환기(11)에서 출력되는 디지탈 데이터를 직각(Quadrature) 변조를 행하여 출력하는 복조기(12)와, 상기 복조기(12)에서 출력되는 신호를 T(보드 레이트)/n(샘플링횟수)로 샘플링하여 출력하는 샘플링 스위치(13)와, 상기 샘플링 스위치(13)를 거쳐 샘플링된 신호에 대하여 전송매체와 전화선 상태에 의해 발생되는 왜곡을 보상한 후 I,Q신호를 출력하는 등화기(14)와, 상기 등화기(14)에서 출력되는 I,Q신호중 1보드중 피크에 있는 신호보다 먼저 입력된 신호에 대하여 I2+Q2 을 연산하여 출력하는 제1연산부(15)와, 상기 등화기(14)에서 출력되는 I,Q신호중 1보드중 피크에 있는 신호보다 나중에 입력된 신호에 대하여 I2+Q2 을 연산하여 출력하는 제2연산부(16)와, 상기 제1연산부(15) 또는 상기 제2연산부(16)을 선택하는 선택 스위치(17)와, 상기 제1연산부(15)에서 전달되는 신호를 비반전단자(+)로 입력받고 제2연산부(16)에서 전달되는 신호를 반전단자(-)로 입력받아 두 신호를 더하여 신호의 차이를 구하는 가산기(18)와, 상기 가산기(18)에서 출력되는 오차를 가지고 수신단의 샘플링 주파수를 조정하여 상기 아날로그/디지탈 변환기(11)의 샘플링 펄스를 제어하는 피엘엘(19)로 구성된다.
이와같이 구성된 종래 기술에 대하여 상세히 살펴보면 다음과 같다.
수신되는 아날로그 신호(Rx)를 아날로그/디지탈 변환기(11)에서 입력받아 디지탈 데이터로 변환시켜 복조기(12)로 제공한다.
그러면 상기 복조기(12)는 아날로그/디지탈 변환기(11)에서 출력되는 디지탈 데이터에 대하여 직교 변조를 행하여 출력하면, 샘플링 스위치(13)에서 T/n으로 샘플링하여 등화기(14)로 출력한다.
상기에서 T는 보드 레이트(Baud Rate)이고, n은 1보드 레이트당 샘플링 횟수로 n≥3이다.
상기 샘플링 스위치(13)를 통해 샘플링된 값을 입력받은 등화기(14)는 전송매체와 전화선 상태에 의해 발생되는 왜곡을 보상한 후 I,Q신호를 출력시킨다.
여기서 I신호는 In-Phase 신호이고, Q신호는 Quadrature-Phase 신호이다.
이때 선택 스위치(17)는 등화기(14)에서 출력되는 1 보오드중 피크에 있는 신호보다 먼저 입력된 I,Q신호를 제1연산부(15)로 보내고, 나중에 들어온 I,Q신호를 제2연산부(16)로 보낸다.
그러면 상기 제1연산부(15)는 먼저 들어온 I,Q신호를 이용하여 I2+Q2 를 연산하여 가산기(18)의 비반전단자(+)로 제공하고, 상기 제2연산부(16)는 나중에 들어온 I,Q신호를 이용하여 I2+Q2 를 연산하여 상기 가산기(18)의 반전단자(-)로 제공한다.
이에 상기 가산기(18)는 비반전단자(+)와 반전단자(-)로 입력되는 두 신호의 차를 구하여 피엘엘(19)로 출력한다.
따라서 상기 피엘엘(19)은 두 신호의 차를 가지고 상기 아날로그/디지탈 변환기(11)의 샘플링 펄스를 제어하여 송신 타이밍과 수신 타이밍을 일치시킨다.
그러나, 상기에서와 같은 종래기술에서 피엘엘을 통하여 아날로그/디지탈 변환기의 샘플링을 제어하여 모뎀의 송신단과 수신단의 샘플링 주파수의 위상차로 인한 신호의 편차를 보상하지만 피엘엘의 오차로 인하여 이미 발생한 위상차로 인한 신호 편차를 보상할 수 없는 문제점이 있고, 또한 하드웨어적으로 아날로그/디지탈 변환기의 샘플링을 제어하여야 하므로 아날로그/디지탈 변환기의 구조가 복잡해지는 문제점이 있다.
따라서 상기에서와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 디지탈 보간기를 이용하여 모뎀의 송신단과 수신단의 타이밍 차이로 인한 신호 편차를 보상하도록 하여 아날로그/디지탈 변환기의 제어를 하드웨어적으로 행하지 않도록 한 모뎀 수신단의 타이밍 제어장치를 제공함에 있다.
본 발명의 다른 목적은 디지탈 보간기를 이용하여 모뎀의 송신단과 수신단 간의 신호 편차를 보상함으로써 아날로그/디지탈 변환기를 구조를 간단히 구성할 수 있도록 한 모뎀 수신단의 타이밍 제어장치를 제공함에 있다.
본 발명의 또 다른 목적은 이미 발생된 신호 편차를 디지탈 보간기로 보상할 수 있도록 한 모뎀 수신단의 타이밍 제어장치를 제공함에 있다.
도 1은 종래 모뎀 수신단의 타이밍 제어장치에 대한 블록 구성도.
도 2는 본 발명 모뎀 수신단의 타이밍 제어장치에 대한 블록 구성도.
*** 도면의 주요부분에 대한 부호의 설명 ***
21 : 아날로그/디지탈 변환기 22 : 변조부
23 : 디지탈 보간기 24 : 타이밍 복구부
25,30 : 적분기 26 : 등화기
27 : 곱셈기 28 : 슬라이서부
29 : 캐리어 복구부
상기 목적을 달성하기 위한 본 발명은 수신되는 아날로그신호를 디지탈 데이터로 변환시켜 출력하는 아날로그/디지탈 변환기와, 상기에서 출력되는 디지탈 데이터를 직교 변조를 행하여 얻어진 I,Q신호를 출력하는 변조부와, 상기에서 출력되는 I,Q신호를 이용하여 모뎀 송수신단의 타이밍 오차를 검출하는 타이밍 복구부와, 상기에서 검출한 타이밍 오차를 누적시키는 적분기와, 상기 변조부에서 출력되는 I,Q신호와 상기 적분기에서 누적한 타이밍 오차를 이용하여 송수신 신호간의 오차를 보상하는 디지탈 보간기와, 상기에서 출력되는 신호에 대하여 전송매체로 인한 왜곡을 보상하여 출력하는 등화기와, 상기 등화기에서 보상된 신호로 부터 가장 편차가 작은 신호를 추출하고 그 추출된 신호를 출력하는 슬라이서부와, 상기 슬라이서부로 입력되는 신호와 그로부터 출력되는 신호의 캐리어 주파수 차이를 구하는 캐리어 복구부와, 상기 캐리어 복구부에서 구한 오차를 누적하는 적분기와, 상기 적분기에 누적된 오차를 이용하여 등화기로 부터 입력되는 신호의 캐리어 주파수 위상차에 의한 회전(rotation)을 보상하고, 그 보상된 신호를 상기 슬라이서부(28)로 출력하는 보상부를 구비한 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 상세히 살펴보면 다음과 같다.
도 2는 본 발명 모뎀 수신단의 타이밍 제어장치에 대한 블록 구성도로서, 이에 도시한 바와같이, 수신되는 아날로그신호(Rx)를 디지탈 데이터로 변환시켜 출력하는 아날로그/디지탈 변환기(21)와, 상기 아날로그/디지탈 변환기(21)에서 출력되는 디지탈 데이터에 대하여 직교 변조를 행하여 얻어진 I,Q신호를 출력하는 변조부(22)와, 상기 변조부(22)에서 출력되는 I,Q신호를 이용하여 모뎀 송수신단의 타이밍 오차를 검출하는 타이밍 복구부(24)와, 상기 타이밍 복구부(24)에서 검출한 타이밍 오차를 누적시키는 적분기(25)와, 상기 변조부(22)에서 출력되는 I,Q신호와 상기 적분기(25)에서 누적한 타이밍 오차를 이용하여 송수신 신호간의 오차를 보상하고 그 보상된
Figure 1019970048423_B1_M0001
신호를 각각 출력하는 디지탈 보간기(23)와, 상기 디지탈 보간기(23)에서 출력되는
Figure 1019970048423_B1_M0005
신호에 대하여 전송매체로 인한 왜곡을 보상한 Ieq,Qeq신호를 출력하는 등화기(26)와, 상기 등화기(26)에서 보상된 신호로 부터 가장 편차가 작은 신호를 추출하고 그 추출된
Figure 1019970048423_B1_M0003
신호를 출력하는 슬라이서부(28)와, 상기 슬라이서부(28)로 입력되는 신호와 그로부터 출력되는 신호의 캐리어 주파수 차이를 구하는 캐리어 복구부(29)와, 상기 캐리어 복구부(29)에서 구한 오차를 누적하는 적분기(30)와, 상기 적분기(30)에 누적된 오차를 이용하여 등화기(26)로 부터 입력되는 Ieq, Qeq신호의 캐리어 주파수 위상차에 의한 회전(rotation)을 보상하고, 그 보상된 Irot, Qrot신호를 상기 슬라이서부(28)로 출력하는 보상부(27)로 구성한다.
이와같이 구성된 본 발명의 동작 및 작용 효과에 대하여 상세히 설명하면 다음과 같다.
수신되는 아날로그 신호(Rx)가 아날로그/디지탈 변환기(21)로 입력되면, 상기 아날로그/디지탈 변환기(21)는 아날로그 신호를 디지탈 데이터로 변환시켜 변조부(22)로 출력한다.
이에 상기 변조부(22)는 입력되는 디지탈 데이터를 직교 변조를 행하여 양자화된 I,Q신호를 디지탈 보간기(23)와 타이밍 복구부(24)로 각각 제공한다.
그러면 상기 타이밍 복구부(24)는 입력되는 I,Q신호로 부터 송,수신 모뎀간의 타이밍 오차를 검출하여 적분기(25)로 출력한다.
이에 따라 상기 적분기(25)는 타이밍 복구부(24)로 부터 출력되는 타이밍 오차를 받아 누적하다가 어느정도 누적되면 상기 디지탈 보간기(23)로 출력한다.
상기 디지탈 보간기(23)는 적분기(25)에 의해 누적된 타이밍 오차를 이용하여 변조부(22)로 부터 입력되는 I,Q신호의 타이밍 오차에 신호 편차를 보상하고, 그 보상된
Figure 1019970048423_B1_M0005
신호를 등화기(26)로 출력한다.
그러면 상기 등화기(26)는 입력된
Figure 1019970048423_B1_M0005
신호에 대하여 전송매체로 인한 왜곡(Distortion)을 보상하고, 그 왜곡이 보상된 Ieq, Qeq 신호를 보상부(27)로 출력한다.
상기 왜곡이 보상된 Ieq, Qeq 신호를 보상부(27)에서 입력받아 캐리어 주파수의 위상차에 의한 회전을 보상한 후 그 회전을 보상한 Irot,Qrot 신호를 슬라이서부(28)로 출력한다.
이에 따라 상기 슬라이서부(28)는 보상한 Irot,Qrot 신호중 가장 편차가 적은 신호를 추출하고, 그 추출한
Figure 1019970048423_B1_M0009
신호를 캐리어 복구부(29)로 출력한다.
상기 캐리어 복구부(29)는 보상부(27)로 부터 슬라이서부(28)로 입력되는 Irot, Qrot 신호를 받아들이고, 또한 상기 슬라이서부(28)에서 출력되는
Figure 1019970048423_B1_M0009
신호를 각각 받아들인다.
이렇게 상기 슬라이서부(28)로 입출력되는 신호의 타이밍 차이에 의한 신호 편차를 캐리어 복구부(29)에서 구하여 적분기(30)로 출력한다.
그러면 상기 적분기(30)는 신호 편차를 적분하여 보상부(27)로 출력한다.
따라서 상기 보상부(27)는 적분기(30)로 부터 제공되는 신호 편차에 의한 회전을 보상하고, 그 보상된 Irot, Qrot 신호를 슬라이서부(28)로 출력한다.
상기에서 타이밍 복구부(24)에 의한 타이밍 오차는 적분기(25)를 거쳐 디지탈 보간기(23)로 입력되면, 상기 디지탈 보간기(23)에 의해 디지탈 보간으로 송,수신 타이밍 오차로 발생한 신호 편차를 보상하는데, 이는 다음과 같은 방법으로 실시한다.
송신 신호의 타이밍과 수신 신호의 타이밍 편차를 △t라고 가정하면, 타이밍 편차에 의한 보상은 다음의 식으로 가능하다.
Figure 1019970048423_B1_M0011
여기서, f(n)(t) 는 f(t) 의 n차 미분값이다.
상기 식(1)에서와 같은 타이밍 편차에 의한 보상은 FIR 필터로 가능하다.
이상에서와 같은 동작에 의하여 모뎀의 송수신되는 신호의 타이밍 오차로 인한 신호 편차를 보상한다.
상술한 바와 같이, 본 발명은 디지탈 보간기를 이용하여 모뎀의 송신과 수신시 타이밍 오차로 인한 신호 편차를 보상함으로써 수신측에 있는 아날로그/디지탈 변환기를 하드웨어적으로 제어할 필요가 없어서 아날로그/디지탈 변환기의 구조를 간단히 구성할 수 있고, 이미 발생된 타이밍 차이에 의한 신호 편차를 디지탈 보간기를 이용하여 보간할 수 있도록 한 효과가 있다.

Claims (2)

  1. 수신되는 아날로그신호를 디지탈 데이터로 변환시켜 출력하는 아날로그/디지탈 변환기와, 상기 아날로그/디지탈 변환기에서 출력되는 디지탈 데이터에 대하여 직교 변조를 행하여 얻어진 양자화된 I,Q신호를 출력하는 변조부와, 상기 변조부에서 출력되는 I,Q신호와 송신하는 신호의 타이밍 오차를 검출하는 타이밍 복구부와, 상기에서 검출한 타이밍 오차를 누적시키는 적분기와, 상기의 타이밍 오차를 이용하여 상기 변조부에서 출력되는 I,Q신호의 신호 편차를 보상하는 디지탈 보간기와, 상기 디지탈 보간기에서 출력되는 신호에 대하여 전송매체로 인한 왜곡을 보상하는 등화기와, 상기 등화기에서 보상된 신호로 부터 가장 편차가 작은 신호를 추출하는 슬라이서부와, 상기 슬라이서부로 입력되는 신호와 그로부터 출력되는 신호의 캐리어 주파수 차이를 구하는 캐리어 복구부와, 상기 캐리어 복구부에서 구한 오차를 누적하는 적분기와, 상기 적분기에 누적된 오차를 이용하여 등화기로 부터 입력되는 신호의 캐리어 주파수 위상차에 의한 회전(rotation)을 보상하여 상기 슬라이서부로 출력하는 보상부로 구성된 것을 특징으로 하는 모뎀 수신단의 타이밍 제어장치.
  2. 제1항에 있어서, 디지탈 보간기는 FIR필터를 실현 할 수 있도록 한 모뎀 수신단의 타이밍 제어장치.
KR1019970048423A 1997-09-24 1997-09-24 모뎀 수신단의 타이밍 제어장치 KR100237633B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970048423A KR100237633B1 (ko) 1997-09-24 1997-09-24 모뎀 수신단의 타이밍 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970048423A KR100237633B1 (ko) 1997-09-24 1997-09-24 모뎀 수신단의 타이밍 제어장치

Publications (2)

Publication Number Publication Date
KR19990026344A KR19990026344A (ko) 1999-04-15
KR100237633B1 true KR100237633B1 (ko) 2000-01-15

Family

ID=19521570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048423A KR100237633B1 (ko) 1997-09-24 1997-09-24 모뎀 수신단의 타이밍 제어장치

Country Status (1)

Country Link
KR (1) KR100237633B1 (ko)

Also Published As

Publication number Publication date
KR19990026344A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US4320517A (en) Method and device for effecting the initial adjustment of the clock in a synchronous data receiver
US5008903A (en) Adaptive transmit pre-emphasis for digital modem computed from noise spectrum
KR940005386B1 (ko) 통신 시스템의 신호 분산 특성을 결정하기 위한 장치 및 방법
US5793821A (en) Timing Recovery using group delay compensation
US7769122B2 (en) Timing recovery circuit
JPS6251319A (ja) モデム受信機における利得調節方法
EP0716528A3 (en) Acquisition of carrier phase and symbol timing through joint estimation of phase and timing adjustments
US6278746B1 (en) Timing recovery loop circuit in a receiver of a modem
US6707868B1 (en) Apparatus for recovering timing of a digital signal for a transceiver
KR100653181B1 (ko) 주파수 옵셋 보상 기능을 가지는 넌­코히런트 동기직접변환 수신 장치
US5541967A (en) Fast symbol synchronization for use in conditioning a receiving modem
KR100237633B1 (ko) 모뎀 수신단의 타이밍 제어장치
KR100535774B1 (ko) 직류 오차/이득 불일치/위상 불일치 보상 장치 및 그를이용한 보상 시스템
US6269118B1 (en) Signal carrier recovery process
AU2005251078B2 (en) Receiver and method for wireless communications terminal
US6917657B2 (en) Reduced MIPS pulse shaping filter
US7463692B2 (en) Device and method for symbol clock recovery in digital television
KR100387234B1 (ko) Ｉ/ｑ 부정합 오차를 고려한 채널추정 장치 및 이를구비한 디지털 신호 수신기
KR100346783B1 (ko) 보간 필터를 사용한 타이밍 복원장치 및 방법
KR0139173B1 (ko) 양자화손실 감소를 위한 블라인드등화장치 및 등화계수계산방법
KR20060015306A (ko) 수신된 데이터의 위상을 추적하는 위상 추적기, 이러한위상 추적기를 포함하는 시스템, 디바이스, 프로세서, 위상추적 방법 및 프로세서 프로그램 제품
RU2039416C1 (ru) Цифровой адаптивный приемник дискретных сигналов
EP0612167A2 (en) Method and apparatus for accurately estimating a clock frequency and for simulating a precision clock oscillator
EP3433952B1 (en) Timing recovery apparatus and method in direct-detection receivers
KR100262154B1 (ko) 위성통신시스템용 채널모뎀의 복조장치에서 데이터송출신호 발생방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee