KR100236827B1 - Cross-bar matrix switching device of atm switching system - Google Patents
Cross-bar matrix switching device of atm switching system Download PDFInfo
- Publication number
- KR100236827B1 KR100236827B1 KR1019970002204A KR19970002204A KR100236827B1 KR 100236827 B1 KR100236827 B1 KR 100236827B1 KR 1019970002204 A KR1019970002204 A KR 1019970002204A KR 19970002204 A KR19970002204 A KR 19970002204A KR 100236827 B1 KR100236827 B1 KR 100236827B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- unit
- atm
- switching
- input
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
본 발명은 비동기 전송 모드(ATM) 교환기의 크로스바 매트릭스 스위칭 장치에 관한 것으로, 특히 4096×4096 ATM 교환기에서 크로스 방식을 사용한 매트릭스 구조와, 광케이블을 사용하여 스위칭 장치의 입/출력 링크 수를 최소화 시키므로써, 기존의 사이즈 증가 등의 문제를 해결하며, 교환기의 용량에 따라 그에 맞게 구조의 축소 및 확대가 용이하여 사용 잇점이 높은 4096×4096 ATM 크로스바 매트릭스 스위칭 장치에 관한 것이다.The present invention relates to a crossbar matrix switching device of an asynchronous transfer mode (ATM) exchange. In particular, a matrix structure using a cross method in an 4096 × 4096 ATM switch and an optical cable are used to minimize the number of input / output links of the switching device. The present invention relates to a 4096 × 4096 ATM crossbar matrix switching device, which solves the problem of increasing the size of the existing device, and has a high use advantage because the structure can be easily reduced and expanded according to the capacity of the exchange.
Description
본 발명은 비동기 전송 모드(이하 ATM이라 칭한다) 교환기의 크로스바 매트릭스 스위칭 장치에 관한 것으로, 특히 4096×4096 ATM 교환기에서 크로스 방식을 사용한 매트릭스 구조와, 광케이블을 사용하여 입/출력 링크 수를 최소화 시킨 4096×4096 ATM 크로스바 매트릭스 스위칭 장치에 관한 것이다.The present invention relates to a crossbar matrix switching device of an asynchronous transmission mode (hereinafter referred to as ATM) switch, and more particularly, to a 4096 × 4096 ATM switch having a matrix structure using a cross method, and an 4096 which minimizes the number of input / output links using an optical cable. 4096 ATM crossbar matrix switching device.
현재 상기 대용량 ATM 교환기는 1996년 부터 2000년 사이에 구현될 광대역 종합정보통신망(B-ISDN)의 핵심 노드가 되는 4096×4096 STM-1급 포트(640Gbps)를 가지는 ATM 교환 시스템으로써, 기존의 의사 동기식 디지탈 계위(PDH) 전송선로를 이용한 ATM 기본 접속 및 동기식 디지탈 계위(SDH) 전송 선로의 수용이 가능하며, ATM 통신망의 셀 단위 전송 능력 및 복수의 가상 연결 설정 능력을 이용하여 많은 ATM 가입자를 직접 수용할 수 있으며, 또한 중소형 ATM 교환기 사이의 상호 연결 기능을 수행할 수 있는 ATM 교환기를 말한다.Currently, the high-capacity ATM switch is an ATM switching system having a 4096 × 4096 STM-1 level port (640Gbps), which is a core node of a broadband integrated information network (B-ISDN) to be implemented between 1996 and 2000. ATM basic access using synchronous digital hierarchy (PDH) transmission line and synchronous digital hierarchy (SDH) transmission line can be accommodated, and many ATM subscribers can be directly transferred by using cell-to-cell transmission capability and multiple virtual connection establishment capability of ATM network. It refers to an ATM exchange that can accommodate and can also serve as an interconnection between small and medium ATM exchanges.
현재 B-ISDN 망에서는 가입자 링크로 2.048Mbps, 44.736Mbps, 155.52Mbps 또는 622.080Mbps 등을 고려하고 있으며, 국간 전송 링크로는 155.52Mbps, 622Mbps, 2.5Gbps 등을 고려하고 있다.Currently, B-ISDN network considers 2.048Mbps, 44.736Mbps, 155.52Mbps, or 622.080Mbps as a subscriber link, and considers 155.52Mbps, 622Mbps, 2.5Gbps, etc. as a transmission link between stations.
이러한 많은 가입자 링크 및 국간 전송 링크를 수용하기 위해서는 640Gbps 이상의 데이타 처리 용량을 가지는 대용량 ATM 교환기가 필요로 되고 있다.In order to accommodate such a large number of subscriber links and inter-station transmission links, a large-capacity ATM switch having a data processing capacity of 640 Gbps or more is required.
이러한 필요에 따라 셀 단위로 스위칭을 수행하는 현재까지의 제안되어진 스위치 구조들은 1024×1024 까지의 처리용량을 갖는 스위치 구조까지는 구현할 수 있었으나, 셀 스위칭 지연, 단위 스위치의 처리 능력등의 제한으로 인해 4096×4096 이상의 처리용량을 가지는 대용량 ATM 스위치에는 적합하지 않다고 보고되고 있다.According to this need, the proposed switch structures that perform switching on a cell-by-cell basis can be implemented up to a switch structure having a processing capacity of 1024 × 1024, but due to limitations of cell switching delay and processing power of a unit switch, 4096 It is reported that it is not suitable for a large capacity ATM switch having a processing capacity of 4096 or more.
따라서 상기 단점을 보완하기 위해 현재 일본등지에서는 비트 슬라이스 기법을 이용하여 1024×1024 이상의 대용량 스위치를 구현하고 있으나, 이 기법은 비트단위의 처리 방식으로 인해 스위칭 장치의 사이즈가 너무 커지는 등의 단점이 있다.Therefore, in order to make up for the above disadvantages, in Japan, a large-capacity switch of 1024 × 1024 or more is implemented by using a bit slice technique, but this technique has a disadvantage such that the size of the switching device becomes too large due to the bit-wise processing method. .
본 발명은 상술한 바와 같은 종래 문제점을 해결하기 위해, ATM 기반 초고속 정보 통신망의 핵심 노드로 사용될 비트 슬라이스 기법을 사용하지 않고 크로스바 매트릭스 구조를 이용하여 대용량 ATM 교환기의 스위치 구조를 구현하는 것을 목적으로 한다.The present invention aims to implement a switch structure of a large-capacity ATM switch using a crossbar matrix structure without using a bit slice technique to be used as a core node of an ATM-based high-speed information network in order to solve the above-described problems. .
제1도는 본 발명에 의한 ATM 교환기의 크로스바 매트릭스 스위칭 장치 외형도.1 is an external view of a crossbar matrix switching device of an ATM exchange according to the present invention.
제2도는 제1도의 입력부에 대한 역다중화부 상세 블럭도.2 is a detailed block diagram of the demultiplexer for the input unit of FIG.
제3도는 제1도의 스위칭부에 대한 상세 구성도.3 is a detailed configuration diagram of the switching unit of FIG.
제4도는 제1도의 출력부에 대한 다중화부 상세 블럭도.4 is a detailed block diagram of a multiplexer for the output unit of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
100 : 크로스바 매트릭스 스위치 10 : 광/전기 변환기100: crossbar matrix switch 10: optical / electrical converter
11 : 역다중화기 12, 32 : STM-1급 물리계층부11:
13, 31 : ATM 계층부 14, 30 : 라우팅 테이블부13, 31:
20 : 32×32 스위치 엘리먼트 21 : 버스 중재기20: 32 × 32 switch element 21: bus arbiter
33 : 다중화기 34 : 전기/광 변환기33: multiplexer 34: electrical / optical converter
상기와 같은 목적을 달성하기 위해 본 발명에서 구현하는 스위칭 장치는 광케이블을 통해 입력된 신호를 처리하여 스위칭에 필요한 라우팅 태그를 할당하는 입력부와;In order to achieve the above object, a switching device embodying the present invention includes an input unit for processing a signal input through an optical cable and assigning a routing tag for switching;
크로스바 매트릭스 구조를 이루며, 버퍼를 내장한 엘리먼트 스위치와, 버스 중재기를 구비하여 상기 입력부에서 처리된 신호를 판별해 스위칭되어야만 하는 신호에 대해서 스위칭을 행하는 스위칭부와;A switching unit configured to form a crossbar matrix structure, having an element switch having a built-in buffer, and a bus arbiter for discriminating a signal processed by the input unit and switching a signal to be switched;
상기 스위칭부를 통해 스위칭된 신호를 처리하여 광케이블을 통해 출력하는 출력부를 구비하는 것을 특징으로 한다.It characterized in that it comprises an output unit for processing the signal switched through the switching unit for output through the optical cable.
상기 각 부에서 상기 입력부는 역다중화부로, 광케이블을 통해 입력된 광 신호를 전기적인 신호로 변환하는 광/전기 변환기와,Wherein the input unit is a demultiplexer, an optical / electrical converter for converting the optical signal input through the optical cable into an electrical signal,
상기 광/전기 변환기를 통해 전기적인 신호로 변환된 신호를 1 : 16의 전기신호로 역다중화시키는 역다중화기와,A demultiplexer for demultiplexing a signal converted into an electrical signal through the optical / electric converter into an electrical signal of 1:16;
상기 역다중화기를 통해 역다중화된 신호에 대해, 신호의 생성과 종단, 셀 추출/매핑, 휴지 셀 처리 및 헤더오류 검사합 생성에 관한 기능을 수행하는 STM-1급 물리계층부와,An STM-1 class physical layer unit which performs functions related to signal generation and termination, cell extraction / mapping, idle cell processing, and header error checksum generation for the demultiplexed signal through the demultiplexer;
상기 물리계층부를 거친 신호에 대해 ATM 셀 생성/종단 및 비할당 셀과 휴지 셀의 생성/제거, 셀 헤더 변환을 수행하는 ATM 계층으로 부터 비할당 셀과 휴지 셀을 제외한 순수 ATM 셀만을 추출하는 ATM 계층부, 및ATM which extracts only pure ATM cells excluding unallocated and idle cells from the ATM layer performing ATM cell generation / termination, generation / deletion of unassigned cells and idle cells, and cell header transformation for signals passing through the physical layer; Hierarchical section, and
상기 ATM 계층부를 거친 신호에 대해 이 신호의 헤더값을 참조하여 스위칭에 필요한 라우팅 태그를 붙이는 라우팅 테이블부를 포함하여 구성되고;A routing table section for attaching a routing tag necessary for switching with respect to a signal passing through the ATM layer section with reference to a header value of the signal;
상기 스위칭부는 복수의 입/출력 라인과, 내부에 버퍼를 가지며, 상기 역다중화부를 통해 입력된 신호에서 할당된 라우팅 태그를 참조하여, 이 신호의 스위칭을 행하는 스위치 엘리먼트와,The switching unit has a plurality of input / output lines, a buffer therein, a switch element for switching the signal by referring to the routing tag assigned from the signal input through the demultiplexer;
상기 스위치 엘리먼트를 통해 스위칭된 신호에 대해 우선 순위가 가장 높은 신호를 먼저 처리하거나, 또는 순차적으로 신호를 전달하는 버스 중재기를 포함하여 구성되고;A bus arbiter for first processing a signal having the highest priority with respect to a signal switched through the switch element, or sequentially transmitting a signal;
상기 출력부는 다중화부로 상기 스위칭부에서 출력된 신호를 입력받는 라우팅 테이블부와,The output unit is a routing table unit for receiving a signal output from the switching unit to the multiplexer;
상기 라우팅 테이블부에서 출력된 신호에 대해 ATM 셀 생성/종단 및 비할당 셀과 휴지 셀의 생성/제거와, 순수 ATM 셀만을 추출하는 ATM 계층부와,An ATM layer unit for generating / removing ATM cell generation / termination and unassigned cells and idle cells for the signals output from the routing table unit, and extracting only pure ATM cells;
상기 ATM 계층부를 통해 역다중화된 신호에 대해 신호의 생성과 종단, 셀 추출/매핑, 휴지 셀 처리 및 헤더오류 검사합 생성에 관한 기능을 수행하는 STM-1급 물리 계층부와,An STM-1 class physical layer unit that performs functions related to signal generation and termination, cell extraction / mapping, idle cell processing, and header error checksum generation for the demultiplexed signal through the ATM layer unit;
상기 물리계층부를 거친 신호에 대해 16 : 1 다중화를 통해 하나의 신호로 출력하는 다중화기, 및A multiplexer for outputting one signal through a 16: 1 multiplexing on the signal passing through the physical layer unit, and
상기 다중화기를 통해 출력된 전기적 신호를 광신호로 변환하는 전기/광 변환기를 포함하여 구성되는 것을 특징으로 한다.And an electrical / optical converter for converting the electrical signal output through the multiplexer into an optical signal.
상술한 목적, 특징 및 장정은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.The above objects, features, and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명이 실시되는 대용량 ATM 교환기 스위치의 전체 외형을 나타내는 도면으로, 4096×4096 크로스바 매트릭스 스위치(100) 구조를 위한 외부 입/출력 인터페이스로 각각 256개(#1∼#256)의 입력과 출력을 가진다.1 is a view showing the overall appearance of a large-capacity ATM switch switch in which the present invention is implemented, each of 256 (# 1 to # 256) inputs to an external input / output interface for the 4096 × 4096
이때 상기 광케이블은 2.5Gbps의 케이블을 사용한다.At this time, the optical cable uses a cable of 2.5Gbps.
그리고 상기 매트릭스 스위치 구조는 광케이블을 통해 입력된 신호를 처리하는 입력부와; 상기 입력부에서 처리된 신호를 스위칭하는 스위칭부와; 상기 스위칭부를 통해 스위칭된 신호를 처리하여 출력하는 출력부 구조를 가진다.The matrix switch structure includes an input unit for processing a signal input through an optical cable; A switching unit for switching a signal processed by the input unit; It has an output unit structure for processing and outputting the signal switched through the switching unit.
세부적으로는 입력부는 역다중화부를 들 수 있고, 스위칭부는 4096×4096 크로스바 매트릭스 구조의 스위칭부를 들 수 있으며, 출력부로는 다중화부를 들 수 있다.In detail, the input unit may include a demultiplexer, the switching unit may include a switching unit having a 4096 × 4096 crossbar matrix structure, and the output unit may include a multiplexer.
제2도는 상기 제1도의 입력부인 역다중화부 상세도로, 광케이블을 통해 입력된 신호를 역다중화시켜 순수 ATM 데이타 셀에 대하여 라우팅 태그를 붙이는 구조를 나타낸다.FIG. 2 is a detailed view of the demultiplexer, which is an input unit of FIG. 1, and illustrates a structure in which a routing tag is attached to a pure ATM data cell by demultiplexing a signal input through an optical cable.
광케이블을 통해 입력된 광 신호를 전기적인 신호로 변환하는 광/전기 변환기(Optic to Electric Converter : O/E 변환기)(10)와;An optical to electric converter (O / E converter) 10 for converting an optical signal input through an optical cable into an electrical signal;
상기 광/전기 변환기(10)를 통해 전기적인 신호로 변환된 신호를 16개의 155Mbps의 전기 신호로 역다중화시키는 1 : 16 역다중화기(11)와;A 1:16 demultiplexer (11) for demultiplexing a signal converted into an electrical signal through the optical / electric converter (10) into 16 155 Mbps electrical signals;
상기 역다중화기(11)를 통해 역다중화된 신호에 대해 ‘ITU-T’ 권고에 따른 155.52Mbps 신호의 생성과 종단, 셀 추출/매핑, 휴지 셀 처리 및 헤더오류 검사합(HEC) 생성에 관한 기능을 수행하는 STM-1급 물리계층부(12)와;Function for generation and termination of 155.52 Mbps signal according to 'ITU-T' recommendation, cell extraction / mapping, idle cell processing and header error checksum (HEC) generation for demultiplexed signals through the demultiplexer (11) STM-1 class
상기 물리계층부(12)를 거친 신호에 대해 ATM 셀 생성/종단 및 비할당 셀과 휴지 셀의 생성/제거, 셀 헤더 변환을 수행하는 ATM 계층으로 부터 비할당 셀과 휴지 셀을 제외한 순수 ATM 셀만을 추출하는 ATM 계층부(13); 및A pure ATM cell excluding unassigned cells and dormant cells from an ATM layer that performs ATM cell generation / termination, generation / deletion of unassigned cells and idle cells, and cell header conversion for signals passed through the
상기 ATM 계층부(13)를 거친 신호에 대해 각 셀 헤더의 가상경로 식별자(Virtual Path Identifier : VPI)와, 가상채널 식별자(Virtual Channel Identifier : VCI)를 참조하여 셀의 스위칭에 필요한 라우팅 태그를 붙이는 라우팅 테이블부(14)를 포함하여 구성된다.A routing tag for switching a cell is attached to a signal that has passed through the
그리고 상기 각각의 라우팅 테이블부(14)에서는 각각 4라인씩의 신호가 출력되며, 상기와 같은 역다중화 구조는 이를 일조로 하여 4096개 라인 중 일부씩(본 발명에서는 32개 라인) 조를 이루는 입력단에 연결되며, 다음 입력단에 연결되는 역다중화부는 상기 구조와 동일 구조를 가진다.Each of the routing table 14 outputs a signal of four lines, and the demultiplexing structure as described above forms an input terminal forming a group of parts of 4096 lines (32 lines in the present invention). The demultiplexer connected to the next input terminal has the same structure as the above structure.
상기와 같은 상태로 출력된 신호는 제3도에 도시된 바와 같은 스위칭부인 크로스바 매트릭스 형태로 연결된 스위치에 입력되는 바, 이 스위치 구조는 32개의 STM-1급 입/출력 라인을 갖는 스위치 엘리먼트(SE)(20)가 4096개의 라인에 대해 32개 라인 씩 한조를 이루어 각각 연결되어 128개조를 이루고, 상기 각 스위치 엘리먼트(20)의 32개의 출력라인은 상기 스위치 엘리먼트(20)에서 버퍼링하고 있는 셀들 중에서 우선 순위가 가장 높은 셀을 먼저 처리하거나, 또는 순차적으로 셀을 전달하는 128개의 버스 중재기(21)를 통해 다중화부(다음부분에 설명됨)로 출력된다.The signal output in the above state is input to a switch connected in the form of a crossbar matrix, which is a switching unit as shown in FIG. 3. The switch structure has a switch element having 32 STM-1 input / output lines. (20) are connected to each other in a set of 32 lines for 4096 lines, respectively, to form 128 sets, and 32 output lines of each
이때 상기 각 스위치 엘리먼트(20)들은 내부에 각각 셀 버퍼(도면에는 도시하지 않음)를 포함하고 있으며, 이 셀 버퍼는 스위칭된 셀이 출력 공유버스를 통해 전달되기 위해 대기하고 있는 중인 셀을 버퍼링한다.In this case, each of the
상기와 같이 버스 중재기(21)를 통해 출력된 신호는 다시 출력부인 다중화부로 입력되어 광케이블을 거쳐 전송되는데, 이 다중화부는 제4도에 도시된 바와 같이 각각의 라우팅 테이블(30)을 통해 입력된 STM-1급 신호에 대해 ATM 셀 생성/종단 및 비할당 셀과 휴지 셀의 생성/제거, 셀 헤더 변환을 수행하는 ATM 계층으로 부터 비할당 셀과 휴지 셀을 제외한 순수 ATM 셀만을 추출하는 ATM 계층부(31)와;As described above, the signal output through the
상기 ATM 계층부(31)를 통해 역다중화된 신호에 대해 ‘ITU-T’ 권고에 따른 155.52Mbps 신호의 생성과 종단, 셀 추출/매핑, 휴지 셀 처리 및 헤더오류 검사합(HEC) 생성에 관한 기능을 수행하는 STM-1급 물리계층부(32)와;The generation and termination of the 155.52 Mbps signal according to the ITU-T recommendation for the demultiplexed signal through the
상기 물리계층부(32)를 거친 신호에 대해 16 : 1 다중화를 통해 하나의 신호로 출력하는 다중화기(33); 및A multiplexer (33) for outputting a signal through the 16: 1 multiplexing signal through the physical layer unit (32); And
상기 다중화기(33)를 통해 출력된 전기적 신호를 광신호로 변환하는 전기/광변환기(Electric to Optic Converter : O/E 변환기)(34)를 포함하여 구성된다.And an electric to optic converter (O / E converter) 34 for converting an electrical signal output through the
이와 같이 구성되는 다중화부 역시 상기 스위칭부의 버스 중재기(21) 출력에 일조씩 이루어 연결되며, 나머지 조들에 연결되는 다중화부 구조는 상기 구조와 동일 구조를 가진다.The multiplexer configured as described above is also connected to the output of the
이상과 같은 구조를 본 발명의 4096×4096 입/출력라인에 대해 연결되는 구체적인 예를 들면 도면에서도 알 수 있는 바와 같이, 다중화부 2개조가 일조를 이루어 스위칭부 내의 하나의 스위치 엘리먼트(20) 입력으로 연결되고, 이 스위치 엘리먼트(20)들은 일측 방향(예 : 가로)으로 동일한 입력을 인가받는 공유 버스에 각각 연결되며, 일측 방향(예 : 세로)으로 동일한 출력을 하는 공유 버스에 각각 연결된다.As can be seen from a specific example in which the structure described above is connected to the 4096 × 4096 input / output lines of the present invention, as shown in the drawing, two sets of multiplexing units form a group to input one
그리고 버스 중재기(21)의 출력 역시 32라인이므로 다중화부도 2개부씩 일조를 이루어 하나의 버스 중재기(21)에 연결된다.In addition, since the output of the
이러한 구조는 교환기의 스위칭 용량(즉 입/출력 라인 수)에 따라 축소 및 확대가 용이함을 볼 수 있다.It can be seen that this structure is easy to shrink and enlarge depending on the switching capacity of the exchange (ie the number of input / output lines).
상기와 같이 구현된 4096×4096 크로스바 매트릭스 구조의 스위칭 동작을 살펴보면, 2.5Gbps의 광케이블로 입력된 신호는 역다중화부의 광/전기 변환부(10)를 통해 전기적인 신호로 변환된 후, 역 다중화기(11)를 통해 1 : 16 다중화된다.Looking at the switching operation of the 4096 × 4096 crossbar matrix structure implemented as described above, the signal input to the 2.5Gbps optical cable is converted into an electrical signal through the optical /
이처럼 다중화된 신호는 물리계층부(12)와 ATM 계층부(13)를 통해 순수 ATM 셀만 추출된 다음 라우팅 테이블(14)에 입력되어 라우팅 태그를 할당받은 후, STM-1급 신호로써 스위칭부로 입력된다.The multiplexed signals are extracted only through pure ATM cells through the
이때 라우팅 태그부(14)에서 출력되는 신호는 하나의 라우팅 태그부(14) 당 4라인씩 출력되며, 이들은 4개조씩 한 조를 이루어 전체 16라인에서 신호를 출력한다. 그리고 이 16라인은 다시 2개조씩 일조를 이루어 스위칭부의 32×32 스위치 엘리먼트(20)와 연결된다.At this time, the signal output from the
이때 상기 스위치 엘리먼트(20)는 4096라인의 입력과, 4096라인의 출력을 위해 32라인 씩 일조를 이룬 128개가 사용되며, 이 입력 라인과 출력 라인은 격자 모양의 크로스 형태를 이루고 있다. 그리고 상기 128개의 스위치 엘리먼트(20) 출력 라인은 다시 32개의 입력을 갖는 버스 중재기(21)로 입력되며, 이 버스 중재기(21)는 4라인을 입력으로 하는 4개의 라우팅 테이블부(30)를 두개씩 일조로 이루어 32개의 출력을 받아들이도록 되어 있는 다중화부와 연결된다.At this time, the
따라서 16개의 STM-1급 전기 신호로 변환된 입력신호는 입력 공유 버스를 통해 같은 입력 공유 버스와 연결된 모든 스위치 엘리먼트 들에 동시에 입력된 다음 상기 라우팅 테이블부(14)에서 할당된 셀프 라우팅에 필요한 라우팅 태그를 참조한 스위치 엘리먼트들에 의해 스위칭이 행해진다.Therefore, the input signals converted into 16 STM-1 electrical signals are simultaneously input to all the switch elements connected to the same input sharing bus through the input sharing bus, and then the routing required for the self-routing allocated by the
상기와 같은 구조를 통해 스위칭 되어 내부 버퍼에 버퍼링된 각 셀은 버스 중재기(21)를 통해 같은 출력 라인과 연결된 모든 스위치 엘리먼트들 사이에서 우선 순위를 비교하거나 또는, 순차적으로 다중화부로 출력된다.Each cell switched through the structure as described above and buffered in the internal buffer is compared to priorities among all switch elements connected to the same output line through the
이어 다중화부에서는 다중화기(33)를 통해 16 : 1 다중화된 다음 전기/광 변화기(34)를 거쳐 광 신호로 변환되어져 최종적으로 다시 2.5Gbps 광케이블을 통해 스위칭 장치와 연결된 타 장치(도면에는 도시하지 않음)로 출력된다.Next, the
아울러 본 발명에서는 현재 급증하고 있는 대용량 ATM 교환기에서 사용되는 스위치 장치를 위해 4096×4096 크로스바 매트릭스 구조를 제안하였으나, 4096라인의 각 입/출력 라인이 필요치 않는 교환기에서는 상기 구조를 축소시킨 1024×1024 크로스바 매트릭스 스위칭 구조를 구현할 수 있음은 당연한 이치이다.In addition, the present invention proposes a 4096 × 4096 crossbar matrix structure for a switch device used in a rapidly increasing number of high-capacity ATM exchangers, but in a switch that does not require each input / output line of 4096 lines, the 1024 × 1024 crossbar is reduced. Naturally, a matrix switching structure can be implemented.
또한 앞으로 더 증가될 대용량의 교환기를 위해 본 발명의 스위칭 구조를 확대시킨 스위칭 구조 또한 용이하게 구현할 수 있음은 물론이다.In addition, it is also possible to easily implement a switching structure that extends the switching structure of the present invention for a large capacity exchanger to be further increased.
이상에서 상세히 설명한 바와 같이 본 발명은 대용량의 ATM 교환기에서 사용되는 스위칭 장치를 크로스바 매트릭스 구조를 이용하여 기존의 사이즈 증가 등의 문제를 해결하며, 교환기의 용량에 따라 그에 맞게 구조의 축소 및 확대가 용이하여 사용 잇점이 높다.As described in detail above, the present invention solves the problem of increasing the size of a switching device used in a large-capacity ATM exchanger by using a crossbar matrix structure, and easily reduces and enlarges the structure according to the capacity of the exchanger. Use benefits are high.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is disclosed for the purpose of illustration, those skilled in the art will be able to make various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and modifications belong to the following claims You will have to look.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970002204A KR100236827B1 (en) | 1997-01-27 | 1997-01-27 | Cross-bar matrix switching device of atm switching system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970002204A KR100236827B1 (en) | 1997-01-27 | 1997-01-27 | Cross-bar matrix switching device of atm switching system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980066562A KR19980066562A (en) | 1998-10-15 |
KR100236827B1 true KR100236827B1 (en) | 2000-01-15 |
Family
ID=19495549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970002204A KR100236827B1 (en) | 1997-01-27 | 1997-01-27 | Cross-bar matrix switching device of atm switching system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100236827B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100409218B1 (en) * | 2000-12-08 | 2003-12-12 | 주식회사 하이닉스반도체 | Switch for hot spot traffic |
KR20030010859A (en) * | 2001-07-27 | 2003-02-06 | 한국전자통신연구원 | Clos SWITCHING SYSTEM FOR ADDING FUNCTIONS |
-
1997
- 1997-01-27 KR KR1019970002204A patent/KR100236827B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980066562A (en) | 1998-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960003505B1 (en) | Atm multiplexing processor | |
KR0150367B1 (en) | Full combining type atm switching apparatus | |
JP2935666B2 (en) | Apparatus and method for signal transmission in similar synchronous digital hierarchy unit using asynchronous transmission mode adaptation layer | |
JP3291122B2 (en) | Self-routing switch, ATM switch and switching system | |
CA2247588C (en) | Methods and apparatus for interworking atm adaptation layer formats | |
JP2938611B2 (en) | TV signal exchange system | |
Itoh et al. | Practical implementation and packaging technologies for a large-scale ATM switching system | |
KR0126848B1 (en) | A fixed length picket switching apparatus using multiplacer demultiplexer | |
Koinuma et al. | ATM in B-ISDN Communication Systems and VISI Realization | |
KR100236827B1 (en) | Cross-bar matrix switching device of atm switching system | |
US6628659B1 (en) | ATM cell switching system | |
US5987007A (en) | Manipulation of header field in ATM cell | |
US5448557A (en) | ATM multiplexer/demultiplexer for use in an ATM switching system | |
Murano et al. | Technologies towards broadband ISDN | |
Wernik et al. | Broadband public network and switch architecture | |
KR100284004B1 (en) | Host Digital Terminal in Demand-Density Optical Subscriber Transmitter | |
KR100221300B1 (en) | Ds1e subscriber interface apparatus for atm switch | |
Eng et al. | Advances in shared-memory designs for gigabit ATM switching | |
JPH05145573A (en) | Atm exchange node system | |
Kawarazaki et al. | Network ATMization scenario and required ATM mechanism | |
KR0154089B1 (en) | Input-buffer type atm private switching network ess | |
KR100272568B1 (en) | Apparatus and method of switching cell in the private branch exchange | |
KR0169644B1 (en) | Interface module of atm-mss | |
KR100287416B1 (en) | Asynchronous Transmission Mode Cell Structure Conversion Method in Demand Dense Optical Subscriber Transmitter | |
KR100252500B1 (en) | Bus arbitration circuit in frame relay subscriber board of atm switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091001 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |