KR100236366B1

KR100236366B1 - Manufacturing method of semiconductor device

Info

Publication number: KR100236366B1
Application number: KR1019910018569A
Authority: KR
Inventors: 히로유끼 미와
Original assignee: 이데이 노부유끼; 소니 가부시끼 가이샤
Priority date: 1990-10-23
Filing date: 1991-10-22
Publication date: 1999-12-15
Also published as: JPH04159772A; JP3106492B2

Abstract

표면부에 선택적으로 분리 영역이 형성되고, MOS 트랜지스터 영역 표면에 게이트 절연막이 형성된 반도체 기판상에 다결정 실리콘 막을 형성하고, 상기 다결정 실리콘 막을 선택적으로 에칭하는 것으로 바이폴라 트랜지스터의 에미터 및 베이스의 꺼내기 전극과 MOS 트랜지스터의 게이트 전극을 동시에 형성하고, 절연막의 디포지션과 그것에 대한 이방성 에칭으로 바이폴라 트랜지스터의 게이트 전극 측면을 덮는 LDD용 사이드월을 동시에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법이다.Forming a polycrystalline silicon film on the semiconductor substrate, the isolation region being selectively formed on the surface portion, the gate insulating film formed on the surface of the MOS transistor region, and selectively etching the polycrystalline silicon film to remove the emitter of the emitter and base of the bipolar transistor; A method of manufacturing a semiconductor device, characterized in that a gate electrode of a MOS transistor is formed at the same time, and an LDD sidewall covering the side of the gate electrode of the bipolar transistor is formed simultaneously by deposition of an insulating film and anisotropic etching thereto.

Description

Manufacturing Method of Semiconductor Device

제1a도 내지 제1e도는 본 발명의 반도체 장치의 제조 방법의 한 실시예를 공정순으로 도시한 단면도.1A to 1E are cross-sectional views showing one embodiment of a method for manufacturing a semiconductor device of the present invention in the order of process.

제2a도 내지 제2d도는 종래의 한 실시예를 공정순으로 도시하는 단면도.2A to 2D are cross-sectional views showing one conventional embodiment in process order.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 반도체 기판 2 : 아이솔레이션부1 semiconductor substrate 2 isolation unit

3 : 다결정 실리콘막 8 : 에미터 전극3: polycrystalline silicon film 8: emitter electrode

9 : 베이스 전극 10 : 분리홈9 base electrode 10 separation groove

12 : 게이트 절연막 13 : 콜렉터 전극12 gate insulating film 13 collector electrode

14 : 게이트 전극 15 : 분리막14 gate electrode 15 separator

16 : LDD용 사이드월16: Sidewall for LDD

[발명의 상세한 설명]Detailed description of the invention

본 발명은 반도체 장치의 제조방법, 특히 바이폴라 트랜지스터와 MOS 트랜지스터를 구비한 반도체 장치의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, particularly a method of manufacturing a semiconductor device having a bipolar transistor and a MOS transistor.

본 발명은 상기의 반도체 장치의 제조 방법에 있어서,This invention is a manufacturing method of the said semiconductor device,

간단한 공정으로 고속 바이폴라 트랜지스터와 MOS 트랜지스터를 형성할 수 있도록 하기 위해, 바이폴라 트랜지스터의 에미터 및 베이스 추출 전극과 MOS 트랜지스터의 게이트 전극을 동시에 형성하고, 바이폴라 트랜지스터의 에미터·베이스 분리막과 MOS 트랜지스터의 LDD용 사이드월을 동시에 형성하는 것이다.In order to form a high-speed bipolar transistor and a MOS transistor in a simple process, the emitter and base extraction electrode of the bipolar transistor and the gate electrode of the MOS transistor are simultaneously formed, and the emitter base separator of the bipolar transistor and the LDD of the MOS transistor are simultaneously formed. It is to form the sidewall at the same time.

초고속 바이폴라 트랜지스터는 일반적으로 더블 폴리 실리콘 구조를 가지고 있지만, 이와 같은 구조의 바이폴라 트랜지스터는 제조 공정이 복잡하고, 또한 에미터 개구부의 단차가 크다는 것과, 에미터 폭이 좁다는 것이 서로 어울려서 메탄커버릿지가 나쁘다는 결점이 있었다.Ultrafast bipolar transistors generally have a double polysilicon structure, but bipolar transistors of such a structure have a complicated manufacturing process, a large stepped emitter opening, and a narrow emitter width, so that the methane coverage There was a fault that was bad.

그래서, 싱글 폴리 실리콘 구조로 초고속 바이폴라 트랜지스터를 실현하는 시도가 행해지며, 그 시도중 하나가 STRIPE(Self-aligned Trech-Isolated Polysilicon Electroder) 구조라고 불리우는 구조를 가진 바이폴라 트랜지스터이고, 제2a도 내지 제2d도는 그 바이폴라 트랜지스터의 제조 방법을 공정순으로 나타내는 곳의 베이스, 에미터부의 단면도이다.Thus, an attempt is made to realize an ultrafast bipolar transistor with a single polysilicon structure, one of which is a bipolar transistor having a structure called a STRIPE (Self-aligned Trech-Isolated Polysilicon Electroder) structure, FIGS. 2A to 2D. Fig. 1 is a sectional view of the base and emitter portions where the bipolar transistor manufacturing method is shown in the order of steps.

가) 선택 산화막(2)이 형성된 반도체 기판(1)상에 다결정 실리콘막(3)을 CVD에 의해 형성하고, 그 다결정 실리콘막(3)상에 SiO₂로 이루어지는 절연막(4)을 형성한다. 제2a도는 그 절연막(4) 형성후의 상태를 나타낸다.A) A polycrystalline silicon film 3 is formed by CVD on the semiconductor substrate 1 on which the selective oxide film ₂ is formed, and an insulating film 4 made of SiO ₂ is formed on the polycrystalline silicon film 3. 2A shows a state after the formation of the insulating film 4.

나) 다음에, 절연막(4)의 에미터 전극을 형성해야할 부분을 선택적으로 에칭함으로써 개구(5)를 형성한다. 그 개구(5)는 형성해야할 에미터 전극보다 적당히 크게 형성한다. 다음에, 예컨대 SiN으로 이루어지는 막의 CVD 및 그 막에 대한 이방성 에칭에 의해서 개구(5) 내주면에 사이드월(6)을 형성한다. 다음에, SiO₂로 이루어지는 상기 절연막(4) 및 사이드월(6)을 마스크로 해서 다결정 실리콘막(6)의 표면부를 선택적으로 산화함으로써 실리콘 산화막(7)을 형성한다. 제2b도는 그 실리콘 산화막(7) 형성 후의 상태를 나타낸다.B) Next, the opening 5 is formed by selectively etching a portion where the emitter electrode of the insulating film 4 is to be formed. The opening 5 is suitably formed larger than the emitter electrode to be formed. Next, the sidewalls 6 are formed on the inner peripheral surface of the opening 5 by, for example, CVD of a film made of SiN and anisotropic etching of the film. Next, the silicon oxide film 7 is formed by selectively oxidizing the surface portion of the polycrystalline silicon film 6 using the insulating film 4 and sidewall 6 made of SiO ₂ as a mask. 2B shows a state after the silicon oxide film 7 is formed.

다) 다음에, 상기 사이드월(6)을 제거하고, 절연막(4, 7)을 마스크로 해서 다결정 실리콘막(3)을 에칭함으로써, 에미터 전극(8)을 베이스 전극(9)과 분리한다. 참조 부호 10은 분리홈이다.C) Next, the sidewall 6 is removed, and the emitter electrode 8 is separated from the base electrode 9 by etching the polycrystalline silicon film 3 using the insulating films 4 and 7 as masks. . Reference numeral 10 is a separation groove.

라) 다음에, SiO₂로 이루어지는 절연막의 CVD 및 그 막에 대한 이방성 에칭에 의해 상기 분리홈(10)을 절연막(11)으로 매립한다. 또한, 에미터 전극(8)상의 실리콘 산화막(7)은 상기 이방성 에칭의 경우에 제거된다.D) Next, the separation groove 10 is filled with the insulating film 11 by CVD of the insulating film made of SiO ₂ and anisotropic etching of the film. In addition, the silicon oxide film 7 on the emitter electrode 8 is removed in the case of the anisotropic etching.

제2도에 도시한 바와 같이, 바이폴라 트랜지스터의 제조 방법에 의하면, 차단 주파수가 30GHz 라는 더블-폴리 실리콘 구조의 바이폴라 트랜지스터 수준의 고속성을 얻을 수 있다.As shown in FIG. 2, according to the bipolar transistor manufacturing method, it is possible to obtain a high speed equivalent to that of a bipolar transistor having a double-polysilicon structure having a cutoff frequency of 30 GHz.

그러나, 이와 같은 바이폴라 트랜지스터의 제조 방법도 제조 공정이 많고, 비용 절감을 도모하기 어렵다. 더구나, 이 제조 방법에는 바이폴라 트랜지스터와 MOS 트랜지스터를 구비한 소위 BiCMOSIC로의 원활한 적용에 대한 배려가 이루어지지 않았다.However, the manufacturing method of such a bipolar transistor also has many manufacturing processes, and it is difficult to aim at cost reduction. Moreover, no consideration has been given to this manufacturing method for the smooth application to so-called BiCMOSICs having bipolar transistors and MOS transistors.

본 발명은 이와 같은 문제점을 해결하기 위해 이뤄진 것으로, 간단한 공정으로 고속 바이폴라 트랜지스터와 MOS 트랜지스터를 형성할 수 있도록 하는 것을 목적으로 한다.The present invention has been made to solve such a problem, and an object thereof is to enable the formation of a high speed bipolar transistor and a MOS transistor in a simple process.

본 발명의 반도체 장치의 제조 방법은 상기 문제점을 해결하기 위해, 바이폴라 트랜지스터의 에미터 및 베이스의 추출 전극과 MOS 트랜지스터의 게이트 전극을 동시에 형성하고, 바이폴라 트랜지스터의 에미터·베이스간 분리막과 MOS 트랜지스터의 LDD용 사이드월을 동시에 형성하는 것을 특징으로 한다.In the semiconductor device manufacturing method of the present invention, in order to solve the above problems, the emitter and base extraction electrode of the bipolar transistor and the gate electrode of the MOS transistor are simultaneously formed, and the emitter-base separator of the bipolar transistor and the MOS transistor A sidewall for LDD is formed simultaneously.

본 발명의 반도체 장치의 제조 방법에 의하면, 바이폴라 트랜지스터의 에미터 및 베이스의 추출 전극과 MOS 트랜지스터의 게이트 전극을, 그리고 바이폴라 트랜지스터의 에미터·베이스간 분리막과 MOS 트랜지스터의 LDD용 사이드월을 각각 동시에 형성하기 때문에, 바이폴라 트랜지스터만을 위한 공정 및 MOS 트랜지스터만을 위한 공정을 적게할 수 있다. 따라서, 고속 바이폴라 트랜지스터와 MOS 트랜지스터를 구비한 반도체 장치의 제조 공정을 적게할 수 있으며, 제조 비용의 절감을 도모할 수 있다.According to the method of manufacturing a semiconductor device of the present invention, an emitter and a base extraction electrode of a bipolar transistor, a gate electrode of a MOS transistor, an emitter-base separator of a bipolar transistor, and an LDD sidewall of a MOS transistor are simultaneously applied. Because of the formation, the process for bipolar transistors only and the process for MOS transistors can be reduced. Therefore, the manufacturing process of the semiconductor device including the high speed bipolar transistor and the MOS transistor can be reduced, and the manufacturing cost can be reduced.

이하, 본 발명의 반도체 장치의 제조 방법을 도시 실시예에 따라서 상세하게 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, the manufacturing method of the semiconductor device of this invention is demonstrated in detail according to an Example.

제1a도 내지 제2e도는 본 발명 반도체 장치의 제조 방법의 일실시예를 공정순으로 나타내는 단면도이며, 이것에 따라 제조 방법을 설명한다. 또한, 반도체 기판(1)의 표면에 형성되는 에미터, 베이스, 콜렉터 또는 소스, 드레인, 채널 등에 대해서는 본 발명의 본질에 직접 관계하지 않기 때문에 언급하지 않는다.1A to 2E are cross-sectional views showing one embodiment of the method for manufacturing a semiconductor device of the present invention in the order of steps, and thus the manufacturing method will be described. Incidentally, the emitters, bases, collectors or sources, drains, channels, etc. formed on the surface of the semiconductor substrate 1 are not mentioned because they are not directly related to the nature of the present invention.

가) 표면부에 선택 산화막(2)이 형성된 반도체 기판(1) 표면에 게이트 절연막(12)을 형성한 후, 바이폴라 트랜지스터 영역상의 게이트 절연막(12)을 선택적 에칭에 의해 제거한다. 따라서, 제1a도에 도시한 바와 같이, 반도체 기판(1)의 MOS 트랜지스터 영역상에만 게이트 절연막(12)이 형성된 상태로 된다.A) After the gate insulating film 12 is formed on the surface of the semiconductor substrate 1 on which the selective oxide film 2 is formed on the surface portion, the gate insulating film 12 on the bipolar transistor region is removed by selective etching. Therefore, as shown in FIG. 1A, the gate insulating film 12 is formed only on the MOS transistor region of the semiconductor substrate 1.

나) 다음에, 제1b도에도시한 바와 같이, 표면에 다결정 실리콘막(3)을 CVD에 의해 형성한다.B) Next, as shown in FIG. 1B, a polycrystalline silicon film 3 is formed on the surface by CVD.

다) 다음에, 상기 다결정 실리콘막(3)을 선택적으로 에칭함으로써, 제1c도에도시한 바와 같이, 바이폴라 트랜지스터의 에미터 전극(8), 베이스 전극(9) 및 콜렉터 전극(13)과, MOS 트랜지스터의 게이트 전극(14)을 동시에 형성한다. 참조 부호 10은 이 에칭에 의해 형성된 분리홈이다.C) Next, by selectively etching the polycrystalline silicon film 3, as shown in FIG. 1C, the emitter electrode 8, the base electrode 9, and the collector electrode 13 of the bipolar transistor, The gate electrode 14 of the MOS transistor is formed at the same time. Reference numeral 10 is a separation groove formed by this etching.

라) 다음에, 제1d도에 도시한 바와 같이, SiO₂로 이루어지는 절연막(11)을 CVD에 의해 형성한다.D) Next, as shown in FIG. 1D, an insulating film 11 made of SiO ₂ is formed by CVD.

마) 다음에, 상기 절연막(11)에 대해서 이방성 에칭 처리를 실시함으로써, 상기 분리홈(10)을 매립하는 곳의 바이폴라 트랜지스터의 에미터 베이스간 및 에미터 . 콜렉터간을 분리하는 분리막(15)과, 게이트 전극(14)의 측면을 덮는 LDD용 사이드월(16)을 동시에 형성한다.E) Next, the anisotropic etching treatment is performed on the insulating film 11 to thereby emitter bases and emitters between the emitter bases of the bipolar transistors in which the separation grooves 10 are embedded. The separator 15 separating the collector and the LDD sidewall 16 covering the side surface of the gate electrode 14 are simultaneously formed.

이와 같은 반도체 장치의 제조 방법에 의하면, 제2도에 도시한 반도체 장치의 제조 방법과 같이, 반도체 기판상의 다결정 실리콘상에 절연막(4)을 형성하고, 이것을 포토 에칭해서 개구(5)를 형성하고, 그 개구(5)의 내측면에 사이드월(6)을 형성하고, 이것을 마스크로 해서 상기 다결정 실리콘막(3)의 표면부를 선택 산화하고, 또한 그것에 의해서 형성된 산화막(7)을 마스크로 해서 다결정 실리콘막(3)을 에칭한다는 것과 같은 공연히 복잡한 공정에 의하지 않아도 간단하게 고속 바이폴라 트랜지스터의 에미터, 베이스 및 콜렉터의 추출 전극(8, 9, 13)이 형성된다.According to the manufacturing method of such a semiconductor device, like the manufacturing method of the semiconductor device shown in FIG. 2, the insulating film 4 is formed on polycrystalline silicon on a semiconductor substrate, and the opening 5 is formed by photoetching it. The sidewall 6 is formed on the inner surface of the opening 5, and the surface portion of the polycrystalline silicon film 3 is selectively oxidized using this as a mask, and the polycrystalline film is formed using the oxide film 7 formed thereby as a mask. The extraction electrodes 8, 9, 13 of the emitter, the base and the collector of the high speed bipolar transistor are simply formed, even by an extremely complicated process such as etching the silicon film 3.

게다가, 에미터, 베이스 및 콜렉터의 추출 전극(8, 9, 13)과 동시에 MOS 트랜지스터의 게이트 전극도 형성할 수 있고, 또한 분리홈(10)을 매립하는 분리막(15)과 게이트 전극(14) 측면의 LDD 구조 MOS 트랜지스터의 제조에 불가결한 LDD용 사이드월(16)을 동시에 형성할 수 있다. 따라서, 바이폴라 트랜지스터만을 위한 공정 및 MOS 트랜지스터만을 위한 공정을 적게할 수 있으며, 나아가서 BiCOSIC, LSI, VLSI의 제조 공정을 간단하게 할 수 있다.In addition, the gate electrode of the MOS transistor can be formed at the same time as the extraction electrodes 8, 9, 13 of the emitter, the base and the collector, and the separator 15 and the gate electrode 14 which fill the separation groove 10. The LDD sidewalls 16 which are indispensable for manufacturing the LDD structure MOS transistor on the side can be formed at the same time. Therefore, the process for bipolar transistor only and the process for MOS transistor only can be reduced, and further, the manufacturing process for BiCOSIC, LSI and VLSI can be simplified.

이상 설명한 바와 같이, 본 발명 반도체 장치의 제조 방법은 표면부에 선택적으로 분리 영역이 형성된 MOS 트랜지스터 영역 표면에 게이트 절연막이 형성된 반도체 기판상에 다결정 실리콘막을 형성하고, 그 다결정 실리콘막을 선택적으로 에칭함으로써 바이폴라 트랜지스터의 에미터 및 베이스의 추출 전극과 MOS 트랜지스터의 게이트 전극을 동시에 형성하고, 절연막의 디포지션과 그것에 대한 이방성 에칭에 의해서 바이폴라 트랜지스터의 에미터 베이스간 분리막과 MOS 트랜지스터의 게이트 전극 측면을 덮는 LDD용 사이드월을 동시에 형성하는 것을 특징으로 하는 것이다.As described above, in the method of manufacturing the semiconductor device of the present invention, a bipolar is formed by forming a polycrystalline silicon film on a semiconductor substrate on which a gate insulating film is formed on the surface of the MOS transistor region where the isolation region is selectively formed on the surface thereof, and selectively etching the polycrystalline silicon film. LDD for forming the emitter and the base extraction electrode of the transistor and the gate electrode of the MOS transistor at the same time, and covering the emitter-base separator of the bipolar transistor and the gate electrode side of the MOS transistor by deposition of an insulating film and anisotropic etching thereto. The sidewall is formed at the same time.

따라서, 본 발명의 반도체 장치의 제조 방법에 의하면, 바이폴라 트랜지스터의 에미터 및 베이스의 추출 전극과 MOS 트랜지스터의 게이트 전극을, 그리고, 바이폴라 트랜지스터의 에미터·베이스간 분리막과 MOS 트랜지스터의 LDD용 사이드월을 각각 동시에 형성하기 때문에, 바이폴라 트랜지스터만을 위한 공정 및 MOS 트랜지스터만을 위한 공정을 적게할 수 있다. 따라서, 고속 바이폴라 트랜지스터와 MOS 트랜지스터를 구비한 반도체 장치의 제조 공정을 적게 할 수 있으며, 나아가서 제조 비용의 절감을도모할 수 있다.Therefore, according to the manufacturing method of the semiconductor device of the present invention, the emitter and base extraction electrode of the bipolar transistor and the gate electrode of the MOS transistor, the emitter-base separation film of the bipolar transistor and the LDD sidewall of the MOS transistor are provided. Since both are simultaneously formed, the process for bipolar transistor only and the process for MOS transistor only can be reduced. Therefore, the manufacturing process of the semiconductor device including the high speed bipolar transistor and the MOS transistor can be reduced, and further, the manufacturing cost can be reduced.

Claims

(Twice Correction) An emitter of a bipolar transistor is formed by forming a polycrystalline silicon film on a semiconductor substrate on which a selective isolation region is selectively formed, a gate insulating film formed on the surface of the MOS transistor region, and selectively etching the polycrystalline silicon film. The extraction electrode of the base and the gate electrode of the MOS transistor are simultaneously formed, and an LDD sidewall covering the emitter of the bipolar transistor, the inter-base separator and the gate electrode side of the MOS transistor are simultaneously formed by deposition of an insulating film and anisotropic etching thereto. It is formed, The manufacturing method of the semiconductor device characterized by the above-mentioned.