KR100236297B1

KR100236297B1 - 라디오데이타신호용 복조기

Info

Publication number: KR100236297B1
Application number: KR1019940010680A
Authority: KR
Inventors: 헤겔러 빌헬름
Original assignee: 가이어 막스, 아일러스 노르베르트; 블라우풍크트-베르케 게엠베하
Priority date: 1993-06-04
Filing date: 1994-05-16
Publication date: 1999-12-15
Also published as: ES2196013T3; EP0627832A1; ATE235770T1; KR950002305A; EP0627832B1; PT627832E; US5457423A; JPH0799519A; DE4318641A1; DE59410259D1

Abstract

본 발명은, 라디오데이타신호의 전송이 억제된 보조캐리어의 위상스캐닝에 의해 이루어지고, 보조캐리어주파수를 갖는 신호를 포함하는 멀티플렉스신호가 대역패스필터 및 진폭제한기를 통과하는, 라디오데이타신호용 복조기에 관한 것으로서, 진폭제한된 캐리어주파수를 갖는 신호를 경우에 따라서는 필터링과정을 거친 후 디지탈 스캐닝값으로 변환하고, 상기 스캐닝값을 비트클럭신호의 유도를 위한 위상조절루프에 공급한다.

Description

라디오데이타신호용 복조기

제1도는 본 발명에 따른 복조기의 블록회로도,

제2도는 적분 및 독출회로와 디지탈 대역패스필터,

제3도는 교통방송정보의 검출기 및 위상보정회로,

제4도는 반파장의 적분 및 적분결과의 후처리를 위한 회로,

제5도는 라디오데이타신호 및 품질신호의 유도회로,

제6도는 본 회로에 필요한 클럭신호의 시간다이아그램,

제7도는 클럭발생회로,

제8도는 본 발명에 따른 복조기의 다른 실시예의 블록회로도, 및

제9도는 적분 및 독출회로의 블록회로도이다.

* 도면의 주요부분에 대한 부호의 설명

4 : 적분 및 독출회로 5 : 디지탈 대역 패스필터

18 : 클럭 신호 발생기 120 : 발진기

본 발명은 특허청구의 범위 제1항의 전제부에 따른 라디오데이타신호용 복조기에 관한 것이다.

공지의 라디오데이타시스템에 있어서는 오디오신호에 부가하여 예를 들어 방사되고 있는 프로그램의 명칭이나 기타 정보를 포함하는 데이타신호가 전송될 수 있도록 되어 있다. VHF-스테레오-가청방송에 있어서 오디오신호 및 교통방송신호와의 호환성을 보장하기 위하여, 라디오데이타시스템에서 교통방송에서도 사용되는 57kHz의 캐리어를 전송될 데이타로 변조하며, 이때 물론 측파대는 교통방송의 여러가지 신호에 사용되는 변조주파수의 외부에 존재한다. 이 경우 쌍위상-부호화가 선택되며, 이 쌍위상-부호화는 57 kHz에서 스펙트럼성분이 나타나지 않도록 하고 클럭이 함께 전송되도록 하는 역할을 한다. 변조된 라디오데이타신호(이후 RDS 신호라 함)의 전체 스펙트럼은 2.4 kHz의 범위내에 있다.

복조에 필요한 보조캐리어의 재생시 및 위상스킵의 인식시 라디오데이타신호의 교란은 가능한한 복조증의 오류로 귀결되어서는 아니된다. 이것은 특히 라디오데이타신호외에 교통방송신호가 전송될 경우에는 매우 곤란하다.

복조의 품질에 영향을 미치는 중요한 것으로서는 라디오데이타신호의 비트클럭을 위상조절루프를 사용하여 확실하게 재생하는 것이다. 복조시에 있어 고려되어야 할 또 하나의 것은, 가능성있는 여러가지의 수신교란외에도 멀티플렉스신호내에 포함되는 경우가 많은 교통방송신호에 의해서도 교란이 야기될 수 있다는 것이다.

본 발명의 목적은, 라디오데이타신호의 비트클럭을 바람직하게 재생할 수 있는 라디오데이타신호용 복조기를 제공하는 것이다. 본 발명의 다른 목적은, 교통방송신호를 포함한 멀티플렉스신호 뿐만아니라 포함하지 아니한 멀티플렉스신호에 적합한 라디오데이타신호용 복조기를 제공하는 것이다.

본 발명에 따른 복조기는, 진폭제한된 캐리어주파수를 갖는 신호를 경우에 따라서는 필터링과정을 거친 후 디지탈 스캐닝값으로 변환하고, 상기 스캐닝값을 비트클럭의 유도를 위한 위상조절루프에 공급하는 것을 특징으로 한다.

본 발명에 따른 복조기에서는, 상기 스캐닝값으로의 변환이 상기 보조캐리어의 주파수에 의하여 수행되는 것이 바람직하다. 그러나 원칙적으로 더 높은 주파수 예를 들어 상기 보조캐리어의 주파수의 2배를 사용할 수도 있다.

본 발명에 따른 복조기의 일실시예에서는, 라디오데이타신호의 비트클럭의 다수배 주파수를 갖는 위상조절루프에서 비트클럭의 매 반파장내에서의 스캐닝값의 적분값이 형성되고, 이에 의해 발생된 적분값은 고주파로부터 비트클럭을 유도하는 주파수분할기를 제어하는 데 이용되도록 되어 있다.

이 실시예에서는 특히, 비용이 많이 드는 승산을 이용하지 아니하고, 적분시 비트클럭신호에 관한 사인형상의 근사적 평가가 비트클럭의 매 반파장에 걸쳐 변동하는 적분에 사용되는 스캐닝값의 시간밀도에 의해 실행됨으로써, 위상조절루프의 바람직한 조절특성곡선이 얻어지게 된다.

위상조절루프의 특히 바람직한 조절특성곡선은, 본 발명의 또 다른 실시예에 따라, 시간적으로 상호 연속하는 두개의 적분값으로부터 차분을 형성하고, 상호 연속하는 두개의 차분으로부터 합산값을 형성함으로써 얻어진다.

여기서 부정(不定)을 방지하기 위하여, 합산값이 제로일 때, 이전의 비트 클럭에서 검출된 합산값을 그 합산값의 부호를 확정하는 데 이용하도록 되어 있다.

또한, 상호 연속하는 두개의 적분값의 차분으로부터 차분을 형성하고, 그 차분의 차분으로부터 품질신호를 형성하는 것이 바람직하다.

본 발명의 또 다른 실시예에서는, 위상조절루프 자체내에서 발생할 수 있는 180°-위상오류를 보정하기 위하여 상기 합산값들로부터 두배의 비트클럭으로 교번하는 부호에 의해 누산되는 절대값을 형성하고, 상기 누산값의 부호를 180°-위상 오류를 특정하는 신호로서 제공하도록 되어 있다.

또 하나의 실시형태에 따르면, 본 발명에 따른 복조기를 교통방송신호의 존재 또는 부재에 바람직하게 정합시키는 것은, 보조캐리어주파수를 갖는 클럭신호의 위상조절을 위하여 보조캐리어주파수를 갖는 신호의 직교성분들을 스캐닝값으로 변환시키고, 그에 따라 발생하는 스캐닝값들의 연속셋트들에 기초하여 두개의 비트클럭주기중에 상기 연속셋트들중 적어도 하나에 부호변환이 존재하지 않는지를 검토하며, 그에 해당할 경우 교통방송신호가 중첩되어 있음을 표시하는 신호를 유도함으로써 가능하게 된다.

상기 실시형태의 바람직한 일실시예에서는, 부호변환의 존재에 의존하여 계수기가 증가 또는 감소하고, 상기 계수기는 양측 오버플로우제한기를 가지며, 상기 증가 또는 감소의 크기는 계수기상태에 의존하며, 이때 신호가 양호할 때 신속한 결정이 이루어지고 교란시 큰 지연이 형성되도록 히스테리시스가 형성된다.

이에 의하여, 중첩된 교통방송신호를 표시하는 신호의 변동은 신호가 교란없이 수신된 경우 신속히 행하여지고, 반면에 신호가 교란을 가지고 수시된 경우에는 큰 지연을 수반하여 변동이 일어나게 된다. 이때 계수기는 세개의 즉 계수기영역의 중앙 및 양단위치에서 안정상태를 갖는 것이 바람직하다.

이하에서 본 발명의 실시예들에 관한 첨부도면을 참조하여 본 발명을 상세히 설명한다.

도면들에서 동일한 부분에 대해서는 동일한 부호가 부여되어 있다. ADD로 표시된 기호는 시리얼가산기를 나타내는 것으로서, 세개의 입력부 A, B 및 CI(Carry-in)와 두개의 출력부 S 및 CO(Carry-on)를 구비한 전가산기(full adder)로 이루어져 있다. 출력부 S에서는 A + B + CI가 홀수인 경우 1이 나타난다. 출력부 CO에서는 A + B + CI > 1인 경우 1이 나타난다. 이 가산기의 또 하나의 구성요소는 D-플립플롭으로서 그 데이타입력부 D는 CO와 연결되어 있고 그 출력부 Q는 CI와 연결되어 있다. D플립플롭에는 클럭으로서 각 가산기출력부와 연결된 지연레지스터와 동일한 클럭이 공급된다. 가산하기 전에 플립플롭은 셋트나 리셋트를 통해 프리셋팅될 수 있으며, 이것은 도면들에서 c0=...로 표시되어 있다.

또한 도면들에서는 플립플롭이 그 데이타입력부 D와 적어도 하나의 출력부 Q로 특정되어 있지만, 지연레지스터 SR, 계수기 CNT 및 적분기 INT에 대해서도 이용되고 있다.

제1도에 도시된 본 발명에 따른 RDS 복조기의 실시예에는 1에서 수신된 멀티플렉스신호 MPX가 공급되고, 이 신호는 라디오데이타신호외에 교통방송신호도 포함할 수 있다. 57 kHz-대역패스필터(2)내에서 필터링된 후 멀티플렉스신호는 3에서 진폭제한된다. 그렇게 발생된 이진신호는 적분 및 독출회로(4)를 제어하고, 이 회로의 출력신호는 디지탈 대역패스필터(5)에 공급된다. 이 대역패스필터(5)는 57 kHz 신호 Y의 두 직교성분 YC 및 YS를 위한 두개의 출력부를 가진다.

두 성분은 교통방송신호의 존부를 인식하는 회로(6)와 57 kHz 신호의 위상 보정을 위한 회로(7)에 공급된다. 이들 성분중 하나는 반파장적분회로에 공급되고, 그로부터의 출력신호는 4분의 1 비트클럭주기 즉 1/4.75 kHz 만큼 시간전위된 두개의 값이 9에서 감산된다. 이 값 HWID으로부터 10에서 합산값 ISS와 차분값 ISD가 형성된다.

합산값 ISS는 회로(11)에서 복조된 라디오데이타신호 DA 및 180°위상오류를 보정하는 보정신호를 발생하는 역할을 한다. 차분값 ISD는 품질을 나타내는 신호를 유도하는 회로(12)에 공급된다. 두 회로(11 및 12)에서는 무엇보다도 상기 신호 ISS 혹은 ISD의 최고값 비트 MSB를 분리하여 위상조절루프(13)에 공급한다. 이 위상조절루프에서는 두개의 신호 V1 및 S1이 발생하고, V1은 1.1875 kHz 신호의 위상편차를 나타내고 S1은 편차의 부호를 나타낸다. 합산값 ISS의 최고값비트는 위상선택회로(14)로 공급되고, 이 회로는 보정신호에 의해 제어된다. 출력부(16)에서는 라디오데이타신호 DA를 취할 수 있고 출력부(17)에서는 품질신호 QU를 얻을 수 있다.

클럭신호발생기(18)는 각 회로에 대한 클럭신호를 발생하며, 이 클럭신호에 대해서는 제2도 내지 제7도를 참조하여 이후에 상세히 설명한다. 회로(7 및 13)으로부터 발생된 신호들 V57, S57, V1 및 S1은 클럭신호발생기(18)에 포함된 주파수분할자를 제어한다.

제2도는 적분 및 독출회로(4)와 디지탈 대역패스필터(5)를 제1도에 비해 상세히 도시한 것이다. 이진신호가 D 플립플롭(22)의 입력부(21)에 공급되고, 플립플롭(22)에는 8.644MHz의 주파수를 갖는 클럭신호가 입력된다. D 플립플롭(22)의 출력부 Q는 6비트계수기(23)의 카운트가능입력부 CE와 연결되어 있고, 이 계수기(23)에도 역시 8.644MHz의 주파수를 갖는 클럭신호가 입력된다. 클럭신호 CZ의 클럭중에 계수기(23)의 내용이 7비트지연레지스터(24)로 이전된다. 이때 클럭임펄스는 억제되거나 효력을 발생하지 못하고, 6비트계수기(23)는 ix-19로 설정된다. 여기서 ix는 오류있는 클럭임펄스의 시간에 적용되는 이진신호(0 또는 1)의 값이다. 지연레지스터(24)로부터 이전된 6비트계수기(23)의 내용은 추가의 일 비트만큼 보충되며(즉 최소값비트), 이것은 부하시 0로 설정된다. 이에 의하여 그 지연레지스터 및 이어지는 지연레지스터에 대한 공통의 클럭신호를 사용할 수 있게 된다. 지연레지스터(24)의 시리얼 데이타입력부 SI는 MSB - 출력부와 연결되어 있으므로, 10비트에 의한 산술적 쉬프트라이트(Shift-Right)가 가능하게 된다.

디지탈 대역패스필터(5)는 제2차수의 순환필터로 구성되고 228kHz의 클럭주파수에 함수 Y(n) = 2X - 7/8Y(n-2)를 갖는다. 이 필터는 57kHz에서 16의 증폭도를 갖는다. 이 필터의 입력신호는, 마지막 세개의 비트가 평가의 마무리오류에 기인하여 필터내에서 탈락되기 때문에, 2와 곱하여진다. 필터는 하나의 가산기(25), 지연회로로서 역할하는 두개의 지연레지스터(26, 27), 또 하나의 가산기(28), 1 비트메모리(29) 및 반전기(30)로 이루어져 있다.

1비트메모리(29)는 제 4최저비트로 프리셋트되어 있다. 그의 데이타 입력부에 제 5최저비트가 존재한다. 여섯개의 클럭임펄스가 이어지므로 최고값 비트가 1 비트메모리(29)내에 존속하게 된다. 보충형성시 나타나는 -1의 "오류"는, 그에 의해 값 Y=0일때의 부호의 문제가 배제되므로, 의도적으로 보정되지 아니한다. Y=0는 함수적으로 등가값 +0.5를 갖지만 Y=-1은 -0.5에 해당한다. 그리하여 함수적 0는 최고값 비트의 스킵과 함께 정확히 떨어지며, 이것은 57 kHz-위상조절용으로 바람직하다.

대역패스필터(5)의 두 지연레지스터(26, 27)에서는 위상조절이후에 57kHz 신호의 두 직교성분들의 증간값이 나타나게 된다. 이것은 57 kHz 클럭으로 읽혀져 라디오데이타신호 및 경우에 따라서는 교통방송신호에도 부속될 수 있다. 두 값의 최고값비트는 위상조절 및 교통방송인식에 이용된다. 라디오데이타신호를 포함하는 57 kHz 신호의 성분중에서 5비트수가 라디오데이타변조를 위해 이용된다.

교통방송신호의 인식회로(6)(제3도)에는 34 및 35 에서 57kHz 신호의 두 성분이 공급된다. 이들은 4.75kHz 신호의 클럭이 입력되는 두개의 D 플립플롭(36, 37; 38, 39)을 통과한다. D 플립플롭(37, 39)의 입력신호 및 출력신호는 각각 배타적 OR 회로(40, 41)로 공급되고, 이들은 부호변경시 각 하나의 임펄스를 제공한다. 플립플롭(42, 43)은 그 임펄스에 의해 셋트되고 0.6 kHz의 주파수를 갖는 클럭신호에 의해 리셋트된다. 이들 플립플롭과 그에 이어진 NAND회로(44)에 의해, 상기 성분들중 적어도 하나내에서 두개의 1.1875 kHz 주기중에 부호변경이 나타나지 아니하는 경우 인지되게 된다. 이 경우 교통방송신호의 존재가 개연성이 있는 것으로 간주된다. 그래서 이어진 5비트적분기(45)는 증가되고 그렇지아니한 경우에는 감소되게 된다. 적분기는 양측의 오버플로우차단기를 구비한다. 증가 및 감소의 크기는 계수방향과 다음의 표에 따른 적분기(45)의 제2최고비트에 의존한다 :

통계적으로 교번하는 예/아니오 -정보인 경우 적분기는 세개의 안정위치 즉 중앙 및 양단위치를 가지며, 이들로부터 정보의 명백한 바이어스의 경우에만 나타날 수 있다. 그 히스테리시스는 양호한 신호일 경우 결정이 신속하도록 하고 교란인 경우에는 지연이 크도록 한다. 적분기내용의 최고값비트는 출력신호를 나타내고, 교통방송신호의 존재의 인식여부를 의미한다. 이것은 출력부(46)로부터 얻을 수 있다.

제3도에도 도시되어 있는 57 kHz -위상보정용 회로에는 디지탈 대역패스 필터(5)로부터 57 kHz 신호의 두 성분의 최고값비트 및 회로(6)의 출력신호를 입력부들(47, 48, 49)을 통해 공급받는다. 이 신호들은 OR회로(50) 및 배타적 OR 회로(51)에서 결합된 다음 입력부 UP를 통해 1 비트계수기들(52 내지 56)로 이루어진 5비트계수기를 제어하며, 1 비트계수기들은 오버플로우출력부 및 언더플로우출력부가 상호 연결되어 있다. 전체 계수기들의 각 오버플로우 혹은 언더플로우 이후에 5비트계수기는 그의 계수영역의 중앙값으로 설정된다. 증가분 혹은 계수영역의 크기는 초기의 신속한 조절과 안정적인 작동시 큰 관성을 유발시킬 수 있는 변수로 할 수 있다. 이를 위하여 각 1비트계수기들은 멀티플렉서(57, 58)과 비할성적으로 접속될 수 있다. 화살표로 표시된 멀티플렉서(57, 58)의 입력부를 통해 적합한 절환신호들이 공급되게 된다.

49에 공급된 신호 ARI가 값 1을 취하면, 하나의 성분만이 제어에 이용되며, 이것은 위상조절루프가 위상을 그 중앙값이 0로 되도록 회전시키므로 자동적으로 RDS 성분으로 된다. ARI=1인 경우 47 및 48에 공급된 성분들의 배타적 OR 결합이 코스타스루프(Costas-loop)의 형태로 위상조절에 이용되게 된다. 적절한 반전에 의하여 ARI=1인 경우와 같이 동일한 성분이 RDS 성분으로 되게 된다.

그리하여 회로(7)의 출력부(59, 60)에서는 57 kHz 캐리어의 위상상태의 제어를 위한 신호 V57 및 S57를 얻을 수 있다. 여기서 신호 V57은 값이 1인 경우 위상의 변동을 유발시키고 계수기(56)의 오버플로우 혹은 언더플로우시 단시간에 발생한다. 신호 S57은 부호 즉 변동의 방향을 나타내고 계수기(56)의 각 내용으로 이루어진다. 신호 V57 및 S57은 228 kHz 제너레이터(제7도)내에서 8.664MHz의 클럭주파수가 종래와 같이 38에 의하는 대신 37 혹은 39에 의해 1회 분할되도록 한다.

양호한 1.1875 kHz - 위상조절 및 RDS복조를 위해서는 무엇보다도 57 kHz-RDS- 스캐닝값의 사인형상에 가까운 평가가 필요하고 -두개의 상이한 위상에 대해서도 동시에 필요하다. 그래서 본 발명에 따른 복조기에서는 먼저 90°만큼 전위된 두개의 반파장 - 적분을 형성하여 그로부터 원하는 함수를 조합하도록 되어 있다.

57 kHz -RES-스캐닝값의 다양하고도 충분히 미세하게 단계화된 평가에는 승산이 필요하기 때문에, 본 발명에 따른 복조기에서의 평가는 여러가지의 시간적 밀도에 의해 적분에 이용될 스캐닝값에 도달한다. 이것은 그 값이 57 kHz -대역 패스필터내에서 미소한 57 kHz 주기중에 미소하게 변동하기 때문에 가능하다. 최고의 스캐닝주파수(스캐닝값의 최대밀도)로서는 57 kHz가 선정된다. 이에 의하여 114 kHz의 주파수(가능하다고 가정할 때)에 비해 연산에 필요한 회로에서 적어도 1비트가 절감되게 된다.

이를 위하여 제4도에 상세히 도시되어 있는 회로(8)에서는, 비트클럭신호의 반파장의 11개의 각 스캐닝값 Y가 반파장적분값 HWI에 가산되고, 이때 개별스캐닝값 Y의 5개의 최저값 비트는 탈락된다. 여기에 사용되는 것이 AND 회로(61), 가산기(62), 제어회로(63)에 의해 함께 제어되는 또 하나의 AND 회로(64) 및 두개의 8비트지연레지스터(65, 66)이다. 스캐닝값 Y는 회로(8)의 입력부(61')에 공급된다. 사인 및 코사인 -반파장 적분값 SHWI 및 CHWI는 다음의 원리에 따라 동시에 형성된다 :

계수기는 4.85 kHz -주기중에 주파수분할기(125)(제7도)내에서 57 kHz 주기를 계수하며, 이때 계수기상태는 0과 11사이에서 이동한다. 두개의 8비트 워드(SHWI 및 CHWI)는 16비트 -지연레지스터내에서 회전하고, 이 지연레지스터는 지연레지스터(65, 66)에 의해 형성되고 그의 입력부에 의하여 5비트스캐닝값의 가산과 회전된 워드(8비트)의 말소가 이루어진다. 6의 주파수분할기(125)(제7도) 내 계수기의 상태에서는 지연 및 가산이 전혀 일어나지 않으므로 그 위상은 1.1875 kHz -위상변동에 이용될 수 있다.

다음의 다이아그램에서 rot(r)는 8비트만큼의 데이타의 순환을 표시한다. 3 이상 8 이하의 계수기상태인 경우에는 가산들사이에서의 회전이 필요하다. s-c으로 표시된 다이아그램의 형내에는 어느 반파장(사인 혹은 코사인)이 가산에 이용되는지를 표시한다. 행 add는 가산이 수행되는 지에 따라 a로 표시한다. sin 및 cos 행에서는 그 성에 대해 가산이 수행되었을 때 *가 표시되고, dump 행에서는 매 반파장적분에 대해 해당 값이 취하여졌는 시점이 표시된다. 그리하여 지연레지스터내의 부속 메모리는 말소된다.

이와 같이 하여 얻어진 반파장적분값 HWI 에 의하여 세개의 최소값 비트가 생략될 수 있다. 마무리오류는, 이후에 반파장적분값 HWI의 차분만이 이용되기 때문에 여기서는 보정되지 아니한다.

주파수분할기(125)(제7도)의 실현을 위하여는 1/3 및 1/4 주파수분할기로 이루어지는 체인을 사용하는 경우 클럭의 발생이 단순화되기 때문에 바람직하다. 1/3 분할기는 필요한 경우(V1=1) 3대신에 일회에 2 혹은 4로 분할한다.

회로(9)(제1도 및 제4도)에서는 두개의 상호 연속된 매 두개의 반파장적분값 HWI의 차분이 4.75 kHz -클럭으로 형성된다. 이를 위하여 5비트지연레지스터(71)가 마련되어 있고, 그 출력부는 반전기(72)를 통해 가산기(73)와 연결되어 있다. 74에 공급된 신호 HWI는 한편으로는 지연레지스터(71)에 도달하고 다른 한편으로는 가산기(73)에 도달한다. 가산기의 출력부는 회로(9)의 출력부(75)를 형성하고, 거기에서는 신호 HWID(n)=HWI(n)-HWI(n-1)이 나타난다. 비트의 수가 증가는 이러한 방식의 가산에 있어서는, 최종클럭임펄스에서 - 본 예의 경우 여섯번째 - 두 입력신호의 최고값 비트가 가산기에 나타나도록 되어 있다. 이것은 회로(9)에서 지연레지스터(71)에 대한 클럭신호 CHWID 내에서 매 다섯번째의 임펄스가 억제되도록 하여 여섯번째 임펄스를 갖는 최고값 비트가 더욱 지연되도록 함으로써 이루어진다.

회로(10)(제1도 및 제4도)에서는, 상호 연속된 매 두개의 신호값의 합산 및 차분이 형성된다. 이것은 6비트의 정밀도를 갖는 4.75 kHz -클럭으로 수행된다. 입력부(76)에는 신호 HWID가 공급되어 지연레지스터(77)에 도달하며, 그 출력부는 가산기(78)와 직접 연결되고 반전기(80)를 거쳐 또 하나의 가산기(78)와 연결되어 있다. 추가의 신호로서 가산기(78, 79)에 신호 HWID가 입력부(76)으로부터 공급된다. 출력부(81)은 합산신호 ISS를 출력부(82)는 차분신호 ISD를 제공하며, 양자는 그 합산시 비트수가 증가하지 않기 때문에 6의 비트폭을 갖는다. 즉 새로이 발생한 최고값 비트는 제 2최고값 비트와 동일하고 따라서 생략될 수 있다.

합산신호 ISS 에서는, ISS(n)=HWID(n)+HWID(n-1)-HWI(n-2)이고 두 HWI 값이 5비트의 폭만을 가지기 때문에 정확한 것이 중요하다. 차분신호 ISD의 경우에는 6비트공간의 초과가 Y의 진폭복조(1.5 kHz이상)가 강화될 때에만 가능하며, 그러나 이것은 주어진 대역폭 때문에 있을 수 없다. 또한 그러한 신호 ISD 내의 개별오류는 단지 품질신호의 오류값으로 귀결될 뿐이고, 이것은 허용가능하다.

신호 ISS는 출력부(81)를 통해 180°오류의 인식회로(11)(제5도)에 공급된다. 차분신호 ISD는 출력부(82)를 통해 품질신호의 유도회로(12)에 공급된다. 두 회로는 제5도에 도시되어 있고 입력부(85, 86)마다 매 하나의 멀티플렉서(87, 88)가 마련되어 있으며, 여기에는 6비트지연레지스터(89, 90)가 접속되어 있다. 이들 지연레지스터에 의하여 무엇보다도 신호 ISS 및 ISD의 최고값 비트 MSB가 분리되어 1.1875 kHz 클럭의 위상조절회로(13)에 공급된다.

회로(13)(제5도)는 배타적 OR 회로(9)를 구비하고, 여기에 5비트엎/다운-계수기(92)가 접속되며, 이 계수기는 2.375 kHz의 주파수를 갖는 클럭이 입력된다. 배타적 OR 회로(91)의 출력부에서 1인 경우 계수기는 엎카운트를 행하며 그렇지 않은 경우 다운카운트를 행한다. 오버플로우인 경우 위상 M12=6은 주파수분할기(125)(제7도)에서 일회 증배되고 오버플로우이후에는 일회 억제된다. 턴온시 및 오버플로우 혹은 언더플로우이후에는 계수기(92)의 내용은 중앙값으로 설정된다. 위상의 신속한 입상을 위하여 회로(7)에서와 같이 그 크기 및 증분의 제어가 가능하다. 회로(13)의 출력부(93, 94)에서 신호 V1 및 S1을 얻을 수 있고, 신호 V1은 S1에 의해 주어진 방향으로의 위상의 변동을 유발시킨다. 출력부(93, 94)는 주파수분할기(125)(제7도)의 입력부(126, 127)에 접속되어 있다.

회로(13)에 의해 일어나는 1.1875 kHz 클럭의 위상조절은 실제의 RDS -비트클럭에 비해 180°의 위상오차를 허용하기 때문에, 2.375 kHz -클럭으로 얻어진 데이타(ISS)에 기초한 결정이 필요하다. ISS의 절대값의 합산값은 적절한 데이타인 경우 그 사이에 존재하는 오류있는 데이타인 경우보다 더 크다.

그래서 2.375 kHz 클럭에서 교호적인 부호를 갖는 합산신호 ISS의 절대값은 누산기에서 가산된다.

2.375 kHz 클럭에서 절대값이 발생할 때, 가산의 개시를 위하여 미리 부호를 나타내는 최고값 비트가 알려져 있어야 하기 때문에, 지연레지스터(89) 내에서 데이타의 증간저장이 행하여진다. 지연레지스터(89)에는 먼저 ISS가 부하된다. 그 다음 최고값 비트 MSB가 멀티플렉서(87)을 통해 지연레지스터(89)의 입력부에서 읽혀지고, 가산이 개시될 수 있다. 절대값 Abs(ISS)는 배타적 OR 회로(95)의 출력부에서 취할 수 있다. 또 하나의 배타적 OR 회로(96)에는 상기 절대값외에 1.1875 kHz -방형파로서 교번화를 유발시키는 신호 T1K가 공급된다. 가산이 있기 전에 c0는 MSB XOR T1K로 설정된다.

가산기(97) 및 8비트지연레지스터(98)는 누산기로서 역할한다. 누산기는, 그 누산기내용 E180에 대해 8비트 대신 9비트를 사용하고, 그의 계수영역중 최상부측 상한에서 가산을 차단하고 최하부측 상한에서 감산을 차단함으로써 양측의 오버플로우차단기를 구비한다. 이를 위하여 두개의 배타적 OR 회로(151, 152), 하나의 NAND 회로(153), 하나의 플립플롭(154) 및 하나의 AND 회로(155)가 이용된다.

누산기내용 E180의 최고값 비트는 2.375 kHz 클럭으로 얻어진 데이타(ISS의 최고값 비트) 및 품질신호중 어느 것이 유용하고 그에 상응하여 멀티플렉서(107)를 제어하는지를 의미하며, 멀티플렉서(107)는 신호 ISS의 최고값 비트를 출력부(16)에 직접 공급하거나 플립플롭(108)을 이용하여 RDS 클럭의 절반주기 만큼 지연시켜 공급한다.

품질정보를 얻기 위해 회로(12)에서는 86에서 공급된 차분신호 ISD로부터 멀티플렉서(88), 지연레지스터(90) 및 배타적 OR 회로(99)에 의하여 절대값 Abs(ISD)가 형성된다. 회로(13)의 다른 부분들은 함수 MSB(AbS(ISS)-AbS(ISD)-2)를 실현한다. 가산을 위해 도달한 각 값들은, 그것이 홀수번의 반전을 통과하였을 때 -1 즉 ISS가 음일 때(MSB=1) -1이고 ISD가 양일 때 또 하나의 -1의 오류를 가진다. 전술한 2 대신에(1-MSB(ISS) + MSB(ISD))의 감산도 필요하며, 이것은 반전기(100), AND 회로(101), 배타적 OR 회로(102), 2비트지연레지스터(103) 및 가산기(104)에 의해 수행된다. 가산기(104)의 출력신호를 105에서 반전한 다음 또 하나의 가산기(106)에서 합산신호의 절대값에 가산한다. 플립플롭(109)과 멀티플렉서(11)은 180°위상오류를 보정하는 데 사용된다. 품질신호 QU는 출력부(17)에서 얻을 수 있다.

제6도는 몇가지의 선택가능한 클럭신호들을 전압시간다이아그램으로 나타낸 것이다. 228 kHz의 일주기중에 0 임펄스(CZ) 외에 최대 14개의 클럭임펄스가 필요하므로, 4.332MHz의 클럭주파수가 실현될 수 있다. 클럭신호 CZ, CY 및 CY8은 228 kHz의 주파수로 반복되고, 신호 CHWI는 114 kHz로, 클럭신호 CHWID 및 CISS는 4.75 kHz로 클럭신호 CABS 및 CE180은 2.375 kHz로 반복된다.

제7도는 클럭신호발생기의 블록회로도이다. 발진기(120)는 8.664MHZ의 주파수를 발생시키고, 이로부터 분할기(121)에 의해 228 kHZ가 발생된다. 주파수분할기(121)는 통상 38로 분할하지만, 입력부(122 및 123)에서의 신호 V57 및 S57에 의하여 1만큼 변동될 수 있다.

228 kHz의 주파수는 또 하나의 주파수분할기(124)에서 4로 분할되고, 이에 의하여 57 kHz의 보조캐리어주파수가 발생한다. 주파수분할기(124)에는 주파수분할기(125)가 접속되어 있고, 그 분할비는 입력부(126, 127)을 통해 신호 V1 및 S1에 의하여 표준값 12로부터 증가되거나 감소될 수 있다.

세개의 추가의 주파수분할기(128 내지 130)은 주파수분할기(125)의 4.75 kHz의 출력주파수로부터 2.375 kHz, 1.1875 kHz 및 약 0.6 kHz의 주파수들을 발생시킨다. 주파수분할기(121, 124, 125 및 128)의 출력신호들은 논리회로(131)에 공급되고 그 출력부들에서 각 클럭신호를 취할 수 있다. 또한 제 7도에 그 주파수로 표시한 신호들을 클럭신호로서도 역할한다.

제8도에 도시된 실시예에서는 멀티플렉스신호로부터 필터링되어 진폭제한된 보조캐리어주파수를 갖는 라디오데이타신호가 입력부(140)에 공급되고 플립플롭(141)에 의해 8.664MHz의 클럭으로 스캐닝된다. 두개의 AND 회로(142, 143)는 공급된 파형상의 114 kHz 신호에 의해 제어되고, 반전기(144)에 의하여 AND 회로(142)는 AND회로(143)에 반대가 되도록 제어된다.

AND 회로(142, 143)의 출력부들은 두 업/다운계수기(145, 146)의 "카운트 가능" 입력부들과 연결되어 있으므로, 계수기는 입력신호의 1(혹은 0)를 교호적으로 계수한다. 계수기들에는 8.664MHz의 클럭주파수가 공급된다. 또한 계수기(145, 146)는 그의 계수방향에 관련하여 공급된 파형상의 57 kHz 신호에 의해 제어된다. 계수기의 출력부들은 마이크로프로세서(147)의 입력부들과 연결되어 있다.

계수기(145, 146)는 8.664MHz - 클럭신호의 매 38 클럭임펄스를 57 kHz - 래스터에 대해 동기적으로 갖는다. 각 다른 계수기가 계수하고 있는 동안의 비활성 위상에서 계수기는 57 kHz - 클럭으로 평가되어 새로이 설정된다.

전체적으로 다음의 시간적 순서가 발생하며, 여기서 n은 114 kHz - 클럭주기동안의 차수를 의미한다 :

n-1 : 계수기(146) 다운카운트, 계수기(145) 0으로 설정

n-2 : 계수기(146) 다운카운트

n-1 : 계수기(146) 업카운트

n : 계수기(145) 업카운트, 계수기(146) 내용구제

계수기(146) 0으로 설정

n-3 : s.o. 데이타발송(인터럽트)

이와 같이 함으로써 차분형성을 위한 가산작업이 전혀 필요없게 된다.

제9도는 제8도에 따른 회로와 유사한 회로를 나타낸 것으로서, 여기서 동일한 부호가 부여된 부분은 동일한 기능을 수행한다. 그러나 제 9도에 따른 회로는 우선 첫째로 마이크로프로세서가 구비되어 있지 아니하지만, 예를 들어 제1도에 따른 복조기에서의 회로(4 및 5) 대신에 사용할 수 있다. 입력부(140)에 는 제한기(3)의 출력신호가 공급되는 한편, 출력부(148, 149)(제9도)로부터는 계수기(145, 146)로부터 57 kHz 클럭으로 읽혀진 신호들의 최고값 비트가 회로(6 및 7)(제1도)에 공급된다. 계수기(146)로부터 읽혀진 6비트폭의 값은 회로(8)(제1도)의 출력부(150)로 보내어진다.

디지탈 대역패스필터(5)의 기능은 제9도에 따른 회로의 경우, 계수기(145, 146)가 그의 내용을 독출한 후마다 그의 내용의 절반으로 설정됨으로써 얻어지게 된다. 이것은 쉬프트기능에 의해 간단히 이루어질 수 있으며, 쉬프트기능은 계수기를 구성할 때 자주 사용되지만 제9도에서는 구체적으로 도시되어 있지 아니한다. 이 쉬프트기능은 원래 적어도 RDS 채널에서 시리얼독출에 필요한 것이다.

Claims

라디오데이타신호의 전송이 억제된 보조캐리어의 위상스캐닝에 의해 이루어지고, 보조캐리어주파수를 갖는 신호를 포함하는 멀티플렉스신호가 대역패스필터 및 진폭제한기를 통과하는, 라디오데이타신호용 복조기에 있어서, 진폭제한된 캐리어주파수를 갖는 신호를 경우에 따라서는 필터링과정을 거친후 디지탈 스캐닝값으로 변환하고, 상기 스캐닝값을 비트클럭신호의 유도를 위한 위상조절루프에 공급하는 것을 특징으로 하는 라디오데이타신호용 복조기.
제1항에 있어서, 상기 스캐닝값으로의 변환이 상기 보조캐리어의 주파수에 의하여 수행되는 것을 특징으로 하는 라디오데이타신호용 복조기.
제1항 또는 제2항에 있어서, 상기 라디오데이타신호의 비트클럭의 다수배 주파수를 갖는 상기 위상조절루프에서 상기 비트클럭신호의 매 반파장내에서의 스캐닝값의 적분값이 형성되고, 이에 의해 발생된 적분값은 고주파로부터 상기 비트클럭을 유도하는 주파수분할기를 제어하는 데 이용되는 것을 특징으로 하는 라디오데이타신호용 복조기.
제3항에 있어서, 상기 적분시 상기 비트클럭신호에 관한 사인형상의 근사적 평가가 상기 비트클럭의 매 반파장에 걸쳐 변동하는 적분에 사용되는 스캐닝값의 시간밀도에 의해 실행되는 것을 특징으로 하는 라디오데이타신호용 복조기.
제3항에 있어서, 시간적으로 상호 연속하는 두개의 적분값으로부터 차분을 형성하고, 상호 연속하는 두개의 차분으로부터 합산값을 형성하는 것을 특징으로 하는 라디오데이타신호용 복조기.
제5항에 있어서, 상기 합산값이 제로일 때, 이전의 비트클럭에서 검출된 합산값을 그 합산값의 부호를 확정하는 데 이용하는 것을 특징으로 하는 라디오데이타신호용 복조기.
제5항 또는 제6항에 있어서, 상호 연속하는 두개의 적분값의 차분으로부터 차분을 형성하고, 상기 차분의 차분으로부터 품질신호를 형성하는 것을 특징으로 하는 라디오데이타신호용 복조기.
제5항에 있어서, 상기 위상조절루프 자체내에서 발생할 수 있는 180°-위상오류를 보정하기 위하여, 상기 합산값들로부터 두배의 비트클럭으로 교번하는 부호에 의해 누산되는 절대값을 형성하고, 상기 누산값의 부호를 180°-위상오류를 특정하는 신호로서 제공하는 것을 특징으로 하는 라디오데이타신호용 복조기.
제1항 또는 제2항에 있어서, 보조캐리어주파수를 갖는 클럭신호의 위상조절을 위하여 보조캐리어주파수를 갖는 신호의 직교성분들을 스캐닝값으로 변환시키고, 그에 따라 발생하는 스캐닝값들의 연속셋트들에 기초하여 두개의 비트클럭주기중에 상기 연속셋트들중 적어도 하나에 부호변환이 존재하지 않는지를 검토하며, 그에 해당할 경우 교통방송신호가 중첩되어 있음을 표시하는 신호를 유도하는 것을 특징으로 하는 라디오데이타신호용 복조기.
제9항에 있어서, 부호변환의 존재에 의존하여 계수기가 증가 또는 감소하고, 상기 계수기는 양측 오버플로우제한기를 가지며, 상기 증가 또는 감소의 크기는 계수기상태에 의존하며, 이때 신호가 양호할 때 신속한 결정이 이루어지고 교란시 큰 지연이 형성되도록 히스테리시스가 형성되는 것을 특징으로 하는 라디오데이타신호용 복조기.
제10항에 있어서, 상기 계수기는 세개의 즉 계수기영역의 중앙 및 양단위치에서 안정상태를 갖는 것을 특징으로 하는 라디오데이타신호용 복조기.