KR100232218B1 - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
KR100232218B1
KR100232218B1 KR1019970004154A KR19970004154A KR100232218B1 KR 100232218 B1 KR100232218 B1 KR 100232218B1 KR 1019970004154 A KR1019970004154 A KR 1019970004154A KR 19970004154 A KR19970004154 A KR 19970004154A KR 100232218 B1 KR100232218 B1 KR 100232218B1
Authority
KR
South Korea
Prior art keywords
forming
gate electrode
region
source
layer
Prior art date
Application number
KR1019970004154A
Other languages
Korean (ko)
Other versions
KR19980067842A (en
Inventor
사공영재
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970004154A priority Critical patent/KR100232218B1/en
Publication of KR19980067842A publication Critical patent/KR19980067842A/en
Application granted granted Critical
Publication of KR100232218B1 publication Critical patent/KR100232218B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

칩의 면적을 줄이고 공정을 단순화 시키기에 적당한 반도체 소자의 제조방법에 관한 것으로 그 제조방법은 반도체 기판에 활성영역과 필드영역을 정의하여 필드영역에 필드절연막을 형성하는 공정과, 상기 반도체 기판내의 활성영역에 게이트 전극을 형성하는 공정과, 상기 게이트 전극 상에 게이트 산화막을 형성하는 공정과, 상기 전면에 반도체층을 증착하는 공정과, 상기 게이트 전극의 양측 상부 및 필드절연막상의 반도체층에 소오스/드레인 영역을 형성하는 공정과, 상기 소오스/드레인 영역상에 콘택홀을 갖는 평탄보호막을 형성하는 공정과, 상기 콘택홀 내에 상기 소오스/드레인 영역과 콘택되도록 금속배선층을 형성하는 공정을 포함한다.A method of manufacturing a semiconductor device suitable for reducing a chip area and simplifying a process, the method comprising: forming a field insulating film in a field region by defining an active region and a field region in a semiconductor substrate; Forming a gate electrode on the gate electrode; forming a gate oxide film on the gate electrode; depositing a semiconductor layer on the entire surface; and source / drain on the semiconductor layers on both sides of the gate electrode and on the field insulating film. Forming a region, forming a planar protective film having a contact hole on the source / drain region, and forming a metal wiring layer in contact with the source / drain region in the contact hole.

Description

반도체 소자의 제조방법Manufacturing method of semiconductor device

본 발명은 반도체 소자에 관한 것으로 특히, 칩의 면적을 줄이고 공정을 단순화 시키기에 적당한 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a semiconductor device, and more particularly to a method for manufacturing a semiconductor device suitable for reducing the area of the chip and simplify the process.

첨부 도면을 참조하여 종래 반도체 소자의 제조방법을 설명하면 다음과 같다.Referring to the accompanying drawings, a method of manufacturing a conventional semiconductor device is as follows.

도 1a 내지 1d는 종래 반도체 소자의 제조방법을 나타낸 공정단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a conventional semiconductor device.

도 1a에 도시한 바와 같이 반도체 기판(1)에 활성영역과 필드영역을 정의하여 필드영역에 필드절연막(2)을 형성한다. 이후에 활성영역에 문턱전압 조절용 이온을 주입한다.As shown in FIG. 1A, the field insulating film 2 is formed in the field region by defining an active region and a field region in the semiconductor substrate 1. After that, the threshold voltage control ion is implanted into the active region.

도 1b에 도시한 바와 같이 반도체 기판(1) 상에 산화막과 폴리실리콘층을 증착한 후 폴리실리콘층을 도핑한다. 이후에 포토공정으로 활성영역의 소정부위만 남도록 패터닝하여 게이트 산화막(3)과 게이트 전극(4)을 형성한다.As illustrated in FIG. 1B, an oxide film and a polysilicon layer are deposited on the semiconductor substrate 1, and then the polysilicon layer is doped. Thereafter, the gate oxide layer 3 and the gate electrode 4 are formed by patterning the photolithography process so that only a predetermined portion of the active region remains.

도 1c에 도시한 바와 같이 게이트 전극(4) 양측의 반도체 기판(1)에 n형의 저농도 불순물 이온을 주입하여 LDD영역(5)을 형성한다. 그리고 반도체 기판에 산화막을 증착하고 에치백하여 게이트 전극(4) 양측면에 측벽절연막(6)을 형성한다. 이후에 상기 측벽절연막(6) 양측 및 상기 게이트 전극(4)의 양측 반도체 기판(1)에 고농도 불순물 이온을 주입하여 소오스/드레인 영역(7)을 형성한다.As shown in FIG. 1C, the LDD region 5 is formed by implanting n-type low concentration impurity ions into the semiconductor substrate 1 on both sides of the gate electrode 4. An oxide film is deposited on the semiconductor substrate and etched back to form sidewall insulating films 6 on both sides of the gate electrode 4. Thereafter, high concentration impurity ions are implanted into both sidewall insulating layers 6 and both semiconductor substrates 1 of the gate electrode 4 to form source / drain regions 7.

도 1d에 도시한 바와 같이 전면에 평탄보호막(8)을 형성한 후 상기 소오스/드레인 영역(7)에 콘택홀을 갖도록 평탄보호막(8)을 이방성 식각한다.As shown in FIG. 1D, the planar protective film 8 is formed on the entire surface, and then the planar protective film 8 is anisotropically etched to have contact holes in the source / drain regions 7.

다음에 소오스/드레인 영역(7)과 콘택되도록 전면에 금속층을 증착하고 패터닝하여 배선층(9)을 형성한다.Next, a metal layer is deposited and patterned on the entire surface so as to be in contact with the source / drain regions 7 to form the wiring layer 9.

상기와 같은 종래 반도체 소자의 제조방법은 다음과 같은 문제점이 있다.The conventional method of manufacturing a semiconductor device as described above has the following problems.

첫째, 게이트 전극을 형성하기 위하여 폴리실리콘층을 증착한 후 도핑하는 과정을 거치므로 게이트 전극을 형성하기 위한 공정이 번거롭고 이에따라 생산성이 떨어진다.First, since the polysilicon layer is deposited and then doped to form the gate electrode, the process for forming the gate electrode is cumbersome, and thus productivity is reduced.

둘째, 활성영역에 게이트 전극과 소오스/드레인 영역을 모두 형성하기 때문에 단위 트랜지스터의 면적이 불필요하게 크다.Second, since the gate electrode and the source / drain regions are both formed in the active region, the area of the unit transistor is unnecessarily large.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 칩의 면적을 줄이고 공정을 단순화시키기에 적당한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a method for manufacturing a semiconductor device suitable for reducing the area of the chip and simplifying the process.

도 1a 내지 1d는 종래 반도체 소자의 제조방법을 나타낸 공정단면도1A to 1D are cross-sectional views illustrating a method of manufacturing a conventional semiconductor device.

도 2a 내지 2h는 본 발명 반도체 소자의 제조방법을 나타낸 공정단면도2A to 2H are cross-sectional views illustrating a method of manufacturing a semiconductor device of the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

21: 반도체 기판 22: 필드산화막21: semiconductor substrate 22: field oxide film

23: 게이트 전극 24: 게이트 산화막23: gate electrode 24: gate oxide film

25: 폴리실리콘층 25a: 채널영역25: polysilicon layer 25a: channel region

26: 로드 레지스터층 27a,27b: 소오스/드레인 영역26: load register layer 27a, 27b: source / drain regions

28: 평탄보호막 29: 배선층28: planar protective film 29: wiring layer

상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 제조방법은 반도체 기판에 활성영역과 필드영역을 정의하여 필드영역에 필드절연막을 형성하는 공정과, 상기 반도체 기판내의 활성영역에 게이트 전극을 형성하는 공정과, 상기 게이트 전극 상에 게이트 산화막을 형성하는 공정과, 상기 전면에 반도체층을 증착하는 공정과, 상기 게이트 전극의 양측 상부의 반도체층에 소오스/드레인 영역을 형성하는 공정과, 상기 소오스/드레인 영역상에 콘택홀을 갖는 평탄보호막을 형성하는 공정과, 상기 콘택홀 내에 상기 소오스/드레인 영역과 콘택되도록 금속배선층을 형성하는 공정을 특징으로 한다.A method of manufacturing a semiconductor device according to the present invention for achieving the above object is to form a field insulating film in the field region by defining an active region and a field region in the semiconductor substrate, and forming a gate electrode in the active region in the semiconductor substrate Forming a gate oxide film on the gate electrode, depositing a semiconductor layer on the entire surface of the gate electrode, forming a source / drain region on the semiconductor layer on both sides of the gate electrode, Forming a planar protective film having a contact hole on the drain region, and forming a metal wiring layer in contact with the source / drain region in the contact hole.

이하 첨부 도면을 참조하여 본 발명 반도체 소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device of the present invention will be described with reference to the accompanying drawings.

도 2a 내지 2h는 본 발명 반도체 소자의 제조방법을 나타낸 공정단면도이다.2A to 2H are cross-sectional views illustrating a method of manufacturing a semiconductor device of the present invention.

도 2a에 도시한 바와 같이 반도체 기판(21)에 활성영역과 필드영역을 정의하여 필드영역에 필드절연막(22)을 형성한다.As shown in FIG. 2A, the field insulating film 22 is formed in the field region by defining an active region and a field region in the semiconductor substrate 21.

도 2b에 도시한 바와 같이 활성영역에 n+ 이온을 주입한 후 열확산을 하여 게이트 전극(23)을 형성한다. 여기서 게이트 전극(23)은 n+ 정션 게이트이다.As shown in FIG. 2B, the gate electrode 23 is formed by thermal diffusion after n + ions are implanted into the active region. Here, the gate electrode 23 is an n + junction gate.

도 2c에 도시한 바와 같이 전면에 게이트 산화막(24)을 증착한다.As shown in Fig. 2C, a gate oxide film 24 is deposited on the entire surface.

도 2d에 도시한 바와 같이 전면에 폴리실리콘층(25)을 증착하고 폴리실리콘층(25)에 문턱전압을 조절하기 위하여 n형 이온을 주입한다.As shown in FIG. 2D, the polysilicon layer 25 is deposited on the entire surface, and n-type ions are implanted into the polysilicon layer 25 to adjust the threshold voltage.

도 2e에 도시한 바와 같이 전면에 로드 레지스터층(26)을 증착한다.As shown in Fig. 2E, a load register layer 26 is deposited on the entire surface.

도 2f에 도시한 바와 같이 사진식각으로 상기 게이트 전극(23) 양측상부 및 상기 필드산화막(22) 상의 폴리실리콘층(25)이 노출되도록 로드 레지스터층(26)을 제거한 후 드러난 폴리실리콘층(25)상에 n+ 이온을 주입하여 소오스/드레인 영역(27a/27b)을 형성한다. 이때 n+ 이온이 주입되지 않은 폴리실리콘층(25)은 채널영역(25a)을 이룬다.As shown in FIG. 2F, the polysilicon layer 25 is exposed after removing the load resistor layer 26 to expose the upper side of the gate electrode 23 and the polysilicon layer 25 on the field oxide layer 22 by photolithography. N + ions are implanted into the N / A to form source / drain regions 27a / 27b. At this time, the polysilicon layer 25 to which n + ions are not implanted forms the channel region 25a.

도 2g에 도시한 바와 같이 상기 로드 레지스터층(26)을 제거한 후 전면에 평탄보호막(28)을 증착한다. 이후에 평탄보호막(28)을 이방성식각하여 상기 소오스/드레인 영역(27a/27b)에 콘택홀을 형성한다.As shown in FIG. 2G, after the load resistor layer 26 is removed, the planar protective layer 28 is deposited on the entire surface. Thereafter, the planar protective layer 28 is anisotropically etched to form contact holes in the source / drain regions 27a and 27b.

도 2h에 도시한 바와 같이 전면에 금속층을 증착한 후 소오스/드레인 영역(27a/27b)과 콘택되도록 선택적으로 패터닝하여 배선층(29)을 형성한다.As illustrated in FIG. 2H, a metal layer is deposited on the entire surface, and then selectively patterned to contact the source / drain regions 27a / 27b to form a wiring layer 29.

상기와 같은 본 발명 반도체 소자의 제조방법은 다음과 같은 효과가 있다.The method of manufacturing a semiconductor device of the present invention as described above has the following effects.

첫째, 소오스/드레인 영역을 필드산화막상까지 연장하여 형성할 수 있다. 이에따라 활성영역은 게이트 전극을 형성하기 위한 영역만 확보하면되므로 활성영역을 최소화하여 단위 트랜지스터의 면적을 줄일 수 있으며 이에따라 칩의 사이즈를 대폭 줄일수 있다.First, the source / drain regions can be formed to extend onto the field oxide film. Accordingly, since the active region only needs to secure an area for forming the gate electrode, the active region can be minimized to reduce the area of the unit transistor, and thus the chip size can be significantly reduced.

둘째, 게이트 전극을 반도체 기판내에 주입하여 형성하므로 따로 도핑공정을 요하지 않는다. 따라서 공정이 단순화되고 생산성을 높일 수 있다.Second, since the gate electrode is formed by implanting into the semiconductor substrate, no doping process is required. This simplifies the process and increases productivity.

Claims (4)

반도체 기판에 활성영역과 필드영역을 정의하여 필드영역에 필드절연막을 형성하는 공정과,Forming a field insulating film in the field region by defining an active region and a field region in the semiconductor substrate; 상기 반도체 기판내의 활성영역에 게이트 전극을 형성하는 공정과,Forming a gate electrode in an active region in the semiconductor substrate; 상기 게이트 전극 상에 게이트 산화막을 형성하는 공정과,Forming a gate oxide film on the gate electrode; 상기 전면에 반도체층을 증착하는 공정과,Depositing a semiconductor layer on the front surface; 상기 게이트 전극의 양측 상부 및 필드절연막상의 반도체층에 소오스/드레인 영역을 형성하는 공정과,Forming a source / drain region in the semiconductor layers on both sides of the gate electrode and on the field insulating film; 상기 소오스/드레인 영역상에 콘택홀을 갖는 평탄보호막을 형성하는 공정과,Forming a flat protective film having a contact hole on the source / drain region; 상기 콘택홀 내에 상기 소오스/드레인 영역과 콘택되도록 금속배선층을 형성하는 공정을 특징으로 하는 반도체 소자의 제조방법.Forming a metal wiring layer in contact with the source / drain regions in the contact hole. 제 1 항에 있어서, 상기 게이트 전극은 상기 반도체 기판 내에 이온 주입하여 형성함을 특징으로 하는 반도체 소자의 제조방법.The method of claim 1, wherein the gate electrode is formed by ion implantation into the semiconductor substrate. 제 1 항에 있어서, 상기 반도체층을 증착후 n형으로 도핑시키는 공정을 포함함을 특징으로 하는 반도체 소자의 제조방법.The method of claim 1, further comprising the step of doping the semiconductor layer to n-type after deposition. 제 1 항에 있어서, 상기 소오스/드레인 영역은 상기 필드절연막상의 일부나 상기 게이트 전극 일측상부의 반도체층에 n형 불순물을 주입하여 형성함을 특징으로 하는 반도체 소자의 제조방법.The method of claim 1, wherein the source / drain regions are formed by implanting n-type impurities into a portion of the field insulating layer or a semiconductor layer on one side of the gate electrode.
KR1019970004154A 1997-02-12 1997-02-12 Method of manufacturing semiconductor device KR100232218B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970004154A KR100232218B1 (en) 1997-02-12 1997-02-12 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970004154A KR100232218B1 (en) 1997-02-12 1997-02-12 Method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR19980067842A KR19980067842A (en) 1998-10-15
KR100232218B1 true KR100232218B1 (en) 1999-12-01

Family

ID=19496870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004154A KR100232218B1 (en) 1997-02-12 1997-02-12 Method of manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR100232218B1 (en)

Also Published As

Publication number Publication date
KR19980067842A (en) 1998-10-15

Similar Documents

Publication Publication Date Title
KR0177785B1 (en) Transistor with offset structure and method for manufacturing the same
KR100232218B1 (en) Method of manufacturing semiconductor device
JP3049496B2 (en) Method of manufacturing MOSFET
KR0161885B1 (en) Semiconductor device and its fabrication method
KR100308852B1 (en) Method of fabricating a thin film transistor
KR100273297B1 (en) Method for fabricating mos transistor
KR100304974B1 (en) Method for manufacturing mos transistor
KR100357299B1 (en) Method for manufacturing thin film transistor
KR19990050035A (en) How to form a transistor
KR0179294B1 (en) Method for fabricating semiconductor device
KR100274979B1 (en) Method for forming contact of semiconductor device
KR100225952B1 (en) Manufacturing method of a transistor
KR100444771B1 (en) Semiconductor fabrication method for forming transistor of ldd structure by performing photo-mask process only once
KR100223918B1 (en) Structure of semiconductor devices and the manufacturing method thereof
EP0355691A2 (en) Semiconductor device and process for producing the same
KR100362933B1 (en) Metal oxide semiconductor field effect transistor and method for manufacturing the same
KR100421899B1 (en) Method for fabricating semiconductor device
KR100202642B1 (en) Method for manufacturing mos transistor
KR101004813B1 (en) Method for manufacturing Transistor
KR100268924B1 (en) method for manufacturing semiconductor device
KR970006219B1 (en) Fabrication method of semiconductor device
KR100216320B1 (en) Method for fabricating mosfet
KR100197532B1 (en) Method of fabricating a thin film transistor for sram
KR100273299B1 (en) Method for fabricating mos transistor
KR0170513B1 (en) Mos transistor and its fabrication

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee