KR100232143B1 - 스캔 포맷 컨버터 회로 - Google Patents
스캔 포맷 컨버터 회로 Download PDFInfo
- Publication number
- KR100232143B1 KR100232143B1 KR1019970057990A KR19970057990A KR100232143B1 KR 100232143 B1 KR100232143 B1 KR 100232143B1 KR 1019970057990 A KR1019970057990 A KR 1019970057990A KR 19970057990 A KR19970057990 A KR 19970057990A KR 100232143 B1 KR100232143 B1 KR 100232143B1
- Authority
- KR
- South Korea
- Prior art keywords
- line
- field
- interpolation
- pixel
- data
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
NTSC 비월주사 필드 데이터를 HDTV 순차주사 프레임 데이터로 변환하는 스캔 포맷 컨버터 회로에 관한 것으로서, 특히 525 비월 주사 라인을 787.5 순차주사 라인으로 변환시 톱 필드와 바텀 필드중 어느 한 필드가 라인 만큼 쉬프트된 성질을 이용하여 톱 필드와 바텀 필드의 라인과 라인 사이의 각각의 두 픽셀에 대한 필드내 데이터 보간, 필드간 데이터 보간시 서로 다른 가중치를 주어 보간을 수행한 후 디스플레이 장치로 출력시 만큼 차이나는 필드의 전체 라인을 만큼 지연시킨 후 출력함으로써, 화면의 플리커 현상없이 NTSC의 480*720 비월주사 포맷을 HDTV의 720*1280 순차주사 포맷으로 바꾸어 디스플레이할 수 있고 또한, 움직임 벡터를 스케일링하여 각각의 필드간 보간값과 필드내 보간값에 곱해줌으로써, 움직임 양을 검출하기 위한 추가적인 하드웨어가 필요없고 비트 쉬프트만으로 승산기 역할을 수행할 수 있도록 하여 코스트를 다운시켜 가격적인 면에서도 경쟁력을 갖도록 한다.
Description
본 발명은 엔티에스시(NTSC) 비월주사 필드(Interlaced Field) 데이터를 에이치디티브이(HDTV) 순차주사 프레임(Progressive Frame) 데이타로 변환하는 스캔 포맷 컨버터 회로에 관한 것이다.
최근에 각광받고 있는 표준 TV(Standard Definition TV ; SDTV)등에서는 순차주사 프레임 데이터로 디스플레이하게 되어 있으며 내부 자료 처리시에도 순차주사 방식이 다루기 용이하다. 따라서, 입력이 비월주사 필드 데이터이면 이것을 순차주사 프레임 데이터로 변환하여야 한다.
또한, 미국 그랜드 얼라이언스 스펙(Grand Alliance Spec) 중 비데오 소스 포맷을 보면, HDTV급으로 720(V) * 1280(H) 순차주사와 1080(V) * 1920(H) 비월주사가 있고, SDTV(NTSC)급으로는 480(V) * 720(H) 비월주사 4:3 또는 16:9가 있다.
즉, 엠펙(MPEG) 스트림으로 전달되는 픽쳐는 HDTV 또는 SDTV를 방송국이 선택할 수 있다. 또한, AT 수신기의 디스플레이는 수신기 업자한테 일임하고 있다. 이런 상황하에서 ATV 수신기는 어떤 형태의 MPEG 비데오 스트림도 디코딩하여 디스플레이시켜 주어야 한다. 따라서, 수신기의 디스플레이가 HDTV급인 720(V) * 1280(H) 순차주사로 이용할 시 비데오 소스가 720(V) * 1280(H) 순차주사일때는 바로 디스플레이 해주면 되나, 비데오 소스가 480(V) * 720(H) 비월주사인 신호에 대해서는 720(V) * 1280(H) 순차주사로 스캔 포맷 컨버터하여 주어야 한다.
이때, NTSC -HDTV 신호로 스캔 포맷 변환하는데 가장 흔히 사용되는 기술은 바로 전 필드 데이터를 현재 필드 라인 데이터 사이에 보간(Interpolation)하는 필드간 보간 방법과 현재 필드 자체의 라인 보간(Line Interpolation) 즉, 현재 필드내에서 수직 방향의 전후 두 라인의 중간값으로 현재 필드 라인 데이터 사이를 보간하는 필드내 보간 방법이 있다. 이때, 각 필드의 픽셀 데이타 간의 차값을 임의의 문턱값(Threshold Value)과 비교하여 현재 픽셀의 움직임 유무를 검출하고, 움직임이 검출되면 필드내 보간 방법으로, 움직임이 검출되지 않으면 필드간 보간 방법으로 새로운 데이터를 보간하고 있다.
여기서, SDTV(NTSC)는 토탈 라인이 525 라인이고, 액티브 영역은 480(V) * 720(H) 비월주사이다. 또한, HDTV는 토탈 라인이 1575 라인이고 액티브 영역은 720(V) * 1280(H) 순차주사이다. 즉, 라인수만 볼 때 HDTV 1575 라인은 NTSC 525 라인의 3배임을 알 수 있다. 그리고, 액티브 라인수도 SDTV는 480 라인 비월주사이다. 따라서, 한 필드는 240 라인이 된다. 즉, 720 라인은 240의 3배임을 알 수 있다.
도 1은 이러한 525 비월주사 라인과 1575 비월주사 라인과의 관계를 보인 것으로, 검게 칠한 원은 525 비월주사 라인(1)을 보여주고 있다. 또한, 모든 원은 1575 비월주사 라인(2)으로서 필드 1과 필드 2가 서로 엇갈려 있음을 알 수 있다. 이때에는 단순히 똑같은 가중치를 두어 데이터를 보간하면 된다.
도 2는 525 비월주사 라인과 787/788 순차주사 라인과의 관계를 보인 것으로, HDTV 신호와 SDTV 신호를 타이밍적으로 매칭시키면 한 필드 예컨대, 필드 2는 타이밍적으로 정확히 매칭되고, 다른 필드 예컨대, 필드 1은 라인만큼 차이가 남을 알 수 있다.
즉, 도 3의 (a)에서와 같이 HDTV 신호는 토탈 라인이 1575이고, 필드 1의 라인수는 787, 필드 2의 라인수는 788이며, 액티브 라인은 필드 1이 #54부터 #773까지 720 라인을 갖고, 필드 2가 #841부터 #1560까지 720 라인을 갖는다. 반면, NTSC 신호는 도 3의 (b)에서와 같이 토탈 라인이 525 라인이고, 액티브 라인은 필드 1과 필드 2가 모두 #23부터 #262까지 239 라인을 갖는다. 따라서, HDTV 신호와 NTSC 신호를 스캔 라인 컨버젼하기 위하여 비교하면, 필드 2 부분은 액티브 라인이 시작하는 라인을 볼 때 HDTV 신호의 #841과 NTSC 신호의 #23이 타이밍적으로 일치하는데, 필드 1 부분은 HDTV 신호의 #54와 NTSC 신호의 #23이 일치하지 않고 만큼 차이가 있슴을 알 수 있다. 이를 도 1, 도 2에서 보면, 필드 1이 만큼 이동된 것으로 볼수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 필드 1의 위치가 라인만큼 이동된 것을 고려하여 새로운 라인을 위한 보간을 수행하는 스캔 포맷 컨버터 회로를 제공함에 있다.
본 발명에 따른 스캔 포맷 컨버터 회로는 525 비월 주사 라인을 787.5 순차주사 라인으로 변환시 톱 필드가 라인 만큼 쉬프트된 성질을 이용하여 톱 필드 또는 바텀 필드의 라인과 라인 사이의 데이터 보간시 서로 다른 가중치를 주어 데이터 보간을 수행함을 특징으로 한다.
본 발명은 톱 필드의 라인과 라인 사이의 상측 픽셀의 필드내 보간은 상측 라인의 픽셀에 가중치를 더 주어 보간함을 특징으로 한다.
본 발명은 톱 필드의 라인과 라인 사이의 상측 픽셀의 필드간 보간은 공간적으로 같은 위치에 있는 이전 바텀 필드의 픽셀을 그대로 이용함을 특징으로 한다.
본 발명은 톱 필드의 라인과 라인 사이의 하측 픽셀의 필드내 보간은 하측 라인의 픽셀에 가중치를 더 주어 보간함을 특징으로 한다.
본 발명은 톱 필드의 라인과 라인 사이의 하측 픽셀의 필드간 보간은 이전 바텀 필드의 상측 라인의 픽셀에 가중치를 더 주어 보간함을 특징으로 한다.
본 발명은 바텀 필드의 라인과 라인 사이의 상측 픽셀의 필드내 보간은 상측 라인의 픽셀에 가중치를 더 주어 보간함을 특징으로 한다.
본 발명은 바텀 필드의 라인과 라인 사이의 상측 픽셀의 필드간 보간은 이전 톱 필드의 하측 라인의 픽셀에 가중치를 더 주어 보간함을 특징으로 한다.
본 발명은 바텀 필드의 라인과 라인 사이의 하측 픽셀의 필드내 보간은 하측 라인의 픽셀에 가중치를 더 주어 보간함을 특징으로 한다.
본 발명은 바텀 필드의 라인과 라인 사이의 하측 픽셀의 필드간 보간은 공간적으로 같은 위치에 있는 이전 톱 필드의 픽셀을 그대로 이용함을 특징으로 한다.
도 1은 일반적인 525 비월주사 라인과 1575 비월주사 라인과의 관계를 보인 도면
도 2는 일반적인 525 비월주사 라인과 787.5 순차주사 라인과의 관계를 보인 도면
도 3은 본 발명을 설명하기 위한 HDTV 신호와 NTSC 신호의 타이밍도
도 4는 본 발명에 따른 필드 2의 상측 라인 a'에 대한 필드내 보간과 필드간 보간의 예를 보인 도면
도 5는 본 발명에 따른 필드 2의 하측 라인 a"에 대한 필드내 보간과 필드간 보간의 예를 보인 도면
도 6은 본 발명에 따른 필드 1의 상측 라인 A'에 대한 필드내 보간과 필드간 보간의 예를 보인 도면
도 7은 본 발명에 따른 필드 1의 하측 라인 A"에 대한 필드내 보간과 필드간 보간의 예를 보인 도면
도 8은 본 발명에 따른 HDTV/NTSC 겸용 수신기의 구성 블록도
도 9는 본 발명에 따른 스캔 포맷 컨버터의 상세 블록도
도면의 주요부분에 대한 부호의 설명
101 : 안테나 102 : HDTV용 튜너
103 : VSB 복조부 104 : MPEG 디멀티플렉서
105 : MPEG A/V 디코더 106 : NTSC용 튜너
107 : NTSC 복조부 108 : 중앙처리장치
109 : 스캔 포맷 컨버터 10,12,13 : 1H 지연기
11 : 필드 메모리 14,15,16 : 승산기
17,18,19,20,27,30,33,36 : 가산기 21,22,23,24 : 제산기
25,26,28,29,31,32,34,35 : 승산기 37,38,39 : 선택기
40,41,42 : FIFO 메모리 43 : 움직임 벡터 스케일링부
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.
본 발명은 NTSC 신호를 HDTV 신호로 변환하는 경우이므로 NTSC 신호의 라인과 라인 사이에는 두개의 데이터가 새로이 보간되어야 하고, 필드 1에서 NTSC 신호와 HDTV 신호가 라인만큼 차이가 난다고 가정하면, 필드 1의 위치가 도 3의 (c)와 같이 라인만큼 이동된 것으로 고려하여 새로운 라인의 데이터를 보간하여야 하므로, 라인과 라인 사이의 두 데이터 뿐만 아니라 필드 1의 경우와 필드 2의 경우에 대해서도 서로 가중치가 달라야 한다.
도 4 내지 도 7은 이러한 각각의 경우를 고려하여 움직임 유무에 따른 필드간 보간 방법과 필드내 보간 방법의 예를 보이고 있다. 도 4 내지 도 7에서, A,B 픽셀은 라인만큼 이동된 필드 1의 525 비월주사 라인이고, A', A''는 A와 B 라인 사이에서 새로이 보간될 픽셀이다. 또한, a,b 픽셀은 필드 2의 525 비월주사 라인이고, a', a''는 a와 b 라인 사이에서 새로이 보간될 픽셀이다.
따라서, 도 4는 필드 2의 라인과 라인 사이의 상측 픽셀 a'를 위한 보간 방법을 보여주고 있는데, 필드내 보간은 a' = (2a+b)/3으로 a,b 픽셀중 a 픽셀의 위치가 a' 픽셀 위치와 더 가까우므로 b 픽셀보다 a 픽셀에 가중치를 더 주어 새로운 데이터 a'를 보간하고 있다. 필드간 보간은 a' = (2B+A)/3으로 이전 필드 1의 A,B 픽셀중 B 픽셀의 위치가 a' 픽셀 위치와 더 가까우므로 A 픽셀보다 B 픽셀에 가중치를 더 주어 새로운 데이터 a'를 보간하고 있다.
도 5는 필드 2의 라인과 라인 사이의 하측 픽셀 a''를 위한 보간 방법을 보여주고 있는데, 필드내 보간은 a'' = (a+2b)/3으로 a,b 픽셀중 b 픽셀의 위치가 새로운 데이터 a'' 픽셀 위치와 더 가까우므로 a 픽셀보다 b 픽셀에 가중치를 더 주어 새로운 데이터 a''를 보간하고 있다. 필드간 보간은 a'' = B으로 이전 필드 1의 B 픽셀의 위치가 공간적으로 a'' 픽셀과 같은 위치에 있으므로 이전 필드 1의 B 픽셀 값이 그대로 새로운 데이터 a'' 값이 된다.
도 6은 필드 1의 라인과 라인 사이의 상측 픽셀 A'를 위한 보간 방법을 보여주고 있는데, 필드내 보간은 A' = (2A+B)/3으로 A,B 픽셀중 A 픽셀의 위치가 A' 픽셀 위치와 더 가까우므로 B 픽셀보다 A 픽셀에 가중치를 더 주어 새로운 데이터 A'를 보간하고 있다. 필드간 보간은 A' = a로 이전 필드 2의 a 픽셀이 공간적으로 A' 픽셀과 같은 위치에 있으므로 이전 필드 2의 a 픽셀이 그대로 새로운 데이터 A'가 된다.
도 7은 필드 1의 라인과 라인 사이의 하측 픽셀 A''를 위한 보간 방법을 보여주고 있는데, 필드내 보간은 A'' = (A+2B)/3으로 A,B 픽셀중 B 픽셀의 위치가 A'' 픽셀 위치와 더 가까우므로 A 픽셀보다 B 픽셀에 가중치를 더 주어 새로운 데이터 A''를 보간하고 있다. 필드간 보간은 A'' = (2a+b)/3으로 이전 필드 2의 a,b 픽셀중 a 픽셀의 위치가 A'' 픽셀 위치와 더 가까우므로 b 픽셀보다 a 픽셀에 가중치를 더 주어 새로운 데이터 A''를 보간하고 있다.
도 8은 본 발명에 따른 HDTV/NTSC 겸용 수신기이고, 도 9는 도 8의 스캔 포맷 컨버터의 상세 블록도로서, 상기 도 4 내지 도 7의 보간 알고리즘을 구현한 블록도이다.
도 8을 보면, 튜너(102)는 HDTV용이고, 튜너(106)는 NTSC용이다. 따라서, 안테나(101)를 통해 MPEG 비트 스트림의 디지털 방송 신호가 입력되면 튜너(102)는 이를 튜닝하여 VSB 복조부(103)로 출력하고, VSB 복조부(103)는 VSB 방식으로 전송되는 MPEG 데이터를 복조하여 MPEG 디멀티플렉서(104)로 출력한다. 상기 MPEG 디멀티플렉서(104)는 VSB 복조된 신호를 입력받아 중앙처리장치(CPU)(108)의 제어에 의해 비데오 신호와 오디오 신호, 그리고 보조 데이터로 분리한다. 상기 분리된 비데오 신호와 오디오 신호는 MPEG A/V 디코더(105)에서 각각 비데오 및 오디오 디코딩된 후 HDTV용 신호는 그대로 디스플레이를 위해 출력되고, SDTV의 R,G,B 신호와 MPEG 비데오 스트림으로부터 검출한 움직임 벡터(M.V.)는 스캔 포맷 컨버터(109)로 출력된다. 여기서, 상기 MPEG A/V 디코더(105)의 출력 형태는 HDTV용으로 720(V) * 1280(H) 순차주사 또는 1080(V) * 1920(H) 비월주사 신호이고, NTSC용으로 480(V) * 720(H) 비월주사 신호이다. 즉, 엠펙(MPEG) 스트림으로 전달되는 픽쳐는 HDTV 또는 SDTV를 방송국이 선택할 수 있으므로 상기 MPEG A/V 디코더(105)의 출력은 HDTV가 될 수도 있고, SDTV가 될 수도 있다.
한편, 안테나(101)를 통해 아날로그 NTSC 신호가 입력되면 튜너(106)는 이를 튜닝하여 NTSC 복조부(107)로 출력한다. 상기 NTSC 복조부(107)는 NTSC 방식으로 전송되는 신호를 CPU(108)의 제어에 의해 복조하여 R,G,B 신호를 스캔 포맷 컨버터(109)로 출력하고, CPU(108)는 NTSC의 존재유무를 상기 스캔 포맷 컨버터(109)에 알린다. 이때, 상기 NTSC 복조부(107)에는 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 컨버터(도시되지 않음)가 구비된다. 여기서, 상기 NTSC 복조부(107)의 출력 형태는 480(V) * 720(H) 비월주사 신호이다.
이때, 도 9와 같은 스캔 포맷 컨버터는 R,G,B 각각에 대해 필요하다.
도 9를 보면, 필드내 보간을 위해서 1H 라인 지연기(10)가 필요하고, 필드간 보간을 위해서 262H 지연 즉, 필드 메모리(11), 직렬 연결되는 1H 라인 지연기(12,13)가 필요하다. 또한, 움직임 벡터 스케일링부(43)는 도 8의 CPU(108)로부터 NTSC 유무 신호를 제공받고 MPEG A/V 디코더(105)로부터 움직임 벡터(M.V.)를 제공받아 움직임 양을 상수 K로 스케일링한다. 즉, 움직임의 양에 따라 필드내, 필드간 보간되는 양이 다르다. 이때, 움직임 벡터(M.V.) 값이 움직임 양이 되나 움직임 벡터를 그대로 이용하게 되면 보간 데이터에 곱해질 승산기의 구조가 복잡해져 가격 상승의 원인이 되므로 상수 K로 스케일링한다. 예컨대, 상수 K를 움직임 벡터 값에 따라 0, 0.25, 0.5, 0.75, 1로 만들어준다. 여기서, 상수 K가 0이면 움직임이 가장 많고, 1이면 움직임이 전혀 없는 정지를 의미한다. 그러므로, 상수 1-K는 반대로 움직임의 양에 따라 1, 0.75, 0.5, 0.25, 0이 된다. 이렇게하면, 승산기(25,26,28,29,31,32,34,35)는 비트 쉬프트만으로 승산기의 역할을 할 수 있어 가격면에서 매우 유리해진다. 또한, 움직임 벡터(M.V.)를 이용하여 상수 K를 결정하므로 움직임을 찾기 위한 하드웨어를 별도로 추가하지 않아도 된다. 상기된 경우는 MPEG A/V 디코더(105)를 통해 출력되는 SDTV급 신호의 경우이고, NTSC 복조부(107)를 통해 출력되는 아날로그 NTSC 신호는 움직임을 모르므로 이때의 상수 K와 1-K는 움직임 벡터 스케일링부(43)에서 각각 0.5로 만든다. 이는 필드내 보간 값과 필드간 보간 값을 균등하게 이용하기 위함이고 또한, 움직임을 검출하기 위한 별도의 하드웨어가 추가되는 것을 피하기 위함이다. 이때, NTSC 신호의 유무는 상기 CPU(108)에서 알려준다.
먼저, 필드 2가 현재 필드이고, 필드 1이 이전 필드이며, 도 4, 도 5와 같이 필드 2의 라인과 라인 사이의 상하측 픽셀 a',a''를 보간하는 경우에 대해 각 부의 동작을 살펴보자, 즉, 1H 지연기(10)로 입력되는 픽셀이 필드 2의 b 픽셀이라고 가정하면, 1H 지연기(10)에서는 a 픽셀이 선택기(37)로 출력되고 필드 메모리(11)의 출력은 이전 필드 즉, 필드 1의 데이터가 되고, 1H 지연기(12)의 출력은 이전 필드 1의 B 픽셀이, 1H 지연기(13)의 출력은 필드 1의 A 픽셀이 된다.
이때, 승산기(14)는 상기 1H 지연기(10)의 출력인 a 픽셀에 2를 곱해주고(2a), 승산기(15)는 상기 1H 지연기(12)의 출력인 B 픽셀에 2를 곱해주며(2B), 승산기(16)는 상기 1H 지연기(9)의 입력인 b 픽셀에 2를 곱해준다(2b). 그리고, 가산기(17)는 상기 승산기(14)의 출력(2a)과 현재 1H 지연기(10)로 입력되는 픽셀 b를 더하고(2a+b), 가산기(18)는 상기 1H 지연기(13)의 출력(A)과 승산기(15)의 출력(2B)를 더하며(A+2B), 가산기(19)는 1H 지연기(10)의 출력(a)과 승산기(16)의 출력(2b)를 더한다(a+2b).
제산기(21)는 상기 가산기(17)의 출력(2a+b)을 3으로 나누고, 제산기(22)는 상기 가산기(18)의 출력(A+2B)을 3으로 나누며, 제산기(23)는 상기 가산기(19)의 출력(a+2b)을 3으로 나누어 각각 평균값을 취한다. 따라서, 상수 1-K가 곱해지는 승산기(25)로는 제산기(21)의 출력인 (2a+b)/3이 입력되고, 상수 K가 곱해지는 승산기(26)로는 제산기(22)의 출력인 (2B+A)/3이 입력되며, 상수 1-K가 곱해지는 승산기(28)로는 제산기(23)의 출력인 (a+2b)/3이 입력되고, 상수 K가 곱해지는 승산기(29)로는 1H 지연기(12)의 출력인 B가 입력된다.
즉, 제산기(21)의 출력이 a'에 대한 필드내 보간 값(a'=(2a+b)/3)이고, 제산기(22)의 출력이 a'에 대한 필드간 보간 값(a'=(2B+A)/3)이며, 제산기(23)의 출력이 a"에 대한 필드내 보간 값(a"=(a+2b)/3)이고, 1H 지연기(12)의 출력이 a"에 대한 필드간 보간 값(a"=B)이 된다. 여기에 움직임의 양에 따라 할당된 상수 K 또는 1-K 값이 각각의 승산기(25,26,28,29)에서 곱해진다.
만일, 움직임이 아주 커서 상수 K가 0이라면, 1-K는 1이 되므로, 상수 K가 곱해지는 승산기(26,29)의 출력은 0이 되고, 상수 1-K가 곱해지는 승산기(25,28)의 출력만이 각각의 가산기(27,30)를 통해 각각 선택기(38,39)로 입력된다. 즉, 움직임이 매우 큰 경우에는 필드내 보간 기법에 의한 데이터(a'=(2a+b)/3, a"=(a+2b)/3)가 출력된다. 움직임이 없는 정지 상태 즉, K가 1이라고 가정하면 승산기(26,29)의 출력만이 각각의 가산기(27,30)를 통해 각각의 선택기(38,39)로 입력되므로 필드간 보간 기법에 의한 데이터(a' = (2B+A)/3, a" = B)가 가산기(27,30)에서 출력된다.
만일, NTSC 신호인 경우에는 움직임 벡터 스케일링부(43)에서 상수 K와 상수 1-K를 똑같이 0.5로 만들었으므로 가산기(27)는 도 4와 같은 필드내 보간 값과 필드간 보간 값의 중간 값( )을 a' 픽셀 값으로 하여 선택기(38)로 출력하고, 가산기(28)는 도 5와 같은 필드내 보간 값과 필드간 보간 값의 중간값( )을 a" 픽셀 값으로 하여 선택기(39)로 출력한다. 상기 선택기(37,38,39)는 현재 필드가 필드 2이므로 각각 a,a'a" 픽셀을 선택하여 각각의 선입선출(FIFO) 메모리(40,41,42)로 출력한다.
한편, 필드 1이 현재 필드이고, 필드 2가 이전 필드이며, 도 6, 도 7과 같이 필드 1의 라인과 라인 사이의 상하측 픽셀 A',A''를 보간하는 경우에 대해 각 부의 동작을 살펴보자, 즉, 1H 지연기(10)로 입력되는 픽셀이 필드 1의 B 픽셀이라고 가정하면, 1H 지연기(10)에서는 A 픽셀이 선택기(37)로 출력되고 필드 메모리(11)의 출력은 이전 필드 즉, 필드 2의 데이터가 되고, 1H 지연기(12)의 출력은 필드 1의 b 픽셀이, 1H 지연기(13)의 출력은 필드 1의 a 픽셀이 된다.
따라서, 상기와 같은 과정에 의해 승산기(31)의 입력은 1H 지연기(10), 승산기(14), 가산기(17), 및 제산기(21)를 거친 도 6의 필드내 보간 값 (2A+B)/3이 되고, 승산기(32)의 입력은 필드 메모리(11), 1H 지연기(12)를 거친 도 6의 필드간 보간 값 a가 되며, 승산기(34)의 입력은 1H 지연기(10), 승산기(16), 가산기(19), 및 제산기(23)를 거친 도 7의 필드내 보간 값 (A+2B)/3이 되며, 승산기(35)의 입력은 필드 메모리(11), 1H 지연기(12), 승산기(15), 가산기(20), 및 제산기(24)를 거친 도 7의 필드간 보간 값 (2a+b)/3이 된다.
상기 승산기(31)는 (2A+B)/3 값에 상수 K를 곱하여 가산기(33)로 출력하고, 승산기(32)는 a에 상수 1-K를 곱하여 가산기(33)로 출력한다. 이때, 움직임이 커서 상수 K가 0이면 필드내 보간 값인 승산기(31)의 출력만이 가산기(33)를 통해 선택기(38)로 출력되고, 움직임이 전혀 없어 상수 K가 1이면 필드간 보간 값인 승산기(32)의 출력만이 가산기(33)를 통해 선택기(38)로 출력된다. 또한, 상수 K와 1-K가 각각 0.5이면 필드내 보간값의 중간 값과 필드간 보간 값의 중간 값이 가산기(33)에서 더해져 선택기(38)로 출력된다.
마찬가지로, 상기 승산기(34)는 (A+2B)/3 값에 상수 K를 곱하여 가산기(36)로 출력하고, 승산기(35)는 (2a+b)/3에 상수 1-K를 곱하여 상기 가산기(36)로 출력한다. 이때, 움직임이 커서 상수 K가 0이면 필드내 보간 값인 승산기(34)의 출력만이 가산기(36)를 통해 선택기(39)로 출력되고, 움직임이 전혀 없어 상수 K가 1이면 필드간 보간 값인 승산기(35)의 출력만이 가산기(36)를 통해 선택기(39)로 출력된다. 또한, 상수 K와 1-K가 각각 0.5이면 필드내 보간값의 중간 값과 필드간 보간 값의 중간 값이 가산기(36)에서 더해져 선택기(39)로 출력된다. 이와 같이 움직임의 양에 따라 즉, K 값에 따라 필드내 또는 필드간 보간되는 양이 다르다. 상기 선택기(37,38,39)는 현재 필드가 필드 1이므로 각각 A,A',A" 픽셀을 선택하여 각각의 FIFO 메모리(40,41,42)로 출력한다.
상기 FIFO 메모리(40,41,42)는 16:9 와이드 NTSC 신호를 HDTV 신호로 변환 또는 4:3 NTSC 신호를 HDTV 신호로 변환함에 따라 각각 라이트 클럭과 리드 클럭을 서로 다르게 하여 데이터를 디스플레이 장치로 출력하고, 필드 1에 대해서는 전체 라인을 만큼 지연시킨 후 데이터를 리드하여 디스플레이 장치로 출력한다.
즉, 16:9 와이드 NTSC 신호를 HDTV 신호로 변환하는 경우의 리드 클럭은 f = fhdtv * 720/1280 = 42.37631119 MHz이다. 여기서, fhdtv = 4788 * fh = 75.33566434 MHz, fh = 4.5MHz/280이다. 또한, 4:3 NTSC 신호를 HDTV 신호로 변환하는 경우의 리드 클럭 f = fhdtv * 720/960 = 56.50174825 MHz이다. 이때, 모든 FIFO(40,41,42)의 라이트 클럭은 13.5MHz이다. 즉, NTSC 16:9, 4:3 모드에 따라 리드 클럭만 달라진다. 그러나, 720 픽셀을 1280 픽셀로 만드는 보간기나 데시메이터(Decimator)가 필요하지 않는다.
한편, 16:9, 4:3 모드에 대해서 리드 클럭을 하나로 하고자 할때는 fhdtv = 4788 * fh = 75.33566434 MHz, fh = 4.5MHz/280를 이용하면 된다. 그러나, 4:3 NTSC 신호를 HDTV 신호로 변환하는 경우 FIFO 메모리(40,41,42)에 보간기 4, 데시메이터 3가 추가로 이용되고, 16:9 와이드 NTSC 신호를 HDTV 신호로 변환하는 경우 보간기 16, 데시메이터 9가 추가로 이용되어야 한다.
한편, 본 발명은 필드내 보간 또는 필드간 보간시 현재 필드 또는 이전 필드의 수직 방향의 전후 두 라인의 픽셀 값만을 이용하였으나, 하드웨어 설계에 따라 더 많은 라인의 픽셀을 이용하여 필드내 보간 또는 필드간 보간을 수행할 수 있다. 이때,하드웨어는 더 복잡해질 수 있으나 대신 화질을 높일 수 있다.
또한, 본 발명은 미국향 수신기 또는 ATV를 수신할 수 있는 컴퓨터에 적용할 수 있다.
이상에서와 같이 본 발명에 따른 스캔 포맷 컨버터 회로에 의하면, SDTV(NTSC) 비월주사 신호를 HDTV 순차주사 신호로 변환시 만큼 이동을 고려하여 데이터 보간을 수행함으로써, 화면의 플리커 현상없이 NTSC의 480*720 비월주사 포맷을 HDTV의 720*1280 순차주사 포맷으로 바꾸어 디스플레이할 수 있고, 움직임 벡터를 스케일링하여 각각의 필드간 보간값과 필드내 보간값에 곱해줌으로써, 움직임 양을 검출하기 위한 추가적인 하드웨어가 필요없고 비트 쉬프트만으로 승산기 역할을 수행할 수 있도록 한다. 따라서, 코스트를 다운시켜 가격적인 면에서도 경쟁력을 갖는 효과가 있다.
Claims (17)
- 제 1 항에 있어서, 톱 필드의 라인과 라인 사이의 상측 픽셀의 필드내 보간은 상측 라인의 픽셀에 가중치를 더 주어 보간함을 특징으로 하는 스캔 포맷 컨버터 회로.
- 제 1 항에 있어서, 톱 필드의 라인과 라인 사이의 상측 픽셀의 필드간 보간은 공간적으로 같은 위치에 있는 이전 바텀 필드의 픽셀을 그대로 이용함을 특징으로 하는 스캔 포맷 컨버터 회로.
- 제 1 항에 있어서, 톱 필드의 라인과 라인 사이의 하측 픽셀의 필드내 보간은 하측 라인의 픽셀에 가중치를 더 주어 보간함을 특징으로 하는 스캔 포맷 컨버터 회로.
- 제 1 항에 있어서, 톱 필드의 라인과 라인 사이의 하측 픽셀의 필드간 보간은 이전 바텀 필드의 상측 라인의 픽셀에 가중치를 더 주어 보간함을 특징으로 하는 스캔 포맷 컨버터 회로.
- 제 1 항에 있어서, 바텀 필드의 라인과 라인 사이의 상측 픽셀의 필드내 보간은 상측 라인의 픽셀에 가중치를 더 주어 보간함을 특징으로 하는 스캔 포맷 컨버터 회로.
- 제 1 항에 있어서, 바텀 필드의 라인과 라인 사이의 상측 픽셀의 필드간 보간은 이전 톱 필드의 하측 라인의 픽셀에 가중치를 더 주어 보간함을 특징으로 하는 스캔 포맷 컨버터 회로.
- 제 1 항에 있어서, 바텀 필드의 라인과 라인 사이의 하측 픽셀의 필드내 보간은 하측 라인의 픽셀에 가중치를 더 주어 보간함을 특징으로 하는 스캔 포맷 컨버터 회로.
- 제 1 항에 있어서, 바텀 필드의 라인과 라인 사이의 하측 픽셀의 필드간 보간은 공간적으로 같은 위치에 있는 이전 톱 필드의 픽셀을 그대로 이용함을 특징으로 하는 스캔 포맷 컨버터 회로.
- 525 비월 주사 라인을 787.5 순차주사 라인으로 변환시 엠펙 비트 스트림으로부터 움직임 벡터를 검출하고 움직임의 유무에 따라 필드내 보간 기법과 필드간 보간 기법을 이용하는 스캔 포맷 컨버터 회로에 있어서,톱 필드의 라인과 라인 사이의 상측 픽셀의 필드간 보간은 공간적으로 같은 위치에 있는 이전 바텀 필드의 픽셀을 그대로 이용하는 제 2 데이터 보간부와,톱 필드의 라인과 라인 사이의 하측 픽셀의 필드내 보간은 하측 라인의 픽셀에 가중치를 더 주어 보간하는 제 3 데이터 보간부와,톱 필드의 라인과 라인 사이의 하측 픽셀의 필드간 보간은 이전 바텀 필드의 상측 라인의 픽셀에 가중치를 더 주어 보간하는 제 4 데이터 보간부와,바텀 필드의 라인과 라인 사이의 상측 픽셀의 필드내 보간은 상측 라인의 픽셀에 가중치를 더 주어 보간하는 제 5 데이터 보간부와,바텀 필드의 라인과 라인 사이의 상측 픽셀의 필드간 보간은 이전 톱 필드의 하측 라인의 픽셀에 가중치를 더 주어 보간하는 제 6 데이터 보간부와,바텀 필드의 라인과 라인 사이의 하측 픽셀의 필드내 보간은 하측 라인의 픽셀에 가중치를 더 주어 보간하는 제 7 데이터 보간부와,바텀 필드의 라인과 라인 사이의 하측 픽셀의 필드간 보간은 공간적으로 같은 위치에 있는 이전 톱 필드의 픽셀을 그대로 이용하는 제 8 보간부와,움직임의 양에 따른 상수값을 상기 제 1, 제 3, 제 5, 제 7 데이터 보간부의 출력에 동일하게 곱하고 그 반대 상수값을 제 2, 제 4, 제 6, 제 8 데이터 보간부의 출력에 동일하게 곱한 후 같은 위치의 필드내 보간 값과 필드간 보간 값을 더하여 출력하는 승산부와,현재 필드가 톱 필드이면 입력되는 픽셀 데이터와 상기 승산부를 통해 출력되는 톱 필드의 보간 데이터를 일시 저장하여 디스플레이 장치로 순차 출력하고, 바텀 필드이면 입력되는 픽셀 데이터와 상기 승산부를 통해 출력되는 바텀 필드의 데이터를 일시 저장하여 디스플레이 장치로 순차 출력하는 선입선출 메모리를 포함하여 구성됨을 특징으로 하는 스캔 포맷 컨버터 회로.
- 제 11 항에 있어서,움직임 벡터를 0보다 크고 1보다 작은 2의 배수로 스케일링하여 상기 승산부에 상수 값으로 출력하는 움직임 벡터 스케일링부가 구비됨을 특징으로 하는 스캔 포맷 컨버터 회로.
- 제 12 항에 있어서, 상기 움직임 벡터 스케일링부는입력되는 신호가 NTSC 신호이면 필드내 보간 값과 필드간 보간 값을 균등하게 이용할 수 있는 상수 값으로 움직임 벡터를 스케일링함을 특징으로 하는 스캔 포맷 컨버터 회로.
- 제 11 항에 있어서, 상기 선입선출 메모리는16:9 와이드 NTSC 신호를 HDTV 신호로 변환하는 경우와 4:3 NTSC 신호를 HDTV 신호로 변환하는 경우에 각각 라이트 클럭은 동일하고 리드 클럭은 서로 다름을 특징으로 하는 스캔 포맷 컨버터 회로.
- 제 11 항에 있어서, 상기 선입선출 메모리는16:9 와이드 NTSC 신호를 HDTV 신호로 변환하는 경우와 4:3 NTSC 신호를 HDTV 신호로 변환하는 경우에 리드 클럭을 동일하게 하면 각각의 경우에 대해 보간기와 데시메이터가 필요함을 특징으로 하는 스캔 포맷 컨버터 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970057990A KR100232143B1 (ko) | 1997-11-04 | 1997-11-04 | 스캔 포맷 컨버터 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970057990A KR100232143B1 (ko) | 1997-11-04 | 1997-11-04 | 스캔 포맷 컨버터 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990038322A KR19990038322A (ko) | 1999-06-05 |
KR100232143B1 true KR100232143B1 (ko) | 1999-12-01 |
Family
ID=19524133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970057990A KR100232143B1 (ko) | 1997-11-04 | 1997-11-04 | 스캔 포맷 컨버터 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100232143B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100753664B1 (ko) * | 2005-09-30 | 2007-08-31 | 삼성전기주식회사 | 해상도 변환장치 및 해상도 변환방법 |
-
1997
- 1997-11-04 KR KR1019970057990A patent/KR100232143B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990038322A (ko) | 1999-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7474355B2 (en) | Chroma upsampling method and apparatus therefor | |
US5963261A (en) | Low cost scan converter for television receiver | |
EP1158792B1 (en) | Filter for deinterlacing a video signal | |
US6509930B1 (en) | Circuit for scan conversion of picture signal using motion compensation | |
KR101366203B1 (ko) | 공유 메모리 멀티 비디오 채널 디스플레이 장치 및 방법 | |
KR101334295B1 (ko) | 공유 메모리 멀티 비디오 채널 디스플레이 장치 및 방법 | |
US20070242160A1 (en) | Shared memory multi video channel display apparatus and methods | |
KR101366202B1 (ko) | 공유 메모리 멀티 비디오 채널 디스플레이 장치 및 방법 | |
US6577348B1 (en) | Apparatus and method for digitizing an analog video signal | |
US6577349B1 (en) | Receiver | |
US6118489A (en) | Deinterlacing device and method for digital TV receiver | |
JPS5877373A (ja) | テレビジヨン信号処理回路 | |
KR100232143B1 (ko) | 스캔 포맷 컨버터 회로 | |
KR100226836B1 (ko) | 영상 포맷 변환 장치 | |
KR100311009B1 (ko) | 공통 포맷을 이용하는 영상 포맷 변환 장치와 그 방법 | |
US5070394A (en) | Image signal processing device | |
US5668609A (en) | Motion detector and key signal interpolator using same | |
JP2517652B2 (ja) | 帯域圧縮テレビジョン信号の受信装置 | |
KR0153536B1 (ko) | 주사보간 신호발생 회로 및 방법 | |
JP3097140B2 (ja) | テレビジョン信号の受信、処理装置 | |
FI92128B (fi) | Menetelmä HD-MAC-dekooderin signaalinkäsittelyhaarojen toteuttamiseksija menetelmän mukainen piiriratkaisu | |
JP2000041201A (ja) | 画像縮小表示装置 | |
JP2001189919A (ja) | 画像情報変換装置及び画像情報変換方法 | |
JP2012074990A (ja) | 半導体装置 | |
JPH0822053B2 (ja) | テレビジョン信号方式変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060616 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |