KR100231674B1

KR100231674B1 - 콤필터장치

Info

Publication number: KR100231674B1
Application number: KR1019920002779A
Authority: KR
Inventors: 토마스스발드; 로베르트메이어; 마르셀펠그롬
Original assignee: 요트.게.아. 롤페즈; 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 1991-02-27
Filing date: 1992-02-24
Publication date: 1999-11-15
Also published as: ES2092010T3; EP0501558B1; DE59206883D1; EP0501558A3; DE4106076A1; EP0501558A2; US5216495A; KR920017502A; JPH04354491A

Abstract

본원은 2개의 콤 필터 함수를 발생하면서 칼라 화상 신호를 변소 색상 반송파와 휘도 신호로 분리하는 콤 필터 장치에서, 3개의 화상 라인 및 2개 콤 필터 함수의 동시 이용 가능 신호 진폭들이, 논리 비교 신호를 비교 결과에 따라 선택 논리 회로(30)에 공급하는 비교기부분에서 서로 비교하는 한단의 중간 필터(21)가 제공되며, 상기 선택 논리 회로는 비교 신호에 기초하여 비교기부분에 인가된 신호의 중간 순시 진폭을 갖는 신호를 판정하여, 이 신호를 중간 필터 출력측에 인가하도록 한 것을 특징으로 하는 콤 필터 장치.

Description

콤 필터 장치

제1도는 본 발명의 실시예에 따른 회로 구성도.

* 도면의 주요부분에 대한 부호의 설명

6, 7, 8 : 대역 필터 21 : 중간 필터

22, 23, 24, 25, 26 : 비교기 30 : 논리 회로

71, 72, 74, 41, 76, 77, 78 : 비교 소자

본 발명은 예컨대 칼라 화상 신호를 변조 색상 반송파 신호와 휘도 신호를 분리시키는 콤 필터 장치에 관한 것이다. 이 장치에서는 PAL 신호에 대한 2개의 화상 라인과 NTSC에 신호에 대한 하나의 화상 라인에 대한 지연 시간을 갖는 2개의 연속 배열된 지연 소자가 동시에 이용 가능한 3개의 화상 라인의 배열 신호들이 2개의 콤 필터 함수를 구하기 위해 이용되며, 또한 중간 순시 진폭을 갖는 신호는 3개의 화상 라인과 2개의 콤 필터 함수로 된 신호를 연속적으로 여파한다.

일반 칼라 화상 신호, 특히 칼라 텔레비젼 신호는 정보 성분에 따라 변조되는 색상 반송파 같은 신호가 포함된 색상 정보 성분을 운반한다. 이러한 칼라 화상 신호가 표시될 경우, 변조 색상 반송파 같은 색상 정보 성분으로 구성되는 색상 신호를 휘도 신호에서 분리시켜야 한다는 문제점이 있다. 단순한 대역 필터들을 채용하지만, 색상 신호와 휘도 신호의 삽입 성분을 완전히 분리하지 못한다. 또한, 화상 라인을 지연하여 표시 신호가, 색상 반송파 성분에 관한한 다른 화상 라인의 신호와 서로 다른 위상으로 하는 콤 필터가 알려져 있다. 이들 두 성분은 서로 감산되어서, 색상 반송파만이 남는다. 이러한 방식으로 색상 신호와 휘도 상호간의 분리가 가능하다.

또한, Toshiba사의 TA8748N의 집적회로가 있다. NTSC신호에 있어서는 2개의 지연 소자가 외부에 제공되며, 각 소자는 한 화상 라인에 대한 지연을 행한다. 2개의 콤 필터 함수는 지연이 없는 2개의 지연 신호에서 구해진다. 2개의 콤 필터 함수와 2개의 지연 소자의 출력 신호 및 실제 화상 라인의 신호로부터, 중간 진폭을 갖는 5개 신호중의 한 신호의 선택은 2개의 연속 배열된 중간 필터에 의한 도시바사의 집적 회로에 의해 달성된다. 상기 회로 구성에서의 문제는, 필터 출력측에 나타나는 5개의 신호들 각각은 지연 시간이 서로 다르다는 것이다. 그 이유는 2개의 연속 배열 중간 필터들이 있어서 몇개의 신호만이 이 중 한개의 필터를 통과하기 때문이다. 각 신호에 대한 최종 지연차는, 위상 관계가 휘도 신호에 추가된 여파 색상 신호에서 가장 중요하기 때문에 여파 동작에 부정적이다.

본 발명의 목적은 지연 시간이 일정한 콤 필터 장치를 제공하는데 있다.

본 발명에 따르면, 이러한 목적은 다음과 같이 달성된다. 한 단의 중간 필터가 제공되고, 이 필터는 3개의 화상 라인과 2개의 콤 필터 함수의 동시 이용 가능 신호의 진폭들, 비교 결과에 따라 논리 비교 신호를 선택 논리 회로에 공급하는 비교기 부분에서 서로 비교하고, 상기 선택 논리 회로는 비교 신호에 기초하여 비교기 부분에 인가되는 신호의 중간 순시 진폭을 갖는 신호를 결정하여 이 신호를 중간 필터 출력측에 공급한다.

3개의 화상 라인의 신호에서 중간 순시 진폭의 신호를 여파하는데 있어서, 5개의 신호를 비교하는 비교기 부분과, 비교 신호들을 평가하는 선택 논리 회로를 갖는 한단의 중간 필터가 제공된다. 이들 비교 신호에 기초하여, 중간 순시 진폭을 갖는 신호는 중간 필터의 출력측에 공급된다. 5개의 신호들은 회로 장치에서 동일한 방식으로 처리되기 때문에, 지연 시간도 동일하고, 휘도 신호와 색상 신호의 위상 보정도 이루어진다.

2개의 콤 필터 함수와 세개의 실제 화상 라인의 신호간에는 논리적의 상관성 때문에, 모든 다른 신호와 이들 5개의 신호들의 각 비교를 비교기 부분에서 행할 필요가 없다. 따라서 중간 필터의 구성을 비교적 간단하게 할 수 있다. 본 발명의 실시예에 따르면, 비교기 부분은 2개의 신호들은 서로 비교하여, 이 비교에 따라 논리적 출력 신호를 공급하는 5개의 비교기를 구비하며, 이중에서 3개의 비교기는 3개 화상 라인의 동시 이용 가능 신호들을 서로 비교하는데 이용되고, 나머지 2개의 비교기는 콤 필터 함수의 신호들을 관련 콤 필터 함수를 형성하는데 사용하지 않는 3개의 화상 라인의 신호와 비교하는데 사용하는데 사용된다. 따라서 5개의 비교기는, 이들 비교기의 비교 신호에 기초하여, 중간 순시 진폭을 갖는 신호가 선택 논리 회로에서 5개의 신호들을 선택하는데 충분하다. 이것은 콤 필터 함수가 3개 화상 신호중 2개 신호의 조합으로 초래되어서, 5개의 상호 비교가 필요없는 논리적 상관성 때문이다.

본 발명의 또다른 실시예에서는, 3개 화상 라인의 동시 이용 가능 신호 A, B, C 및 콤 필터 함수의 2개 신호 AB, BC와 관계된 5개의 스위칭 신호가 선택 논리 회로에서 발생되며, 이들 신호들의 이득은 다음의 논리 연산에 따라 구해진다.

선택 논리 회로에서 행해진 논리 연산은 5개의 스위칭 신호를 발생한다. 이들 스위칭 신호가 중간 필터의 여파된 출력 신호를 표시하지는 않지만 중간 필터의 5개 입력 신호와 관계된 논리 스위칭 신호를 표시한다. 만일 논리 회로내의 5개의 방정식중 하나가 참(true)일 경우에 대응하는 스위칭 신호가 액티브되어서 중간 필터의 5개 입력 신호중의 관련 신호가 필터 출력으로 보내진다. 비교될 5개의 신호는 논리 회로로 가지는 않는다. 중간 필터의 적당 입력 신호가 필터 출력측에 인가됨으로서 스위칭 신호를 발생하는 상기 언급의 논리 연산은 선택 논리에서 행해진다. 선택 논리 회로는 5개의 논리 연산의 참값(true value)을 발생하는 사실과 무관하게 동일 지연 시간으로 동작하는 방식으로 구성된다. 따라서 동일 값은 항상 중간 필터의 동일 지연의 출력 신호를 초래하며, 이 동일 값은 5개의 신호가 중간 필터 출력측에 인가된다는 사실과 무관하다.

본원의 실시예는, 5개의 스위칭 신호가 관련 스위칭 신호가 활성인 비교기부분의 입력 신호를 필터 출력측에 인가하는 5개의 스위치에 인가하는 것을 특징으로 한다.

실제로, 2개 또는 3개의 신호가 중간 필터 출력측에 인가된다. 중간 순시 진폭을 갖는 신호 선택에 있어서는, 적어도 2개의 신호가 동일 순시 진폭을 가진때에 문제가 발생한다. 또한 비교기부분에서의 비교기들이 각 입력측에서 오프세트 에러를 가질 경우도 발생한다. 중간 필터 뒤에, 선택 논리 회로가 몇개의 스위칭 신호를 동시에 발생하는 경우에 중간 필터의 출력 신호를 몇개의 스위칭 신호로 분할하는 디바이더를 설치하는 것이 바람직하다.

따라서, 또다른 신호 처리를 위하여 중간 필터 출력 신호를 변환하는 평균값은 선택 신호로부터 형성된다. 이러한 방식에서는, 등가 신호인 경우 또는 중간 필터에서 보상기의 여러 오프 세트가 일어나는 경우의 문제는 해결된다.

디바이더를 제공하는 대신에, 스위칭 신호를 다양한 순위 등급으로 관련지을 수 있으며, 보상 논리 회로는 복수의 스위칭 신호들이 동시에 활성화될 경우에 최고 순위를 갖는 스위칭 신호를 인가할 수 있다.

예컨대, 비교기부분의 오프 세트로 인하여, 복수개의 스위칭 신호가 논리 비교 연산치에 의거하여 동시에 활성화될 경우에, 결코 하나의 스위칭 신호만이 활성화되지 않는다. 이러한 목적을 위하여 스위칭 신호는 다양한 순위 등급으로 분류되어서, 최고 순위의 스위칭 신호만이 활성화된다.

본 발명의 또다른 실시예에서, 순위 등급은 선택 논리 회로의 대응 비교 동작에 의해 실현될 수 있다. 따라서 비교 동작을 전후로 행함으로서, 하나의 스위칭 신호만이 화성화된다.

하나의 스위칭 신호만을 구하기 위한 논리 회로에서의 논리 동작은 다음과 같다.

본 발명의 실시예에 있어서는, 지연 시간 보상 소자가 제공되어서 분리 색상 신호가 추가되기 전에 지연된 칼라 화상 신호를 발생한다.

본원에 따른 회로 장치는 분리된 색상 신호가 동일 시간 지연, 즉 동일 위상 값으로 이용할 수 있다. 따라서, 지연 화상 신호는 동일 값으로 지연되어 휘도 신호에 대한 2개 신호의 위상 보정이 달성된다.

또다른 실시예에서, 3개 화상 라인의 신호는, 2개 콤 필터 함수로서 중간 필터에서 동일 위상 위치를 갖는 지연시간으로 중간 필터에 인가된다.

칼라 화상 신호의 정확한 여파와 위상 보정을 위하여, 중간 필터는 일정 시간 지연을 가진다. 중간 필터의 특성을 완전히 이용하기 위해, 중간 필터로 간 5개의 신호를 동일 위상 상태로 중간 필터에 인가하는 것이 바람직하다. 2개의 콤 필터 함수의 발생에는 시간이 필요하기 때문에, 3개 화상 라인의 신호가 동일 시간 지연 값만큼 지연된다.

또다른 실시예에서는 3개의 화상 라인 및 콤 필터 함수의 신호를 병렬 처리하기 위한 회로 소자의 출력이 동일 로드로 되어 진폭 에러를 방지시키는 로드 실상이 행해진다.

로드 보상은 유사 회로 소자의 출력이 연속 배열 회로 소자의 동일 출력 값들로 로드됨으로서 실현된다. 이것은, 예컨대, 상호 유사 회로 소자들을 회로 소자에 연속 배열함으로서 달성된다. 예컨대 중간 필터의 비교부분에서 5개의 입력 신호는 상이한 여러개의 비교기에 인가된다. 따라서, 이러한 각종 로드는, 5개의 각 신호가 동일 갯수의 비교기 입력에 인가되는 방식으로 배열된 추가 비교기에 의하여 보상될 수 있다.

이것은 회로 장치의 그밖의 회로 소자에 대해 대응하는 방식으로 실현할 수 있다.

본원의 또다른 실시예에서는 회로 장치내의 신호는 시분할 방식으로 처리된다. 신호의 한정 지연 시간 또는 위상위치는 시간-분산 방식으로 처리하여 단순화할 수 있다.

이하에서는 제1도를 참조한 실시예를 이용하여 본원을 설명한다.

CVBS로 표시된 칼라 화상 신호는 제1도에 도시된 회로 장치에 인가된다. 칼라 화상 신호는 변조된 색상 반송파 형태인 색도 신호와 휘도 신호로 구성된다. 제1도에 도시된 회로 장치는 2개의 인터리브 신호를 분리한다. 이하에서는, PAL표준 칼라 화상 신호가 회로 장치에 인가되는 것으로 가정한다.

칼라 화상 신호는 제1도 도시의 회로 장치내에 제1지연 소자내에 인가된다. 이러한 지연 소자는 2개의 화상 라인 주기에 대응하는 지연 시간을 가진다.

제1지연 소자(1)는 이것과 지연 시간이 같은 제2지연 소자(2)에 선행한다. 회로 장치에 인가된 색도 신호, 제1지연 소자(1)의 출력 신호 및 제2지연 소자(2)의 출력 신호를 동시에 이용 가능한 3개 화상 라인의 3개의 신호를 표시한다. 2개의 콤 필터 함수는 이들 화상 라인으로부터 초기에 구해진다. 이러한 목적을 위하여, 제1지연 소자(1)의 출력 신호는 멀티플라이어(3)의 증배 수단에의하여 -1만큼 반전된다. 다른 2개 라인과 동일 지연을 위하여, 이들 신호는 멀티플라이어(4,5)에서 1만큼 증배된다. 따라서, 3개의 신호는 멀티플라이어(3,4,5)의 출력에서 동일 위상 위치에서 이용 가능한 이득이다. 3개 멀티플라이어의 3개 출력 신호는 대역 필터(6,7,8)에 인가되어, 입력 신호의 주파수 범위가 출력측에 나타나는 방식으로 형성된다.

도면에서 AB로 표시한 제1 콤 필터 함수는 A, B신호에서 구해진다. 이것은 가산기(9)에서 AB신호를 가산함으로서 행해진다. 레벨 보상을 위하여, 가산기(9)는 0.5만큼 증배하는 멀티플라이어(10)에 선행한다. 멀티플라이어(10)의 출력 신호는 제1 콤 필터 함수 AB를 표시한다. 이와 유사하게, 제2 콤 필터 함수 BC는 가산기(11), 멀티플라이어(12)에 의해 B, C신호에서 구해진다. A와 B 및 B와 C신호에서 색상 반송파 성분의 위상 관계에 기초하여, AB, BC신호는 이미 여파된 색도 신호를 표시한다. 그러나, 칼라 화상 표시 방해를 특히 수평 엣지에서의 방해를 피하기 위해서, 중간 순시 진폭을 갖는 신호는 2개의 콤 필터 함수로부터 선택되어야 한다.

이 목적을 위해서, 필터 함수 AB, BC와 같이 신호 A, B, C는 연속 배열된 중간 필터에 인가된다. 그러나, 콤 필터 함수 AB, BC는 3개의 신호 A, B, C와 더이상 동일 위상이 아니기 때문에, A, B, C신호는 동일 방식으로 지연되어서, 5개의 신호는 동일 위상 시간에서 이용 가능하다. 이 목적을 위해, A신호는 가산기(13)와 0.5 증배하는 연속 멀티플라이어(14)로 간다. 멀티플라이어(14)의 출력 신호는 도면에서 A로 표시하였다. 대응 방식으로서, B신호는 가산기(15), 멀티플라이어(16)에 들어가고, C신호는 가산(17), 멀티플라이어(18)에 들어간다. 따라서, A', B', C', AB, BC는 중간 순시 진폭의 신호를 여파하기 위해서 상대 위상 위치로 이용 가능하다.

앞서 언급하였지만, 회로 소자(14,18)는 A, B, C신호의 지연 시간을 보상한다. 대역 필터(6,7,8)의 출력의 부하 조정을 위하여, 회로 장치는 부가 가산기(19), A신호를 받는 입력 및 C신호를 받는 제2입력을 가진다. 가산기(19)는 멀티플라이어(20)에 접속된다. 가산기(19)는 대역 필터(6,7,8)의 출력을 종속화하는데 사용된다. 이것은 대역 필터(8)의 출력에 인가된다. 3개 대역 필터의 출력을 동일 갯수의 가산기 입력에 보내기 위하여 대역 필터의 출력은 가산기(19)에 로드된다. 이와 동일하게 대역 필터(8)의 출력 신호에 인가된다. 그결과, 대역 필터(6,7,8)의 출력이 정확하게 로드되어서, 대역 필터의 출력 신호에 대한 비선형 출력이 효과적으로 된다.

제1도에 도시된 회로 장치는 5개의 신호 A', B', C, AB 및 BC를 수신하는 중간 필터(21)를 가진다. 5개의 신호들은 비교기(22,23,24,25,26)를 구비하는 비교기부분에서 비교된다. 신호의 논리적 상관성에 기초하여, 모든 신호들이 서로 비교되는 것은 아니다. 예컨대, A,B신호는 제1 비교기(22)에서, BC, A는 제2 비교기(23)에서, C,A는 제3 비교기(24)에서, AB, C는 제4 비교기(25)에서, B,C는 제5비교기(26)에서 비교된다. 비교 결과치에 따라, 5개의 비교기(22,26)는 비교 신호들을 연속 배열된 선택 논리회로(30)에 인가한다. 예컨대, 제1 비교기(22)는 A신호가 B보다 클 경우에 출력 신호를 공급한다. 이 비교 신호는 반전된 형태로 선택 논리 회로(30)에 인가된다; 이 반전은 선택 논리 회로에서 행해진다. 이와 동일하게 제4비교기(23,26)에 인가된다.

선택 논리 회로(30)에서, 중간 순시 진폭을 갖는 신호는 선택 논리 회로(30)에 인가된 5 또는 10개의 비교 논리 신호와, 5개의 논리식에 의거하여 A', B', C', AB, BC로부터 정해진다. 5개 신호들의 논리적 상관성 때문에, 논리 연산은 아래와 같이 행해진다.

선택 논리 회로(30)는 논리 연산에 따라 중간 필터(21)의 5개 입력 신호와 관계된 5개의 스위칭 신호 SWA, SWB, SWC, SWAB, SWBC를 발생한다. 이상적인 경우에, 5개의 스위칭 신호중 한개만이 동일 시간에 활성화되어서, 관련 입력 신호가 5개의 입력 신호중 중간 순시 진폭을 가짐을 표시한다. 이러한 관련 신호는 대응 스위칭 신호가 활성이면 중간 필터 출력에 인가된다. 이렇게 하기 위하여, 선택 논리 회로(30)는 스위칭 신호 SWA가 인가되는 멀티플라이어(31)에 앞선다. 멀티플라이어(31)는 중간 필터(21)의 지연 입력 신호 A'를 표시하는 SHA 신호를 수신한다. A'신호는 지연 보상 소자로서 작동하는 샘플-앤드-홀드 단(41)에서 지연량만큼 지연된다.

따라서, 멀티플라이어(31)는 A'지연 신호, 즉 SHA신호를 관련 스위칭 신호 SHA가 활성인 동안에 가산기(41')에 인가된다. 여기에는, 스위칭 신호 SWB, SWC, SWAB, SWBC에 따라, SHB, SHC, SHAB, SHBC를 가산기(41')의 입력측에 인가하는 4개의 추가 멀티플라이어(32,33,34,35)가 있다. 가산기(41)의 출력 신호는 여파 신호, 즉 칼라 화상 신호의 분리 색상 신호를 표시한다.

중간 필터 비교기부분의 비교기(22 내지 26)는 다양한 오프세트를 갖고, 중간 필터의 적어도 2개 입력 신호는 동일 순시 진폭이기 때문에, 중간 필터 출력은 형성된 평균값에 의해 디바이터(42)에 앞선다. 이것은 가산기(41)의 출력 신호, 즉 중간 필터의 출력 신호가 디바이더(42)에 의하여 활성 스위칭 신호 SWA 내지 SWBC로 분할하는데 효과적이다. 예컨대, 2개의 스위칭 신호가 활성일 때에, 2개의 신호는 가산기에 도달하고, 중간 필터는 가산된 형태로 출력한다. 디바이더(42)는 이들 신호를 2개로 분할하여, 이들 2개 신호로부터 평균값이 형성된다.

평균값을 형성하는 대신에, 스위칭 신호 SWA SWBC는 다양한 순위 등급으로 분류할 수 있다. 복수개의 스위칭 신호가 비교 논리 회로(30)에 의해 활성화될 경우에, 순위를 행한다. 다양한 스위칭 신호의 순위가 고려되는 방식으로 비교 논리 회로(30)에서 논리 동작을 행한다.

중간 필터(21)의 입력 신호 A', B', C', AB 및 BC는 동일 전기 부하가 가해지기 위하여, 자신의 출력 신호가 회로 장치에서 비교되지 않는 비교기(51,52,53,54)가 제공된다. 특히, 이것은 각 입력 신호가 각 비교기 입력에 인가된다. 5개의 신호가 중간 필터(21)의 실제 회로에서 각 입력에 인가되기 때문에, 비교기(51 내지 54)의 비교는 필터(21)에서 몇개의 비교기 입력에 인가되는 신호가 비교기(51 내지 54)의 추가 비교기 입력에 인가되는 방식으로 행해진다. 이러한 비교를 위하여, 2개의 콤 필터 함수 AB, BC가 비교기(51 내지 54)의 2개 입력에 인가된다. B¹신호는 비교기(53)의 입력에 인가된다.

언급하였듯이, 디바이더(42)의 출력 신호는 지연 소자(1)에서 지연된 칼라 화상 신호에 가산된 독립 색상 신호를 표시한다. 이러한 목적을 위하여, 디바이더(42)의 출력 신호를 수신하는 가산기(61)가 제공된다. 그러나, 분리 색상 신호는 대역 필터(6,7,8), 멀티플라이어(10,12,14,16,18), 중간 필터(21) 및 디바이더(42)에 의해 지연되기 때문에, 제1 지연 소자, 즉 2개 화상 라인만큼 지연된 칼라 화상 신호에 의해 동일한 지연이 행해진다. 예컨대, 제1 지연 소자(1)의 출력은 지연 소자로서 사용되는 대역 필터(71)에 선행하여, 대역 필터(6 내지 8)의 지연 시간에 대응하는 지연 보상을 행한다. 필터(71)의 출력 신호는 가산기(72,73)의 4개 입력에 가산된다. 따라서, 필터(6,7,8)의 출력 신호와 같이 필터(71)의 출력신호는 4개의 가산기 입력에 로드된다.

가산기(72,73)는 0.5 만큼 증배시키는 멀티플라이어(74,75)에 선행한다. 지연 보상과 가산기 출력의 매칭은 이들 멀티플라이어(74,75)에서 실현된다.

멀티플라이어(74)의 출력 신호는 샘플-앤드-홀드단(41)에 인가되어서, A',B',C',AB 및 BC신호와 동일한 값만큼 지연된다. 이들 신호와 동일한 칼라 화상 신호의 지연이 달성된다. 멀티플라이어(10,12,14,16,18)의 출력과 동일하게 멀티플라이어(34)의 출력과 동일하게, 이것의 출력 신호도 비교기(51,52,53)의 입력에 인가된다.

샘플-앤드-홀드단(41)에 의해 지연된 칼라 화상 신호는 도면에서 SHDR로 표시하였으며, 이 신호를 1 만큼 증배시키는 멀티플라이어(76)에 인가된다. 이 멀티플라이어는 중간 필터(21)의 멀티플라이어(31,35)의 지연 시간에 대응하는 지연 시간을 보상하는데 사용된다. 멀티플라이어(76)는 5개의 입력을 가지며, 이중 하나의 입력은 멀티플라이어(76)의 출력 신호를 받는다. 이 가산기(77)는 가산기(41')에 대응하는 지연 보상 또는 부하 정함을 실현하는데 사용된다. 디바이더(78)의 출력 신호는 등가 위상 위치를 가지며, 디바이더(42)의 출력 신호로서 스위칭 소자의 비선형성의 영향을 받는다. 따라서, 가산기(61)에서, 이들 2개의 신호가 가산되어, 분리 휘도 신호 및 색도 신호가 동위상으로 되고, 가산기(61)에서 서로 상쇄된다. 가산기(61)의 출력 신호는 지연 보상을 위해 멀티플라이어(62)에 인가된 여파 휘도 신호를 표시한다. 이 멀티플라이어에서 인수 1이 증배된다.

가산기(63)는 가산기(61)의 지연 보상을 위해 분리 색상 신호를 공급한다. 가산기(63)는 출력 신호를 0.5 증배하는 멀티플라이(64)에 선행하여 최초의 레벨값을 다시 구한다. 동일 갯수의 가산기 입력으로 디바이더(78,42)의 출력을 로드하기 위해, 디바이더(78)의 출력 신호는 추가 멀티플라이어(66)을 선행하는 추가 가산기(65)의 2개 입력에 인가된다.

도시된 회로 장치는 중간 필터에서 공급된 분리 색상 신호가, 중간 필터의 5개 입력 신호가 여파된 사실과 무관하게 필터에서 일정 시간 지연된다. 또한, 회로 장치에서, 지연 보상과 로드 정합은 회로 장치내의 대응 회로 소자가 출력측에서 동일 갯수의 유사 회로 소자로 로드된다. 따라서, 병렬 처리될 신호의 비선형성은 동일 방식으로 나타난다. 지연 보상과 분리 색상 신호 및 지연 칼라 신호의 정확한 위상 위치 결과로서, 휘도 신호로부터 색상 신호의 분리와 색상 신호 성분의 제거가 달성된다.

본원의 콤 필터 장치는 텔레비젼 신호 디코딩 회로는 물론, PAL 펄스 텔레비젼 시스템의 신호 엔코딩에도 적용할 수 있다.

Claims

PAL 신호에 대한 두 개의 화상 라인과 NTSC 신호에 대한 하나의 화상 라인의 지연 시간을 갖는 두 개의 연속적으로 배열된 지연 소자(1.2)의 수단에 의해 동시에 유효하게 이루어진 세 개 화상 라인의 신호가 두 개의 콤 필터 함수를 얻기 위해 사용되고, 중간 순시 진폭을 갖는 신호가 세 개의 화상 라인과 두 개의 콤 필터 함수의 신호로 일정하게 필터링되어 출력되는 콤 필터 장치에 있어서, 세 개의 화상 라인과 두 개의 콤 필터 함수의 동시에 유효한 신호의 진폭이, 비교 결과에 따라서 선택 논리 회로(30)에 대한 논리 비교 신호를 제공하는 비교기 스테이지에서, 서로 비교되는 한 스테이지의 중간 필터(21)를 포함하고, 상기 선택 논리 회로는, 신호의 중간 순시 진폭을 갖는 신호가 비교 신호를 기초로 비교 스테이지에 인가되는 것을 일정하게 결정하고, 이 신호를 중간 필터 출력에 인가하는 것을 특징으로 하는 콤 필터 장치.
제1항에 있어서, 상기 비교기 스테이지는, 각각이 두 개의 신호를 서로 비교하고 그 결과에 따라 논리 출력 신호를 제공하는 5개의 비교기(22,23,24,25,26)를 포함하고, 상기 세 개의 비교기(22,24,26)는 세 개 화상 라인의 동시에 유효한 신호를 서로 비교하기 위하여 사용되고, 상기 두 개의 비교기(23,25)는 콤 필터 함수의 신호를 해당 콤 필터 함수를 형성하기 위해 사용되지 않은 세개 화상 라인의 신호와 비교하기 위하여 사용되는 것을 특징으로 하는 콤 필터 장치.
제1항에 있어서, 5개의 논리 신호가 상기 선택 논리 회로(30)에서 생성되고, 상기 논리 신호는 세 개 화상 라인의 동시에 유효한 신호(A, B 및 C) 및 콤 필터 함수의 두 개의 신호(AB 및 BC)와 관련되고, 또한 상기 논리 신호는 다음의 논리식 즉,

에 따라 이득이 얻어지는 것을 특징으로 하는 콤 필터 장치.
제3항에 있어서, 상기 5개의 스위칭 신호는 필터 출력에 관련된 스위칭 신호가 활성 상태인 비교기 스테이지의 입력 신호를 인가하는 5개의 스위치(31,32,33,34,35)에 인가되는 것을 특징으로 하는 콤 필터 장치.
제1항에 있어서, 상기 중간 필터는, 중간 필터 출력에 인가된 가능한 다수의 신호를 중간 필터 출력에 인가된 신호의 수로 나누고 추가의 신호 처리를 위하여 유효한 필터 출력 신호 대신에 분배기 출력 신호를 생성하는 분배기(42)에 선행하는 것을 특징으로 하는 콤 필터 장치.
제1항에 있어서, 상기 스위칭 신호는 다른 우선권 등급을 분류되고, 다수의 스위칭 신호가 동시에 활성화되면, 비교 논리 회로(30)는 가장 높은 우선권을 갖는 스위칭 신호만을 제공하는 것을 특징으로 하는 콤 필터 장치.
제6항에 있어서, 선택 논리 회로(30)에 의해 대응 비교 동작의 수단에 의해 다른 우선권이 실현되는 것을 특징으로 하는 콤 필터 장치.
제7항에 있어서, 스위칭 신호를 얻기 위한 뒤따르는 논리 동작은 다음의 논리식, 즉

에 따라 수행되는 것을 특징으로 하는 콤 필터 장치.
제1항에 있어서, 특히 대역 필터(6,7,8)와 중간 필터(21)의 분리된 크로미넌스 신호를 얻기 위한 신호 처리의 지연 시간이 보상되는 특별 지연과 같은 분리된 크로미넌스 신호에 부가하기 전에, 지연된 색 화상 신호를 제공하는 지연 시간 보상 소자(71,72,74,41,76,77,78)를 포함하는 것을 특징으로 하는 콤 필터 장치.
제1항에 있어서, 세 개 화상 라인의 신호는, 두 개의 콤 필터 함수로서 중간 필터 입력에서 동일한 위상 위치를 갖는 시간 지연을 갖고, 중간 필터(21)에 인가되는 것을 특징으로 하는 콤 필터 장치.
제1항에 있어서, 세 개의 화상 라인 신호 및/또는 콤 필터 함수를 병렬 처리하는 유사한 회로 소자의 출력이 동일한 부하를 거치도록 하는 점에서 실현되는 부하 보상을 포함하는 것을 특징으로 하는 콤 필터 장치.
제11항에 있어서, 유사 회로 소자(71,6,7,8; 10,12,14,16,18; 78,42)의 출력은, 입력이 상호 동일한 전기 특성을 갖는 후속하여 배열된 회로 소자(73,19,51,52,53,54,65)입력과 동일한 수로 로드되는 것을 특징으로 하는 콤 필터 장치.