KR100230657B1 - Manufacture of semiconductor package - Google Patents
Manufacture of semiconductor package Download PDFInfo
- Publication number
- KR100230657B1 KR100230657B1 KR1019960040841A KR19960040841A KR100230657B1 KR 100230657 B1 KR100230657 B1 KR 100230657B1 KR 1019960040841 A KR1019960040841 A KR 1019960040841A KR 19960040841 A KR19960040841 A KR 19960040841A KR 100230657 B1 KR100230657 B1 KR 100230657B1
- Authority
- KR
- South Korea
- Prior art keywords
- cavity
- circuit board
- wiring pattern
- semiconductor package
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 배선패턴의 본딩부의 접속성을 향상시켜, 신뢰성이 높은 반도체패키지를 확실히 얻을 수 있다.The present invention improves the connectivity of the bonding portion of the wiring pattern, and can reliably obtain a highly reliable semiconductor package.
캐비티(26)를 형성하는 구멍과 상기 구멍 둘레부에 본딩부를 갖는 배선패턴(16)이 구비된 복수의 회로기판(10a)을 접착시트(14)에 의해 적층함과 동시에, 이들의 회로기판의 최외층에 캐비티를 밀폐하는 기판(10b)을 접착시트를 거쳐서 적층함으로서 적층체를 형성하고, 적층체에 상기 배선패턴과 외부접속단자를 접속하기 위한 관통구멍을 구비하고, 상기 관통구멍에 도금을 행한 후, 캐비티의 상면을 밀폐하고 있는 기판(10b)에 캐비티를 형성하기 위한 개구를 형성하는 반도체패키지의 제조방법에 있어서, 상기 회로기판의 배선패턴을 형성한 면에 감광성레지스트(30)를 도포하고, 후공정에서 본딩부를 피복한 부위를 제거가능하게 하는 노광처리를 감광성레지스트(30)에 행함으로서 본딩부에 보호피막을 설비한 후, 회로기판(10a)을 적층하고, 캐비티(26)를 개구한 후 보호피막(30a)을 제거한다.A plurality of circuit boards 10a provided with a hole forming the cavity 26 and a wiring pattern 16 having a bonding portion at the periphery of the hole are laminated by the adhesive sheet 14, and at the same time A laminate is formed by laminating the substrate 10b that seals the cavity to the outermost layer through an adhesive sheet, the laminate is provided with a through hole for connecting the wiring pattern and the external connection terminal, and the through hole is plated. In the manufacturing method of the semiconductor package which forms the opening for forming a cavity in the board | substrate 10b which seals the upper surface of a cavity after performing it, the photosensitive resist 30 is apply | coated to the surface in which the wiring pattern of the said circuit board was formed. In the subsequent step, the photosensitive resist 30 is subjected to an exposure process for removing the portion covering the bonding portion, and then a protective film is provided on the bonding portion, and then the circuit board 10a is laminated to form the cavity 26.After obtaining and removing the protective film (30a).
Description
본 발명은 반도체패키지의 제조방법에 관한 것으로, 특히 수지기판을 복수매 적층하여서 된 반도체패키지의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor package, and more particularly, to a method for manufacturing a semiconductor package obtained by laminating a plurality of resin substrates.
PPGA(Plastic Pin Grid Array) 또는 PBGA(Plastic Ball Grid Array) 등의 반도체패키지는 유리에폭시, 유리폴리이미드, BT 수지 등의 전기적 절연성을 갖는 기판 표면에 동박 등의 도체층을 피착형성한 수지기판을 적층하여 형성된다.Semiconductor packages, such as PPGA (Plastic Pin Grid Array) or PBGA (Plastic Ball Grid Array), have a resin substrate on which a conductive layer such as copper foil is deposited on a substrate surface having electrical insulation such as glass epoxy, glass polyimide, and BT resin. It is formed by laminating.
도 9는 다층의 반도체패키지를 제조하는 종래 방법을 나타낸다(일본국 특공평2-5014호). 이 제조방법은 반도체소자를 수용하는 캐비티를 형성하기 위한 기판과, 적층체를 형성한 시점에서는 캐비티를 밀폐하기 위한 기판을 사용하는 것을 특징으로 한다.9 shows a conventional method of manufacturing a multilayer semiconductor package (Japanese Patent Application Laid-Open No. 2-5014). This manufacturing method is characterized by using a substrate for forming a cavity for accommodating a semiconductor element, and a substrate for sealing the cavity at the time of forming the laminate.
캐비티를 형성하기 위한 기판과 캐비티를 밀폐하기 위한 기판은 모두 상기한 도체층을 피착형성한 수지기판에 의해서 형성된다. 도9(a)에서 10a는 적층체의 내부에 조립되어 캐비티를 형성하기 위한 회로기판이고, 10b는 캐비티를 밀폐하기 위한 기판이다. 회로기판(10a)은 캐비티를 형성하기 위한 구멍(12)이 구비되는 동시에, 상기의 도체층을 피착형성한 수지기판의 도체층 부분을 에칭하여 소정의 배선패턴이 형성된다. 기판(10b)은 구멍(12)이 구비되지 않고, 도체층도 에칭 등의 처리가 행해지지 않은 수지기판이다.Both the substrate for forming the cavity and the substrate for sealing the cavity are formed by the resin substrate on which the above-described conductor layer is deposited. In FIG. 9 (a), 10a is a circuit board which is assembled inside the laminate to form a cavity, and 10b is a board which seals the cavity. The circuit board 10a is provided with a hole 12 for forming a cavity, and a predetermined wiring pattern is formed by etching the conductor layer portion of the resin substrate on which the conductor layer is deposited. The board | substrate 10b is a resin substrate in which the hole 12 is not provided and the conductor layer was also not processed, such as etching.
14는 복수매의 회로기판(10a) 및 기판(10b)을 서로 합쳐 붙여 기판의 적층체를 형성하기 위한 접착시트이다. 접착시트로는 예를 들어 유리섬유에 접착제를 함침시켜 필름상으로 한 필름재(프리프레그 : prepreg)가 사용된다. 이 접착시트(14)를 각 회로기판(10a) 사이 및 회로기판(10a)과 기판(10b) 사이에 끼우고, 진공중에서 가압가열함으로써 일체화한 적층체를 얻는다(도 9(b)). 접착시트(14)에는 각 회로기판(10a)에 구비한 구멍(12)의 구멍크기에 맞춰 미리 개구구멍이 구비되어 있다.Reference numeral 14 denotes an adhesive sheet for joining a plurality of circuit boards 10a and 10b together to form a laminate of substrates. As the adhesive sheet, for example, a film material (prepreg) in which a glass fiber is impregnated with an adhesive to form a film is used. This adhesive sheet 14 is sandwiched between the circuit boards 10a and between the circuit boards 10a and 10b and pressurized and heated in a vacuum to obtain an integrated laminate (Fig. 9 (b)). The adhesive sheet 14 is provided with an opening hole in advance in accordance with the hole size of the hole 12 provided in each circuit board 10a.
회로기판(10a)이 되는 양면 동피복 수지기판 등에 배선패턴을 형성하는 방법은 도체층의 표면에 레지스트패턴을 형성하여, 도체층을 에칭하는 통상의 방법을 적용할 수 있다.As a method of forming a wiring pattern on a double-sided copper clad resin substrate or the like which becomes the circuit board 10a, a conventional method of forming a resist pattern on the surface of the conductor layer and etching the conductor layer can be applied.
접착시트(14)를 사용하여 회로기판의 적층체를 형성한 후, 적층체에 각 층간의 배선패턴을 접속하기 위한 관통구멍(20)을 드릴가공등에 의해 형성하고, 무전해도금에 의해 관통구멍(20)의 내면에 도통용의 도금층(예를 들어 동도금층)(22)을 구비하고, 도금층(22)과 기판(10b) 외면의 도체층에 전해도금(예를 들면 동도금)을 행한 후, 적층체의 외면의 도체층을 에칭하여 외부적속단자를 접합하는 랜드(24) 등의 배선패턴을 형성한다.After the laminate of the circuit board is formed using the adhesive sheet 14, a through hole 20 for connecting the wiring pattern between the layers to the laminate is formed by drilling or the like, and the through hole is made by electroless plating. After providing the plating layer (for example, copper plating layer) 22 for conduction on the inner surface of 20, and electroplating (for example, copper plating) to the conductor layer of the plating layer 22 and the outer surface of the board | substrate 10b, The conductor layer on the outer surface of the laminate is etched to form wiring patterns such as lands 24 for joining the external acceleration terminals.
다음에, 캐비티를 개구하는 면측의 기판(10b)에 구멍가공을 행하고, 캐비티(26)를 개구시킨 후, 내부의 회로기판(10a)에 형성된 배선패턴(16)의 노출부분에 니켈도금, 금도금 등의 도금을 행한다. 마지막으로, 랜드(24)에 납땜볼등의 외부접속단자(28)를 접합하여 제품으로 한다(도9(d)). 또, 관통구멍내에 리드핀을 삽입하여 외부접속단자로 할 수도 있다.Next, a hole is formed in the substrate 10b on the surface side that opens the cavity, and the cavity 26 is opened. Then, nickel plating and gold plating are applied to the exposed portion of the wiring pattern 16 formed on the internal circuit board 10a. Plating is performed. Finally, an external connection terminal 28 such as a solder ball is bonded to the land 24 to form a product (Fig. 9 (d)). Also, a lead pin may be inserted into the through hole to serve as an external connection terminal.
상기한 반도체패키지의 제조방법은 캐비티를 형성하는 구멍(12)을 구비한 회로기판(10a)을 구멍(12)을 구비하지 않는 기판(10b)에 의해서 사이에 끼우도록 하여 적층체를 형성하고, 이 적층체에 대해서 관통구멍(20)을 구비하거나 무전해도금을 행함으로써, 이들의 무전해도금 등의 처리로부터 내층의 회로기판(10a)을 격리할 수 있어, 회로기판(10a)에 구비한 배선패턴(16)이 이들 처리시에 도금액등이 침범되는 문제를 해소할 수 있는 이점이 있다.In the above method of manufacturing a semiconductor package, a laminate is formed by sandwiching a circuit board 10a having a hole 12 forming a cavity therebetween by a substrate 10b having no hole 12, By providing the through-holes 20 or performing electroless plating on the laminate, the circuit board 10a of the inner layer can be isolated from the processes such as electroless plating, and the circuit board 10a is provided. There is an advantage that the wiring pattern 16 can solve the problem that a plating solution or the like is involved during these processes.
그런데, 상술한 종래의 제조방법에서는 회로기판(10a) 및 기판(10b)을 합쳐 붙이기 위해서 접착시트(14)를 사용하고 있으므로, 이들의 기판을 적층하여 일체화할 때에 접착시트(14)로부터 접착제가 흘러 나와 배선패턴(16)에 부착되어 버리거나, 접착시트(14)가 유리섬유를 접착제로하여 굳힌 것이므로 유리섬유의 소편이 시트로부터 박리하여 캐비티 안에서 노출하는 배선패턴(16)의 본딩부에 부착되는 일이 생긴다.By the way, in the conventional manufacturing method mentioned above, since the adhesive sheet 14 is used in order to join together the circuit board 10a and the board | substrate 10b, when the board | substrate is laminated | stacked and integrated, adhesive from the adhesive sheet 14 is carried out. It flows out and is attached to the wiring pattern 16, or because the adhesive sheet 14 is hardened by using the glass fiber as an adhesive, the small pieces of glass fiber are separated from the sheet and attached to the bonding part of the wiring pattern 16 exposed in the cavity. Things happen.
접착시트(14)는 가압 및 가열하여 기판을 합쳐 붙일 때 접착제가 흘러 나오지 않는 것을 골라 사용하지만, 접착제가 배선패턴(16)에 부착되어 버리면, 배선패턴(16)으로서 소정의 본딩면적이 확보할 수 없게 된다는 문제가 발생하여, 불량품의 발생원인이 된다. 이것을 방지하는 방법으로서 종래는 기판(10b)을 천공하여 캐비티(26)를 개구시킨 후, 알루미나분말을 불어 붙이는 젯트스크러브 처리 등으로 불필요한 접착제를 제거하는 것이 행해지고 있다.The adhesive sheet 14 is used by selecting that the adhesive does not flow out when pressing and heating to bond the substrates together. However, when the adhesive is attached to the wiring pattern 16, a predetermined bonding area as the wiring pattern 16 is secured. The problem of not being able to be generated occurs, which causes the occurrence of defective products. As a method of preventing this, conventionally, after the substrate 10b is drilled to open the cavity 26, an unnecessary adhesive is removed by a jet scrub process of blowing alumina powder or the like.
그러나, 이러한 처리를 행하더라도 배선패턴(16)에 부착된 접착제를 제거하는 것은 곤란하고, 본딩부에서의 전기적 접속의 신뢰성이 충분하지 않거나, 또 젯트스크러브처리 등을 행함으로써 배선패턴(16)이 깎이고 가늘어져 소요의 본딩면적을 얻을 수 없다고 하는 문제가 있었다.However, even if such a process is performed, it is difficult to remove the adhesive attached to the wiring pattern 16, and the reliability of the electrical connection in the bonding portion is insufficient, or the jet pattern 16 or the like is performed by performing a jet scrub process. There was a problem that this shaved, thinned and undesired bonding area could not be obtained.
본 발명은 이러한 문제점을 해소하기 위해서 행해진 것으로서, 그 목적하는 바는 접착시트를 사용하여 수지기판을 적층하여 다층의 반도체패키지를 제작할 때에 배선패턴의 본딩부에 불필요한 접착제가 부착하는 것을 방지하고, 배선패턴으로서 소요의 본딩면적을 확보하여 신뢰성 높은 반도체패키지를 확실히 얻을 수 있는 반도체패키지의 제조방법을 제공하고자 하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and its object is to prevent unnecessary adhesives from adhering to the bonding portion of a wiring pattern when laminating a resin substrate using an adhesive sheet to produce a multilayer semiconductor package. It is an object of the present invention to provide a method for manufacturing a semiconductor package that can secure a reliable semiconductor package by securing a required bonding area as a pattern.
도 1은 반도체패키지의 제조에 사용하는 회로기판의 제조방법을 나타낸 설명도.1 is an explanatory diagram showing a method of manufacturing a circuit board used for manufacturing a semiconductor package.
도 2는 기판을 적층한 적층체의 단면도.2 is a cross-sectional view of a laminate in which substrates are laminated.
도 3은 기판의 적층체에 관통구멍을 구비한 상태의 단면도.3 is a cross-sectional view of a state in which a through hole is provided in a laminate of substrates.
도 4는 관통구멍에 도금을 행한 상태의 단면도.4 is a cross-sectional view of the through-hole plated.
도 5는 기판의 전해 동도금피막 및 동박을 패턴형성한 단면도.Fig. 5 is a cross-sectional view in which the electrolytic copper plating film and the copper foil of the substrate are patterned.
도 6은 기판을 천공하여 캐비티를 개구시킨 상태의 단면도.Fig. 6 is a sectional view of the state in which the cavity is opened by puncturing the substrate.
도 7은 반도체패키지의 단면도.7 is a cross-sectional view of a semiconductor package.
도 8은 외부접속단자로서 리드핀을 사용한 반도체패키지의 단면도.8 is a cross-sectional view of a semiconductor package using lead pins as external connection terminals.
도 9는 다층 반도체패키지의 종래의 제조방법을 나타낸 설명도.9 is an explanatory diagram showing a conventional manufacturing method of a multilayer semiconductor package.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10a : 회로기판 10b : 기판10a: circuit board 10b: board
11 : 동박 12 : 구멍11: copper foil 12: hole
14 : 접착시트 16 : 배선패턴14: adhesive sheet 16: wiring pattern
18 : 레지스트 20 : 관통구멍18: resist 20: through hole
26 : 캐비티 30 : 감광성 레지스트26: cavity 30: photosensitive resist
30a : 보호피막 32 : 무전해 동도금피막30a: protective coating 32: electroless copper plating coating
34 : 전해 동도금피막 37 : 금도금34: electrolytic copper plating film 37: gold plating
38 : 보호막 40 : 외부접속단자38: protective film 40: external connection terminal
42 : 히트싱크42: heatsink
본 발명은 상기한 목적을 달성하기 위해서 다음 구성을 구비한다.The present invention has the following configuration in order to achieve the above object.
즉, 캐비티를 형성하는 구멍과 상기 구멍의 둘레부에 본딩부를 갖는 배선패턴이 구비된 복수의 회로기판을 각 회로기판 사이에 접착시트를 개재시켜 적층함과 동시에, 이들 회로기판의 최외층에 상기 복수층의 회로기판에 의해서 형성된 캐비티를 밀폐하는 기판을 접착시트를 거쳐서 적층함으로써 적층체를 형성하고, 적층체에 상기 배선패턴과 외부접속단자를 접속하기 위한 관통구멍을 구비하고, 관통구멍에 도금을 행한 후, 상기 캐비티 상면을 밀폐하고 있는 기판에 캐비티를 형성하기 위한 개구를 형성하는 반도체패키지의 제조방법에 있어서, 상기 회로기판의 배선패턴을 형성한 면에 감광성 레지스트를 도포하고, 후공정에서 본딩부를 피복한 부위를 제거가능하게 하는 노광처리를 상기 감광성 레지스트에 행함으로써 상기 본딩부에 보호피막을 설비한 후 상기 회로기판을 적층하고, 상기 캐비티를 개구한 후 상기 보호피막을 제거하는 것을 특징으로 한다.That is, a plurality of circuit boards having a hole forming a cavity and a wiring pattern having a bonding portion at the periphery of the hole are laminated by interposing an adhesive sheet between the circuit boards, and the uppermost layer of the circuit board is laminated. The laminated body is formed by laminating | stacking the board | substrate which seals the cavity formed by the multiple layer circuit board through an adhesive sheet, The laminated body is provided with the through-hole for connecting the said wiring pattern and an external connection terminal, and plated in the through-hole. In the semiconductor package manufacturing method of forming an opening for forming a cavity in the substrate sealing the upper surface of the cavity, a photosensitive resist is applied to the surface on which the wiring pattern of the circuit board is formed, A protective coating on the bonding portion by subjecting the photosensitive resist to an exposure treatment that makes it possible to remove the portion covering the bonding portion. After installing the circuit board, the circuit board is laminated, and the protective film is removed after opening the cavity.
또, 상기 캐비티의 상면 및 하면을 밀폐하고 있는 기판에 캐비티를 형성하기 위한 개구를 형성하는 것을 특징으로 한다.In addition, an opening for forming a cavity is formed in a substrate that seals the upper and lower surfaces of the cavity.
또, 상기 감광성 레지스트로서 네가티브형 레지스트를 사용하여, 배선패턴의 본딩부 이외를 노광처리한 후에 회로기판을 적층하는 것을 특징으로 한다.In addition, by using a negative resist as the photosensitive resist, a circuit board is laminated after exposing the bonding portion of the wiring pattern except for the exposure.
또, 상기 감광성 레지스트로서 포지티브형 레지스트를 사용하여, 배선패턴의 본딩부를 노광처리한 후에 회로기판을 적층하는 것을 특징으로 한다.In addition, a circuit board is laminated after exposing the bonding portion of the wiring pattern using a positive resist as the photosensitive resist.
또, 상기 보호피막을 용제 등을 사용하여 용해제거하는 것을 특징으로 한다.In addition, the protective film is characterized by dissolving and removing using a solvent or the like.
이하, 본 발명의 바람직한 실시 형태에 대해서 첨부도면에 따라서 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, preferred embodiment of this invention is described according to an accompanying drawing.
도1은 도체층으로서 동박을 양면에 피착형성한 수지 기판을 사용하고 다층의 반도체패키지를 형성하는 회로기판을 제작하는 방법을 나타낸다.Fig. 1 shows a method of manufacturing a circuit board which forms a multilayer semiconductor package using a resin substrate having copper foil deposited on both sides as a conductor layer.
도1(a)는 동박(11)을 양면에 피착형성한 수지기판(10)의 단면도를 나타낸다. 12는 캐비티를 형성하기 위해서 수지기판(10)에 구비한 구멍이다. 수지기판(10)은 유리에폭시, 유리폴리이미드, BT 수지 등의 전기적 절연성을 갖는 수지재를 기재로 하고 있다.Fig. 1A shows a cross-sectional view of the resin substrate 10 in which the copper foil 11 is deposited on both surfaces. 12 is a hole provided in the resin substrate 10 to form a cavity. The resin substrate 10 is based on a resin material having electrical insulation properties such as glass epoxy, glass polyimide, and BT resin.
도1(b)는 이 수지기판(10)에 대해서 에칭처리를 행하여 양면에 배선패턴(16)을 형성한 상태이다. 배선패턴(16)은 동박(11) 표면에 레지스트를 도포하여, 형성할 패턴에 따라서 노광하여 레지스트패턴을 형성하고, 레지스트가 피복된 부위 이외의 동박(11)을 에칭하여 제거함으로써 형성된다. 배선패턴(16)을 형성한 기판을 이하에서는 회로기판(10a)이라 한다.FIG. 1B shows that the wiring substrate 16 is formed on both surfaces by etching the resin substrate 10. The wiring pattern 16 is formed by applying a resist to the surface of the copper foil 11, exposing it according to the pattern to be formed to form a resist pattern, and etching and removing the copper foil 11 other than the portion coated with the resist. The substrate on which the wiring pattern 16 is formed is hereinafter referred to as a circuit board 10a.
와이어본딩에 의해 반도체소자와 접속하는 배선패턴(16)의 본딩부는 이 구멍(12)의 둘레부 근방에 형성된다. 회로기판(10a)에 구비하는 구멍(12)은 회로기판(10a)을 적층하여 적층체를 형성했을 때에, 각 단의 회로기판(10a)의 본딩부의 영역이 확보되도록 회로기판(10a)마다 미리 구멍크기를 설정한다.The bonding part of the wiring pattern 16 which connects with a semiconductor element by wire bonding is formed in the vicinity of the periphery of this hole 12. As shown in FIG. The holes 12 provided in the circuit board 10a are formed in advance for each circuit board 10a so as to secure the area of the bonding portion of the circuit board 10a at each stage when the circuit board 10a is stacked to form a laminate. Set the hole size.
동박(11)을 에칭하여 배선패턴(16)을 형성한 후, 회로기판(10a)의 배선패턴(16)을 형성한 면에 감광성 레지스트(30)를 도포한다(도1(c)).After the copper foil 11 is etched to form the wiring pattern 16, the photosensitive resist 30 is applied to the surface on which the wiring pattern 16 of the circuit board 10a is formed (Fig. 1 (c)).
본 실시형태에서는 감광성 레지스트(30)로서 네가티브형의 감광성 레지스트를 사용한다. 도1(d)는 회로기판(10a)에 도포한 감광성 레지스트(30)에 노광하고 있는 상태를 나타낸다. 네가티브형의 감광성 레지스트는 노광한 부위가 현상후, 제거되지 않고 남아있는 부위이고, 노광되지 않은 부위가 형상에 의해서 용해제거된다.In this embodiment, a negative photosensitive resist is used as the photosensitive resist 30. Fig. 1 (d) shows a state of exposing the photosensitive resist 30 applied to the circuit board 10a. The negative photosensitive resist is a portion where the exposed portion remains unremoved after development, and the unexposed portion is dissolved and removed by the shape.
이 노광처리에서는 배선패턴(16)의 본딩부를 제외한 부위, 즉 회로기판(10)을 적층했을 때에 적층되는 범위를 노광한다. 이것은 회로기판(10a)을 접착하는 부분에 대해서는 감광성 레지스트(30)를 남겨 본딩부를 피복하는 감광성 레지스트(30)를 후공정에서 제거할 수 있도록 하기 위해서이다.In this exposure process, the part except the bonding part of the wiring pattern 16, that is, the range laminated when the circuit board 10 is laminated is exposed. This is so that the photosensitive resist 30 which covers the bonding part by leaving the photosensitive resist 30 to the part which adhere | attaches the circuit board 10a can be removed in a later process.
감광성 레지스트(30)는 배선패턴(16)의 본딩부를 피복하는 것을 목적으로 하고, 동시에 배선패턴(16)을 포함하는 회로기판(10a)의 표면전체에 도포함으로써, 배선패턴(16)을 형성하고, 회로기판(10a)의 표면에 생긴 요철을 고르게 하여 회로기판(10a)의 표면에 생긴 요철을 고르게 하여 회로기판(10a)의 표면을 평탄면으로 하는 작용도 갖고 있다. 회로기판(10a)의 표면에는 배선패턴(16)에 의한 요철이 가능하나, 감광성 레지스트(30)를 소정 두께로 도포함으로써 회로기판(10a)의 표면이 평탄면이 되어, 접착시트(14)(프리프레그)에 의해 회로기판(10a)을 적층할 때에 확실히 접착할 수 있다.The photosensitive resist 30 is intended to cover the bonding portion of the wiring pattern 16 and, at the same time, is applied to the entire surface of the circuit board 10a including the wiring pattern 16, thereby forming the wiring pattern 16. Also, the surface of the circuit board 10a is made a flat surface by evenly unevenness formed on the surface of the circuit board 10a, and evenly formed on the surface of the circuit board 10a. Unevenness is possible by the wiring pattern 16 on the surface of the circuit board 10a. However, by applying the photosensitive resist 30 to a predetermined thickness, the surface of the circuit board 10a becomes a flat surface, and the adhesive sheet 14 ( Prepreg) can be reliably adhered when the circuit board 10a is laminated.
본 실시형태에서는 회로기판(10a)의 상하면에 각각 배선패턴(16)을 구비하여, 기판의 하면에 대해서는 감광성 레지스트(30) 전체를 그대로 남기기 위해서 전면에 걸쳐 노광한다. 또, 상면의 배선패턴(16)과 하면의 배선패턴(16)을 전기적으로 접속하기 위해서 구멍(12)의 내벽면에 구비한 도체부에도 감광성 레지스트(30)를 도포하여 도체부를 피복한다. 이 경우, 구멍(12)의 내벽면의 감광성 레지스트(30)에도 광조사하지 않도록 하여, 도체부를 피복하는 감광성 레지스트(30)를 후공정에서 제거할 수 있도록 한다.In the present embodiment, the wiring patterns 16 are provided on the upper and lower surfaces of the circuit board 10a, and the lower surface of the substrate is exposed over the entire surface in order to leave the entire photosensitive resist 30 as it is. Moreover, in order to electrically connect the wiring pattern 16 of the upper surface and the wiring pattern 16 of the lower surface, the photosensitive resist 30 is also apply | coated to the conductor part provided in the inner wall surface of the hole 12, and coat | covers a conductor part. In this case, the photosensitive resist 30 on the inner wall surface of the hole 12 is not irradiated, so that the photosensitive resist 30 covering the conductor portion can be removed in a later step.
또, 상기 예에서는 기재의 양면에 동박(11)을 피착형성한 수지기판(10)을 사용하여 회로기판(10a)을 형성했지만, 기재의 한 면에만 동박(11)을 피착한 수지기판(10)을 사용하여 회로기판(10a)을 형성할 수도 있다. 이 경우에도 배선패턴(16)을 구비한 면에 감광성 레지스트(30)를 도포하여 동일하게 노광처리해도 좋다. 또, 이 경우에 회로기판(10a)의 다른쪽 면에는 감광성 레지스트(30)를 도포하지 않더라도 좋지만, 감광성 레지스트(30)를 도포하면 접착시트(14)에 의한 회로기판(10a)의 접합이 확실하게 된다.In the above example, the circuit board 10a was formed using the resin substrate 10 on which the copper foil 11 was deposited on both surfaces of the substrate, but the resin substrate 10 on which the copper foil 11 was deposited on only one surface of the substrate. ) May be used to form the circuit board 10a. Also in this case, the photosensitive resist 30 may be apply | coated to the surface provided with the wiring pattern 16, and it may expose similarly. In this case, the photosensitive resist 30 may not be applied to the other surface of the circuit board 10a. However, when the photosensitive resist 30 is applied, the bonding of the circuit board 10a by the adhesive sheet 14 is assured. Done.
도2는 상기한 처리를 행한 회로기판(10a)을 기판의 각 층사이에 접착시트(14)를 사이에 끼워 합쳐 붙임으로써 적층체를 형성한 상태를 나타낸다. 10b, 10b는 캐비티를 형성하기 위한 구멍(12)이 형성되어 있지 않는 기판으로 적층된 회로기판(10a)의 외면에 접착시트(14)를 사용하여 접착하고 있다. 이 기판(10b, 10b)에 의해 회로기판(10a)을 적층하여 형성되는 캐비티(26)를 밀폐하고 있다.Fig. 2 shows a state in which a laminate is formed by joining the circuit board 10a subjected to the above-described processing by sandwiching the adhesive sheet 14 between the layers of the substrate. 10b and 10b are adhere | attached on the outer surface of the circuit board 10a laminated | stacked with the board | substrate with which the hole 12 for forming a cavity is not formed, using the adhesive sheet 14. The cavities 26 formed by stacking the circuit boards 10a by the substrates 10b and 10b are sealed.
본 실시형태에서는 접착시트(14)로서 소위 프리프레그라고 하는 시트재를 사용했다. 프리프레그는 유리섬유를 접착제로 시트상에 굳힌 것으로, 프리프레그를 각 층의 회로기판(10a)의 사이 및 회로기판(10a)과 기판(10b) 사이에 끼워 진공중에서 가압하면서 일정시간 가열함으로써 일체화한 적층체를 얻는다.In this embodiment, what was called a prepreg was used as the adhesive sheet 14. The prepreg is a glass fiber hardened onto an sheet by an adhesive, and is integrated by heating the prepreg between the circuit boards 10a of each layer and between the circuit boards 10a and 10b and heating them for a predetermined time while pressurizing them in a vacuum. One laminate is obtained.
배선패턴(16)의 선단은 본딩부는 감광성 레지스트(30)의 보호피막(30a)으로 피복되어 있다.At the tip of the wiring pattern 16, the bonding portion is covered with a protective film 30a of the photosensitive resist 30.
회로기판(10a)의 표면을 피복한 감광성 레지스트(30)는 배선패턴(16)의 본딩부를 포함해서 회로기판(10a)의 전체를 피복하고 있으므로, 회로기판(10a) 사이에 접착시트(14)를 끼워 회로기판(10a)을 적층할 때 및 회로기판(10a)과 기판(10b)을 접착할 때에, 접착시트(14)가 가압, 가열되어 접착제가 흘러 나온 경우에도 배선패턴(16)의 본딩부에 접착제가 부착하거나 하는 것을 확실히 방지할 수 있다.Since the photosensitive resist 30 covering the surface of the circuit board 10a covers the entire circuit board 10a including the bonding portion of the wiring pattern 16, the adhesive sheet 14 is interposed between the circuit boards 10a. Bonding of the wiring pattern 16 even when the adhesive sheet 14 is pressurized and heated when the circuit board 10a is stacked with each other, and when the circuit board 10a and the board 10b are bonded together. It can surely prevent the adhesive from adhering to the part.
또, 접착시트(14)와 회로기판(10a)을 위치맞춤하여 적층하는 공정중에 접착시트(14)로부터 미소한 파편(유리 섬유조각 등)이 떨어져 본딩부를 오염시키는 것으로부터 보호할 수 있다.In addition, during the process of laminating the adhesive sheet 14 and the circuit board 10a by positioning, it is possible to protect from contamination of the bonding portion by fine particles (eg pieces of glass fiber) falling from the adhesive sheet 14.
도3∼도5는 반도체패키지에 배선패턴(16)과 외부접속단자를 접속하는 접속부를 형성하는 공정을 나타낸다. 도3은 접속부의 형성위치에 관통구멍(20)을 형성한 상태를 나타낸다. 관통구멍(20)은 적층체에 드릴가공을 행하여 뚫어 설치할 수 있다. 또, 회로기판(10)의 배선패턴(16)은 이 관통구멍과 도통을 이루는지 여부가 미리 설정되어 패턴이 형성된다.3 to 5 show a step of forming a connection portion for connecting the wiring pattern 16 and the external connection terminal to the semiconductor package. 3 shows a state in which the through hole 20 is formed at the position where the connection portion is formed. The through hole 20 can be drilled and installed in the laminate. In addition, whether or not the wiring pattern 16 of the circuit board 10 is in electrical conduction with this through hole is set in advance so that a pattern is formed.
다음에, 무전해 동도금을 행하고, 관통구멍(20)의 내벽면에 무전해 동도금피막(32)을 형성하고, 또 전해 동도금을 행하여, 상기 무전해 동도금피막(32) 및 기판(10b)의 외면의 동박(11)상에 전해 동도금피막(34)을 형성한다. 도4는 무전해 동도금 및 전해 동도금을 행한 후의 상태를 나타낸다.Next, electroless copper plating is performed, an electroless copper plating film 32 is formed on the inner wall surface of the through-hole 20, and electrolytic copper plating is performed to form an outer surface of the electroless copper plating film 32 and the substrate 10b. An electrolytic copper plating film 34 is formed on the copper foil 11. 4 shows a state after electroless copper plating and electrolytic copper plating.
이 상태에서 다음에, 기판(10b)의 외면의 도체층인 전해 동도금피막(34)과 동박(11)을 에칭하여 배선패턴을 형성한다(도 5). 기판(10b)의 외면에 형성하는 배선패턴으로서는 외부적속단자를 접속하기 위한 랜드(36a), 또는 콘덴서나 저항체 등의 회로부품을 접속하기 위한 도체부(36b), 또는 히트싱크재를 부착하기 위한 도체부(36c) 등이 있다.In this state, an electrolytic copper plating film 34 and a copper foil 11, which are conductor layers on the outer surface of the substrate 10b, are then etched to form a wiring pattern (FIG. 5). As a wiring pattern formed on the outer surface of the board | substrate 10b, the land 36a for connecting an external acceleration terminal, the conductor part 36b for connecting a circuit component, such as a capacitor | condenser or a resistor, or a heat sink material for attaching Conductor portion 36c and the like.
이들의 관통구멍(20)을 형성하는 공정, 무전해 동도금 및 전해 동도금을 행하는 공정, 전해 동도금피막(34)과 동박(11)을 에칭하여 배선패턴을 형성하는 공정에서는 적층체의 내부의 회로기판(10a)은 완전히 외부로부터 차단되어 있다. 따라서, 이들의 처리조작중에 회로기판(10a)의 배선패턴(16)이 도금액이나 에칭액으로 침범될 유려가 전혀 없다.In the process of forming these through holes 20, the process of electroless copper plating and electrolytic copper plating, and the process of etching the electrolytic copper plating film 34 and the copper foil 11 to form a wiring pattern, the circuit board inside the laminate. 10a is completely isolated from the outside. Therefore, there is no possibility that the wiring pattern 16 of the circuit board 10a is invaded by the plating liquid or the etching liquid during these processing operations.
적층체의 외면에 랜드(36a) 등의 배선패턴을 형성한 후, 캐비티(26)를 밀폐하고 있는 기판(10b, 10b)을 루터 등을 사용하여 천공하여 캐비티(26)를 개구시킨다. 도 6은 양외층의 기판(10b, 10b)을 천공하고 캐비티(26)를 개구시킨 상태이다.After the wiring patterns such as the lands 36a are formed on the outer surface of the laminate, the substrates 26b and 10b sealing the cavity 26 are punctured using a luther or the like to open the cavity 26. 6 is a state in which the substrates 10b and 10b of both outer layers are punctured and the cavity 26 is opened.
기판(10b, 10b)을 천공한 상태로 회로기판(10a)의 배선패턴(16)의 본딩부는 감광성 레지스트(30)의 보호피막(30a)에 의해서 피복되어 있다. 이 보호피복(30a)은 노광처리가 행해지지 않은 부위이고, 알칼리 용제 등의 용제를 사용하여 제거할 수 있다.The bonding portion of the wiring pattern 16 of the circuit board 10a is covered by the protective film 30a of the photosensitive resist 30 in the state where the substrates 10b and 10b are punctured. This protective coating 30a is a portion where the exposure treatment has not been performed and can be removed using a solvent such as an alkaline solvent.
감광성 레지스트(30)를 용제로 용해제거할 때에는 회로기판(10a)의 배선패턴(16)이나 다른 도체부 등에 악영향을 주지 않고서 제거할 수 있기 때문에, 배선패턴(16)의 본딩부는 폭이 가늘어져 소요의 본딩면적이 얻어지지 않거나, 이물질이 부착되는 일 없이 노출시킬 수 있다.When the photosensitive resist 30 is dissolved and removed with a solvent, the bonding portion of the wiring pattern 16 becomes thinner because it can be removed without adversely affecting the wiring pattern 16 or other conductor portions of the circuit board 10a. The required bonding area can not be obtained or can be exposed without foreign matter being attached.
이어서 패키지의 외면에 솔더레지스트 등의 보호막(38)을 형성하고, 또 본딩부와 반도체소자의 전기적 접속을 확실히 하기 위해서, 본딩부에 하지 니켈도금과 금도금(37)을 행한다. 이 하지 니켈도금과 금도금은 배선패턴(16)과 도통하는 랜드부(36a) 등의 다른 도체부에도 동시에 형성된다.Subsequently, a protective film 38 such as a solder resist is formed on the outer surface of the package, and in order to ensure electrical connection between the bonding portion and the semiconductor element, the underlying nickel plating and gold plating 37 are performed on the bonding portion. The underlying nickel plating and gold plating are simultaneously formed on other conductor portions such as the land portion 36a which is connected to the wiring pattern 16.
도 7은 상기 공정후, 외부접속단자(40), 히트싱크(42), 회로부품(44)을 부착한 상태를 나타낸다. 이렇게 해서, 회로기판(10a)을 다층형성한 반도체패키지를 얻는다.7 shows a state in which the external connection terminal 40, the heat sink 42, and the circuit component 44 are attached after the above process. In this way, a semiconductor package in which the circuit board 10a is formed in multiple layers is obtained.
또, 캐비티(26)의 저면이 되는 기판(10b)에는 천공가공을 행하지 않고, 기판(10b)의 외표면에 히트싱크(방열판)을 접합하더라도 좋다. 또, 본 실시형태는 캐비티다운형의 제품이지만, 캐비티(26)의 저면측에 외부접속단자를 접합하는 캐비티업형의 형태로 할 수도 있다.The heat sink (heat sink) may be bonded to the outer surface of the substrate 10b without performing a perforation process on the substrate 10b serving as the bottom of the cavity 26. In addition, although this embodiment is a cavity-down type product, it can also be set as the cavity-up type which joins an external connection terminal to the bottom face side of the cavity 26. As shown in FIG.
또, 상기 실시형태에서는 캐비티(26)를 밀폐하는 기판(10b)으로서 회로기판(10a) 표면에 수지기판을 적층하여 설비했으나, 수지기판을 적층하는 대신에 캐비티(26)의 외면 개구부 둘레에 수지기판이나 절연필름 등을 접합하여 캐비티(26)을 밀폐하고, 캐비티(26)를 개구할 때에는 이들 수지기판이나 절연필름을 박리하여 캐비티(26)를 개구시키더라도 좋다. 캐비티(26)를 밀폐하는 기판으로서는 이와 같이 캐비티(26)를 밀폐하는 수지기판이나 절연필름을 개념으로서 포함하는 것이다. 또, 캐비티(26)를 형성하기 위한 개구를 형성하는 개념에는 이와 같이 캐비티(26)의 개구부 둘레에 접합하여 캐비티(26)를 밀폐한 수지기판이나 절연필름을 박리하는 방법도 포함한다.In the above embodiment, a resin substrate is laminated on the surface of the circuit board 10a as a substrate 10b for sealing the cavity 26. However, instead of laminating the resin substrate, the resin is wrapped around the outer opening of the cavity 26. When the substrate 26 and the insulating film or the like are bonded to seal the cavity 26 and the cavity 26 is opened, these resin substrates or insulating films may be peeled off to open the cavity 26. As a board | substrate which seals the cavity 26, the concept includes the resin board | substrate and insulating film which seal the cavity 26 in this way. The concept of forming an opening for forming the cavity 26 also includes a method of joining around the opening of the cavity 26 to peel off the resin substrate or insulating film that seals the cavity 26.
상기한 실시형태로 배선패턴(16)을 보호하기 위해서 사용한 감광성 레지스트(30)는 회로기판(10a)을 적층하거나 기판(10b)을 천공가공할 때에 배선패턴(16)중 특히 본딩부를 보호할 목적으로 사용하는 것이고, 상기 제조공정에서 설명한 바와 같이, 캐비티(26)를 개구한 후에는 보호피막(30a)은 용제 등으로 용해제거한다. 따라서, 감광성 레지스트(30)는 후공정에서 용이하게 제거할 수 있는 것이면 특히 재질이 한정되지는 않는다.The photosensitive resist 30 used to protect the wiring pattern 16 in the above-described embodiment is intended to protect the bonding portion of the wiring pattern 16, in particular, when laminating the circuit board 10a or drilling the substrate 10b. As described in the above manufacturing process, after opening the cavity 26, the protective film 30a is dissolved and removed with a solvent or the like. Therefore, the photosensitive resist 30 is not particularly limited as long as it can be easily removed in a later step.
예를 들면, 상기 예에서는 감광성 레지스트(30)로서 네가티브형의 레지스트를 사용했지만, 네가티브형 대신에 포지티브형의 레지스트를 사용할 수도 있다.For example, in the above example, a negative resist was used as the photosensitive resist 30, but a positive resist may be used instead of the negative.
포지티브형의 감광성 레지스트는 노광한 부위가 현상처리에 의해서 용해제거되므로, 회로기판(10a)에 포지티브형의 감광성 레지스트를 도포한 경우에는 배선패턴(16)의 본딩부만, 즉 후공정에서 용해제거하는 범위에 대해서 노광한다. 이 이후의 공정은 전술한 네가티브형의 감광성 레지스트를 사용한 경우와 동일하다.In the positive photosensitive resist, since the exposed part is removed and removed by the development treatment, only the bonding portion of the wiring pattern 16, that is, dissolution removal in the later step, is applied when the positive photosensitive resist is applied to the circuit board 10a. It exposes about the range to do. The process after this is the same as the case where the negative photosensitive resist mentioned above was used.
기판(10b)을 천공하고 캐비티(26)를 개구시킨 후, 용제를 사용하여 본딩부의 보호피막(30a)을 용해제거한다. 감광성 레지스트의 본딩부의 범위가 미리 노광되어 있으므로 노광부분이 용해제거된다.After the substrate 10b is punctured and the cavity 26 is opened, the protective film 30a of the bonding portion is removed by using a solvent. Since the range of the bonding part of the photosensitive resist is previously exposed, the exposed part is removed by dissolution.
또, 포지티브형의 감광성 레지스트를 사용하는 경우에는 회로기판(10a)의 표면에 감광성 레지스트를 도포한 후, 노광하지 않고 그대로 회로기판(10a)의 적층 등을 행하여 소요의 도금을 행하고, 기판(10b)에 천공가공을 행하여 캐비티(26)를 개구시킨 후, 배선패턴(16)의 본딩부에 대응하는 부위의 감광성 레지스트에 노광하여, 본딩부의 감광성 레지스트를 용해제거하는 방법도 가능하다.In the case of using a positive photosensitive resist, after applying the photosensitive resist on the surface of the circuit board 10a, the circuit board 10a is laminated without being exposed, and the required plating is carried out. ), The cavity 26 is opened by opening, and then exposed to the photosensitive resist in the portion corresponding to the bonding portion of the wiring pattern 16, and then the photosensitive resist in the bonding portion may be dissolved and removed.
상기 각 실시형태와 같이 감광성 레지스트에 의해서 배선패턴(16)을 피복하여 보호하는 방법은 배선패턴(16)의 본딩부에서 감광성 레지스트를 제거했을 때의 배선패턴(16)의 표면의 성상이 안정하여, 니켈도금, 금도금을 행했을 때에 도금피막이 안정하다는 이점이 있다.As described in each of the above embodiments, the method of covering and protecting the wiring pattern 16 with the photosensitive resist is stable when the surface of the wiring pattern 16 is removed when the photosensitive resist is removed from the bonding portion of the wiring pattern 16. When the nickel plating and the gold plating are performed, there is an advantage that the plating film is stable.
또, 상기 실시형태에서는 외부접속단자(40)로서 납땜볼을 사용한 예를 나타냈으나, 외부접속단자(40)로서 리드핀을 사용할 수 있다. 도8에 리드핀을 사용한 예를 나타냈다. 리드핀을 삽입하는 관통구멍은 회로기판을 관통하고 있어도 좋고, 회로기판의 중도까지 개구하는 것이라도 좋다.Moreover, although the example which used the solder ball as the external connection terminal 40 was shown in the said embodiment, a lead pin can be used as the external connection terminal 40. FIG. 8 shows an example of using a lead pin. The through hole into which the lead pin is inserted may pass through the circuit board or may be open to the middle of the circuit board.
상기 설명에서는 설명의 편의상 하나의 패키지 부분의 구성을 채택하여 설명했지만, 수지기판을 사용하여 실제로 반도체패키지를 제조하는 경우에는 한번에 여러 개의 반도체패키지가 제조할 수 있도록 대형의 수지기판을 사용하여 다수개 채용하는 형식으로 제조한다. 따라서, 배선패턴의 패터닝 등은 대형 기판에 대해서, 레지스트의 도포와, 접착시트를 사용한 기판의 합쳐붙임도 대형 기판으로 작업한다.In the above description, for convenience of explanation, the configuration of one package portion is adopted and explained. However, when a semiconductor package is actually manufactured using a resin substrate, a large number of resin substrates are used so that several semiconductor packages can be manufactured at a time. Manufactured in the form of adoption. Therefore, patterning of the wiring pattern and the like work on the large sized substrate even when the resist is applied to the large sized substrate and the bonding of the substrate using the adhesive sheet.
본 발명에 관한 반도체패키지의 제조방법에 의하면, 상술한 바와 같이, 배선패턴의 본딩부를 감광성 레지스트를 사용하여 피복함으로써, 작업공정중에서 배선패턴의 본딩부에 이물질이 부착되는 것을 방지할 수 있고, 후공정에서 보호피막을 제거함으로써 바람직하게 본딩부를 노출시킬 수 있어, 전기적 접속성이 양호한 본딩부를 확보할 수 있어, 신뢰성이 높은 반도체패키지를 얻을 수 있는 등의 효과를 거둘 수 있다.According to the method for manufacturing a semiconductor package according to the present invention, as described above, by coating the bonding portion of the wiring pattern with a photosensitive resist, foreign matters can be prevented from adhering to the bonding portion of the wiring pattern during the work process. By removing the protective film in the step, the bonding portion can be preferably exposed, the bonding portion having good electrical connection can be secured, and a highly reliable semiconductor package can be obtained.
Claims (7)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7241487A JPH0982832A (en) | 1995-09-20 | 1995-09-20 | Manufacture of semiconductor package |
| JP95-241487 | 1995-09-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970018448A KR970018448A (en) | 1997-04-30 |
| KR100230657B1 true KR100230657B1 (en) | 1999-11-15 |
Family
ID=17075054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960040841A KR100230657B1 (en) | 1995-09-20 | 1996-09-19 | Manufacture of semiconductor package |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0982832A (en) |
| KR (1) | KR100230657B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525343B1 (en) * | 2002-08-12 | 2005-11-02 | 학교법인 한국정보통신학원 | Method for fabricating air cavity of 3 dimensional multi-layer rf module |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002005951A (en) | 2000-06-26 | 2002-01-09 | Denso Corp | Semiconductor dynamical quantity sensor and its manufacturing method |
| KR100982741B1 (en) | 2003-01-06 | 2010-09-16 | 가부시키가이샤 시마즈세이사쿠쇼 | Back-illuminated image sensor |
-
1995
- 1995-09-20 JP JP7241487A patent/JPH0982832A/en active Pending
-
1996
- 1996-09-19 KR KR1019960040841A patent/KR100230657B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525343B1 (en) * | 2002-08-12 | 2005-11-02 | 학교법인 한국정보통신학원 | Method for fabricating air cavity of 3 dimensional multi-layer rf module |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0982832A (en) | 1997-03-28 |
| KR970018448A (en) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6706564B2 (en) | Method for fabricating semiconductor package and semiconductor package | |
| KR100285116B1 (en) | Manufacturing method of semiconductor package | |
| US5566448A (en) | Method of construction for multi-tiered cavities used in laminate carriers | |
| US5804422A (en) | Process for producing a semiconductor package | |
| KR100393271B1 (en) | Method for manufacturing a multilayer electronic component mounting substrate | |
| KR100230657B1 (en) | Manufacture of semiconductor package | |
| KR100230658B1 (en) | Manufacture of semiconductor package | |
| JPH0193198A (en) | Manufacture of circuit substrate | |
| JPH07302859A (en) | Manufacture of multilayer wiring board for mounting semiconductor chip, and manufacture of semiconductor mounter | |
| JP3455686B2 (en) | Semiconductor package manufacturing method | |
| JP3624512B2 (en) | Manufacturing method of electronic component mounting board | |
| JP3050253B2 (en) | Method of manufacturing multilayer electronic component mounting substrate | |
| JPH10126056A (en) | Manufacturing method of printed wiring board | |
| KR100438612B1 (en) | Multi-layer pcb manufacturing method and package manufacturing method using the pcb | |
| JPH09260840A (en) | Multilayered printed wiring board manufacturing method | |
| KR100547352B1 (en) | Method for manufacturing BGA package using Organic Solderability Preservatives | |
| JPH1051149A (en) | Method for manufacturing multi-layer printed wiring board | |
| JPH1013037A (en) | Method for manufacturing multilayer printed wiring board for mounting ic | |
| JPH1154553A (en) | Electronic part having bump and mounting structure thereof | |
| JP2799467B2 (en) | Manufacturing method of electronic component mounting board | |
| JPH07263866A (en) | Method for manufacturing substrate for mounting multilayer electronic parts | |
| JPH1013027A (en) | Method for manufacturing multilayer printed wiring board | |
| JPH0799389A (en) | Manufacture of multilayer board for electronic component mounting | |
| JPH07273453A (en) | Manufacturing method of multilayer printed-wiring board | |
| JPH10150122A (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040809 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |