KR100225873B1 - Communication method and apparatus between robot controller and processor - Google Patents
Communication method and apparatus between robot controller and processor Download PDFInfo
- Publication number
- KR100225873B1 KR100225873B1 KR1019960078539A KR19960078539A KR100225873B1 KR 100225873 B1 KR100225873 B1 KR 100225873B1 KR 1019960078539 A KR1019960078539 A KR 1019960078539A KR 19960078539 A KR19960078539 A KR 19960078539A KR 100225873 B1 KR100225873 B1 KR 100225873B1
- Authority
- KR
- South Korea
- Prior art keywords
- processor
- host processor
- slave processor
- robot controller
- slave
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
- B25J—MANIPULATORS; CHAMBERS PROVIDED WITH MANIPULATION DEVICES
- B25J13/00—Controls for manipulators
Landscapes
- Engineering & Computer Science (AREA)
- Robotics (AREA)
- Mechanical Engineering (AREA)
- Manipulator (AREA)
- Numerical Control (AREA)
Abstract
본 발명은 로봇제어기의 호스트 프로세서와 슬레이브 프로세서간의 데이터전송을 위한 동기통신방법 및 그 장치에 관한 것이다. 본 발명은 주기적인 인터럽트를 발생하기 위한 인터벌클록을 생성하는 인터벌클록 발생회로(40)에 의해 필요에 따라 인터럽트를 발생하고, 호스트 프로세서(10)와 슬레이브 프로세서(30) 사이에 듀얼포트 램(20)을 설치하여 데이터전송과 호스트 프로세서(10)와 슬레이브 프로세서(30) 양쪽에 인터럽트를 걸 수 있도록 하고 있다.The present invention relates to a synchronous communication method and apparatus for transmitting data between a host processor and a slave processor of a robot controller. The present invention generates an interrupt as necessary by the interval clock generation circuit 40 which generates an interval clock for generating a periodic interrupt, and between the host processor 10 and the slave processor 30, the dual port RAM 20 ) To allow data transmission and interrupts to both the host processor 10 and the slave processor 30.
Description
본 발명은 로봇제어기의 통신시스템에 관한 것으로, 특히 로봇제어기의 호스트(host) 프로세서와 슬레이브(slave) 프로세서간의 데이터전송을 위한 동기통신방법 및 그 장치에 관한 것이다.The present invention relates to a communication system of a robot controller, and more particularly, to a synchronous communication method and apparatus for transmitting data between a host processor and a slave processor of a robot controller.
통상적으로, 로봇제어기는 시스템 운영과 경로발생을 위한 호스트 프로세서와, 서어보모터를 제어하기 위한 슬레이브 프로세서로 구성된다. 그리고, 슬레이브 프로세서가 서어보모터를 디지탈적으로 제어하기 위해서는, 주기적인 인터럽트를 필요로 하며, 호스트 프로세서 또한 슬레이브 프로세서와 동기하여 경로를 발생하고 슬레이브 프로세서와 통신을 하기 위해서 인터럽트를 필요로 한다.Typically, the robot controller is composed of a host processor for system operation and path generation, and a slave processor for controlling the servo motor. In order for the slave processor to digitally control the servomotor, a periodic interrupt is required, and the host processor also needs an interrupt to generate a path and communicate with the slave processor in synchronization with the slave processor.
그렇지만, 아직까지 로봇제어기의 호스트 프로세서와 슬레이브 프로세서간의 데이터전송을 위한 통신방법이나 통신장치는 전혀 제안되어 있지 않은 것이 현재의 상황이다.However, at present, no communication method or communication device for data transmission between the host processor and the slave processor of the robot controller has been proposed at all.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 로봇제어기의 호스트 프로세서와 슬레이브 프로세서간의 데이터전송을 위한 동기통신방법 및 그 장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above, and an object thereof is to provide a synchronous communication method and apparatus for transmitting data between a host processor and a slave processor of a robot controller.
도 1은 본 발명에 따른 로봇제어기의 호스트 프로세서와 슬레이브 프로세서간의 동기통신을 위한 전체 시스템 블록도,1 is an overall system block diagram for synchronous communication between a host processor and a slave processor of the robot controller according to the present invention;
도 2는 도 1의 동작을 설명하기 위한 타이밍도,2 is a timing diagram for explaining the operation of FIG.
도 3은 도 1에 나타낸 듀얼포트 램의 시간별 사용상태를 나타낸 도면이다.FIG. 3 is a view illustrating a time-use state of the dual port RAM illustrated in FIG. 1.
*** 도면의 주요부분에 대한 부호의 설명 ****** Explanation of symbols for main parts of drawing ***
1: 듀얼포트 램에 데이터 기록,1: write data to dual port RAM,
2: 슬레이브 프로세서에 인터럽트 요구,2: interrupt request to slave processor,
3: 주기적인 인터럽트 요구,3: periodic interrupt request,
4: 듀얼포트 램에 주기적으로 인터럽트 요구,4: Interrupt request periodically for dual port RAM,
5: 호스트 프로세서에 주기적으로 인터럽트 요구.5: Interrupt request periodically to the host processor.
10: 호스트 프로세서, 20: 듀얼포트 램,10: host processor, 20: dual port RAM,
30: 슬레이브 프로세서, 40: 인터벌클록 발생회로30: slave processor, 40: interval clock generation circuit
상기 목적을 달성하기 위해 본 발명에 따른 로봇제어기의 호스트 프로세서와 슬레이브 프로세서간의 동기통신장치는, 시스템 운영과 경로발생을 위한 호스트 프로세서(10)와 서어보모터를 제어하기 위한 슬레이브 프로세서(30)를 갖춘 로봇제어기에 있어서, 상기 호스트 프로세서(10)와 상기 슬레이브 프로세서(30)의 사이에 설치되어 데이터전송과 이들 프로세서 양쪽에 인터럽트를 거는 메모리수단(20)과, 주기적인 인터럽트를 발생하기 위한 인터벌클록을 생성하여 상기 슬레이브 프로세서(30)로 출력하는 인터벌클록 발생회로(40)를 구비한 것을 특징으로 한다.In order to achieve the above object, the synchronous communication device between the host processor and the slave processor of the robot controller according to the present invention includes a slave processor 30 for controlling the host processor 10 and the servomotor for system operation and path generation. In the equipped robot controller, the memory means 20 which is installed between the host processor 10 and the slave processor 30 to interrupt data transmission and both of these processors, and an interval clock for generating periodic interrupts. It characterized in that it comprises an interval clock generation circuit 40 for generating the output to the slave processor (30).
또, 본 발명에 따른 로봇제어기의 호스트 프로세서와 슬레이브 프로세서간의 데이터전송을 위한 동기통신방법은, 시스템 운영과 경로발생을 위한 호스트 프로세서(10)와 서어보모터를 제어하기 위한 슬레이브 프로세서(30)를 갖춘 로봇제어기의 호스트 프로세서와 슬레이브 프로세서간의 데이터전송을 위한 동기통신방법에 있어서, 상기 호스트 프로세서(10)가 듀얼포트 램(20)에 데이터를 기록함과 더불어 상기 슬레이브 프로세서(30)에 인터럽트를 걸어 주기적인 인터럽트 발생요구 데이터를 전송하는 단계와, 인터벌클록 발생회로(40)로부터 주기적인 인터럽트를 받아 상기 슬레이브 프로세서(30)가 상기 듀얼포트 램(20)을 억세스함과 더불어 상기 호스트 프로세서(10)에 인터럽트를 발생시키는 단계 및, 상기 호스트 프로세서(10)가 인터럽트를 받은 후, 상기 듀얼포트 램(20)을 억세스하여 필요한 경로데이터 등을 송수신해서 상기 호스트 프로세서(10)와 슬레이브 프로세서(30)간의 동기를 유지하는 단계를 구비한 것을 특징으로 한다.In addition, the synchronous communication method for data transmission between the host processor and the slave processor of the robot controller according to the present invention, the host processor 10 and the slave processor 30 for controlling the servo motor for system operation and path generation. In the synchronous communication method for data transmission between a host processor and a slave processor of the equipped robot controller, the host processor 10 writes data to the dual port RAM 20 and interrupts the slave processor 30. Transmitting the interrupt generation request data, receiving the periodic interrupt from the interval clock generation circuit 40, and accessing the dual port RAM 20 to the host processor 10 while the slave processor 30 accesses the dual port RAM 20. Generating an interrupt, and after the host processor 10 receives the interrupt, Accessing the dual port RAM 20 to transmit / receive necessary route data and the like to maintain synchronization between the host processor 10 and the slave processor 30.
이하에는 첨부한 도면을 참조하여 본 발명의 양호한 실시예에 대해서 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 1은 본 발명에 따른 로봇제어기의 호스트 프로세서와 슬레이브 프로세서간의 동기통신을 위한 전체 시스템블록도이다. 도중, 참조부호 10은 로봇제어기의 호스트 프로세서, 30은 로봇제어기의 슬레이브 프로세서, 20은 이들 프로세서(10,30) 사이에 설치되어 데이터전송과 양쪽에 인터럽트를 거는 듀얼포트 램(dual port RAM), 40은 주기적인 인터럽트를 발생하기 위한 인터벌클록(interval clock)을 발생하는 인터벌클록 발생회로이다.1 is an overall system block diagram for synchronous communication between a host processor and a slave processor of the robot controller according to the present invention. In the meantime, reference numeral 10 denotes a host processor of the robot controller, 30 denotes a slave processor of the robot controller, 20 denotes a dual port RAM installed between these processors 10 and 30 to interrupt data transmission and interruption to both sides, 40 is an interval clock generation circuit that generates an interval clock for generating periodic interrupts.
이러한 구성의 본 발명에 따른 로봇제어기의 호스트와 슬레이브 프로세서간의 동기통신을 위한 전체 시스템은, 주기적인 인터럽트를 발생하기 위한 인터벌클록을 발생하는 인터벌클록 발생회로(40)에 의해 필요에 따라 인터럽트를 발생하고, 호스트 프로세서(10)와 슬레이브 프로세서(30) 사이에 듀얼포트 램(20)을 설치하여 데이터전송과 호스트 프로세서(10)와 슬레이브 프로세서(30) 양쪽에 인터럽트를 걸 수 있도록 하고 있다.The entire system for synchronous communication between the host and the slave processor of the robot controller according to the present invention having such a configuration generates an interrupt as necessary by the interval clock generation circuit 40 which generates an interval clock for generating a periodic interrupt. In addition, a dual port RAM 20 is provided between the host processor 10 and the slave processor 30 so as to interrupt data transmission and interrupt both the host processor 10 and the slave processor 30.
다음에는 도 2와 도 3을 참조하여 본 발명에 따른 로봇제어기의 호스트와 슬레이브 프로세서간의 동기통신방법에 대해 설명한다.Next, a synchronous communication method between a host and a slave processor of the robot controller according to the present invention will be described with reference to FIGS. 2 and 3.
도 2는 도 1의 동작을 설명하기 위한 타이밍도이며, 도 3은 도 1에 나타낸 듀얼포트 램의 시간별 사용상태를 나타낸 도면이다.FIG. 2 is a timing diagram illustrating the operation of FIG. 1, and FIG. 3 is a diagram illustrating a time-use state of the dual port RAM illustrated in FIG. 1.
먼저, 시스템 초기에 호스트 프로세서(10)가 경로 1과 2를 통해 슬레이브 프로세서(30)에 인터럽트를 걸어 주기적인 인터럽트 발생요구 데이터를 전송한다(도 2(b) 참조). 슬레이브 프로세서(30)는 인터벌클록 발생회로(40)로부터 주기적인 인터럽트를 받아 듀얼포트 램(20)을 억세스하고, 호스트 프로세서(10)에 인터럽트를 발생시키며(도 2(c) 참조), 서어보모터 제어루틴을 실행한다.First, in the initial stage of the system, the host processor 10 interrupts the slave processor 30 via paths 1 and 2 to transmit periodic interrupt generation request data (see FIG. 2 (b)). The slave processor 30 receives the periodic interrupt from the interval clock generation circuit 40 to access the dual port RAM 20, generates an interrupt to the host processor 10 (see FIG. 2C), and the servo Run the motor control routine.
호스트 프로세서(10)는 이 인터럽트를 받은 후, 듀얼포트 램(20)을 억세스하여 필요한 경로데이터 등을 송수신해서 호스트 프로세서(10)와 슬레이브 프로세서(30)간의 동기를 유지한다. 경로는 이 인터럽트에 동기하여 발생시키거나, 미리 발생시킨 데이터를 슬레이브 프로세서(30)에 전달하게 된다. 이 과정에 따른 시간별 듀얼포트 램에 대한 억세스 권한은 도 3에 나타낸 바와 같다.After receiving the interrupt, the host processor 10 accesses the dual port RAM 20 to transmit and receive necessary path data and the like to maintain synchronization between the host processor 10 and the slave processor 30. The path is generated in synchronization with this interrupt or transfers the data generated in advance to the slave processor 30. The access authority for the hourly dual port RAM according to this process is shown in FIG. 3.
시스템 초기상태에서 6번 시점에서 1번을 행하여 2번을 발생시킨다. 2번에 의해 인터럽트를 받아들인 슬레이브 프로세서(30)는 7번 시점에서 데이터를 억세스한다. 주기적인 인터럽트를 발생시키기 위해서, 호스트 프로세서(10)는 8번, 9번 시점에서 데이터를 슬레이브 프로세서(30)에 전달한다. 이후는, 3번, 4번 및 5번과 같은 순서로 듀얼포트 램(20)을 억세스하게 된다. 이 경우, 3번은 인터벌클록 발생회로(인터벌 타이머; 40)로부터의 인터럽트를 슬레이브 프로세서(30)가 받아 억세스하는 시점이며, 4번은 슬레이브 프로세서(30)로부터 인터럽트를 받아 호스트 프로세서(10)가 억세스하는 시점이다. 주기적인 처리를 위해 호스트 프로세서(10)는 5번 시점에서 억세스를 종료해야 한다. 이러한 동작을 통해 호스트 프로세서(10)와 슬레이브 프로세서(30)간의 통신이 이루어지도록 되어 있다.In system initial state, do 1 at 6 times and generate 2 times. The slave processor 30 which received the interrupt by 2 accesses data at the 7th time. In order to generate a periodic interrupt, the host processor 10 transmits data to the slave processor 30 at the 8th and 9th time points. Thereafter, the dual port RAM 20 is accessed in the same order as 3, 4, and 5. In this case, the third time is a time point at which the slave processor 30 receives and accesses an interrupt from the interval clock generation circuit (interval timer) 40, and the fourth time is received by the slave processor 30 and accessed by the host processor 10. It's time. For periodic processing, the host processor 10 should terminate the access at time 5. Through this operation, communication between the host processor 10 and the slave processor 30 is made.
본 발명의 로봇제어기의 통신시스템은 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.The communication system of the robot controller of the present invention is not limited to the above-described embodiments, and may be variously modified and implemented within the range permitted by the technical idea of the present invention.
한편, 본원청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시형태에 한정할 의도로 병기한 것은 아니다.It is noted that reference numerals denoted together with the components of the claims of the present application are for the purpose of facilitating the understanding of the present invention and are not intended to limit the technical scope of the present invention to the embodiments shown in the drawings.
이상에서 설명한 바와 같은 본 발명의 로봇제어기의 통신시스템에 따르면, 로봇제어기의 호스트 프로세서와 슬레이브 프로세서간의 데이터전송을 위한 동기통신방법 및 장치를 제공하는 효과가 있다.According to the communication system of the robot controller of the present invention as described above, there is an effect to provide a synchronous communication method and apparatus for data transmission between the host processor and the slave processor of the robot controller.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960078539A KR100225873B1 (en) | 1996-12-31 | 1996-12-31 | Communication method and apparatus between robot controller and processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960078539A KR100225873B1 (en) | 1996-12-31 | 1996-12-31 | Communication method and apparatus between robot controller and processor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980059202A KR19980059202A (en) | 1998-10-07 |
KR100225873B1 true KR100225873B1 (en) | 1999-10-15 |
Family
ID=19492912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960078539A KR100225873B1 (en) | 1996-12-31 | 1996-12-31 | Communication method and apparatus between robot controller and processor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100225873B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101292807B1 (en) * | 2011-06-30 | 2013-08-05 | 씨엔로봇(주) | Dual processor let distribute roles and build an effective intelligent main robot system |
-
1996
- 1996-12-31 KR KR1019960078539A patent/KR100225873B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101292807B1 (en) * | 2011-06-30 | 2013-08-05 | 씨엔로봇(주) | Dual processor let distribute roles and build an effective intelligent main robot system |
Also Published As
Publication number | Publication date |
---|---|
KR19980059202A (en) | 1998-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3889366T2 (en) | Interface for a computer system with a reduced instruction set. | |
JPH0446435B2 (en) | ||
JPH0821011B2 (en) | Bus expansion control method | |
ATE331989T1 (en) | ASYNCHRONOUS CENTRALIZED MULTI-CHANNEL DMA CONTROL | |
KR880000253B1 (en) | Data carrying system | |
KR100225873B1 (en) | Communication method and apparatus between robot controller and processor | |
KR100949168B1 (en) | Controller | |
KR100244681B1 (en) | System for controlling multiple motor of robot and commumication method of the system | |
JPS61134862A (en) | Cpu wait time controlling system | |
KR960703250A (en) | PROCESS AND ARRANGEMENT FOR OPERATING A BUS SYSTEM | |
KR100252084B1 (en) | Method for writing/reading data and data access apparatus in multi-process system | |
SU613316A1 (en) | Multiplex channel | |
KR930006234B1 (en) | Data-transceiving system between processors | |
SU1221656A1 (en) | Multichannel device for controlling information exchange among computers | |
KR100268903B1 (en) | Single chip microcontroller unit | |
KR100244682B1 (en) | Synchronizing device of system for controlling multiple motor of robot | |
KR960038626A (en) | Data transmission device | |
JPS6243765A (en) | Transfer system for data between processors | |
JPS63187359A (en) | Guarantee device for right of using common bus of host bus master | |
JPS5622157A (en) | Process system multiplexing system | |
JPH05341883A (en) | Asynchronizing circuit reset system | |
JPH0268649A (en) | Interruption control method | |
JPH04135268A (en) | Multi-cpu system | |
KR950009476A (en) | Data communication device of parallel data processing system | |
KR19990062330A (en) | Interrupt Control in Multi-Processor Systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070613 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |