KR100225036B1 - 영상표시기기에서의 스포트 제거회로 - Google Patents

Abstract

본 발명은 스포트 제거회로에 관한 것으로서,

종래의 스포트 제거회로는 영상표시기기의 전원오프시 발생하는 스포트 현상을 제거하기 위한 것으로, 요즈음과 같이 멀티미디어에 사용되기위해 다중 동기신호를 입력받는 모니터를 포함하는 영상표시기기에서의 모드전환시에 발생하는 스포트 현상을 제거할 수 없는 문제점이 있었다.

따라서, 상기 문제점을 해결하기위한 본 발명은 마이컴에서 출력되는 제어신호와 수평 또는 수직 동기신호를 이용해서 CDT의 그리드 단자에 부전압을 걸러줌과 동시에 캐소우 드단자로 입력되는 영상신호의 이득을 줄여줌으로서, 전원오프 또는 모드 전환시 발생하는 스포트 현상을 제거하여 CDT의 수명연장을 추구하는 동시에 브라운관의 동작에 대한 신뢰도를 향상시킬 수 있도록 한 영상표시기기의 스포트 제거회로 이다.

Description

영상표시기기에서의 스포트 제거회로

본 발명은 영상표시기기의 스포트 제거회로에 관한 것으로서, 특히 마이컴에 서 출력되는 제어신호를 이용해서 CDT의 그리드 단자에 부전압을 걸어줌과 동시에 캐소우드단자로 입력되는 영상신호의 이득을 줄여줌으로서 , 전원오프 또는 모드 전환시 발생하는 스포트 현상을 제거하여 CDT의 수명연장을 추구하는 동시에 브라운 관의 동작에 대한 신뢰도를 향상시킬 수 있도록 한 영상표시기기의 스포트 제거회로에 관한 것이다.

일반적으로 영상을 표시하는 영상표시기기에서는 플라이백 트랜스의 2차측이 브라운관의 제 1 그리드 단자에 직접 연결되어있어 전원 오프시 화면의 중앙부에 세로로 된 점이 표시되는 스포트 현상이 나타나게 되어 브라운관, 즉, 영상표시기기의 수명이 단축될 뿐만 아니라 브라운관의 캐소우드 단자에 충전된 전압이 전원 오프시 각 그리드 단자를 통해 화상에 나타나게되어 고가의 브라운관 수명이 단축되는 등의 문제점을 안고 있었다.

이러한 문제점을 해결하기위해 본 출원인은 1990년 4월 11일 자로 선기술(출 원번호 90-4314)을 출원한 바 있다.

상기 선기술은 플라이백 트랜스의 2차측과 브라운관의 제 1 그리드 단자 사이에 리플을 제거하기 위한 적분기와, 블랭킹 신호에 의해 동작하는 정전압부와, 제 1 그리드의 바이어스 전압을 설정시키기 위한 전압 설정부와, 제 1 그리드 단자에 소정 전압을 인가시켜 주기위한 시정수부를 포함하여 전원 오프시 브라운관에 나타나는 스포트 현상을 방지함과 동시에 플라이백 트랜스의 2차측 전압이 변화되더라도 제 1 그리드에 인가되는 전압을 항상 일정하게 유지시켜 줌으로서 고가의 브라운관 수명을 연장시킬 수 있도록 한 것이다.

그러나, 상기한 종래의 스포트 제거회로는 영상표시기기의 전원오프시 발생하는 스포트 현상을 제거하기위한 것으로, 요즘과 같이 멀티미디어에 사용되기 위해 다중 동기신호를 입력받는 모니터를 포함하는 영상표시기기에서의 모드전환시에 발생하는 스포트 현상을 제거할 수 없는 문제점이 있었다.

따라서, 상기 문제점을 해결하기위한 본 발명은 마이컴에서 출력되는 제어신호와 수평 또는 수직 동기신호를 이용해서 CDT의 그리드 단자에 부전압을 절어줌과 동시에 캐소우드단자로 입력되는 영상신호의 이득을 줄여줌으로서, 전원오프 또는 모드 전환시 발생하는 스포트 현상을 제거하여 CDT의 수명연장을 추구하는 동시에 브라운관의 동작에 대한 신뢰도를 향상시킬 수 있도록 한 영상표시기기의 스포트 제거회로를 제공함을 목적으로 한다.

제1도는 본 발명의 스포트 제거회로를 보인 회로도

제2도는 본 발명의 스포트 제거회로의 동작에 따른 각부 출력파형을 보인 파형도.

제3도는 본 발명에 적용된 낸드로직부의 진리치표.

제4도는 본 발명에 있어서, 2중 적분부의 각 부 입출력 파형을 나타낸 도면.

* 도면의 주요부분에 대한 부호의 설명

1 : 영상입력부 2 : 영상 출력부

3 : CDT부 4 : 돌기 판별부

5 : 2중 적분부 6 : 스포트 제거신호 출력부

도면 제1도는 상기 목적달성을 위한 본 발명의 스포트 제거회로를 보인 회로도로서 이 도면을 참고하여 본 발명의 구성을 설명하면 다음과 같다.

입력되는 영상신호의 이득을 증가시켜 출력하는 영상 입력부(1)와, 입력되는 플라이백 펄스(F/B)에 따라 상기 영상 입력부(1)에서 출력된 영상신호를 CDT부(3)로 공급하는 영상 출력부(2)와, 상기 영상출력부(2)로 부터 입력되는 영상신호를 화상출력하는 CDT부(3)와, 입력되는 수평 및 수직 동기신호중 어느 하나라도 비정상적으로 입력될때 하이신호를 출력하는 동기 판별부(4)와, 동기 판별신호를 2중 적분하는 2중 적분부(5)와, 2중 적분부(5)로 부터 소정의 전압이 입력되고 마이컴으로 부터 제어펄스가 입력될때 상기 영상입력부(1)로 소정의 제어전압을 인가하여 영상신호의 이득이 감소되도록 하는 스포트 제고신호 출력부(6)로 구성된다.

그리고, 상기 영상입력부(1)는 입력되는 영상신호의 이득을 저항(Rl, R2)에 의해 설정된 값에 따라 증가시키는 트랜지스터(Q1, Q2)와, 상기 트랜지스터(Q1, Q2) 에서 이득이 증가된 영상신호를 증폭하여 영상 출력부(2)로 출력하는 트랜지스터 (Q3)와, 스코트 제터신호 출력부(6)로 부터 입력되는 신호에 따라 상기 트래지스터 (Q1, Q2)의 영상신호 이득 증가동작을 제어하는 트랜지스터(Q4)로 구성되며, 상기 영상 출력부(2)는 입력되는 플라이백 펄스(F/B)에 의해 온/오프 스위칭 동작하는 트랜지스터(Q5)와. 상기 트랜지스터(Q5)의 온/오프 동작에 따라 충방전하여 트랜지스터(Q3)로 부터 입력되는 영상신호를 CDT부(3)의 캐소드 단자로 공급하는 콘덴서(C1)로 구성되며, 상기 동기 판별부(4)는 수평동기신호(Hsync)가 입력될때 온동작하여 하이신호를 출력하는 트랜지스터(Q9)와, 상기 트겐지스터(Q9)의 하이신호 출력시 온동작 하는 트랜지스터(Q7)와, 수직동기신호(Vsync)의 입력시 온동작하여 하이신호를 출력하는 트랜지스터(Q10)와, 상기 트랜지스터(Q10)로 부터 하이신호가 출력될때 온동작하여 트랜지스터(Q7)의 온동작이 가능하게 하는 트랜지스터(Q8)로 구성되며 , 상기 스포트 제거신호 출력부(6)는 동기 판별부(4)로 부터 입력되는 전압값을 가변시켜 영상 입력부(1)의 트랜지스터(Q4)로 출력하는 가변처항(VR1)과, 정상 상태 또는 전원 온/오프, 절전모드(DPM 모드)절환과 같은 파도상태에 따라 마이컴으로 부터 출력되는 제어신호에 따라 상기 가변저항(VR1)의 저항값을 가변시키는 트랜지스터(Q5)로 구성된다.

그리고, 상기 미설명된 도면부호 R3∼Rl8은 저항이고, C2∼C7은 콘덴서이며, Dl∼D5는 다이오드 이다.

이와같이 구성된 본 발명의 동작을 도면 제1도 내지 제3도를 참고하여 설명하면 다음과 같다.

먼저, 영상입력부(1)의 트랜지스터(Q1, Q2)로 영상신호가 입력되면, 트랜지스 터(Q1, Q2)는 저항(Rl, R2)에 의해 설정된 증폭율에 따라 입력 영상신호와 이득을 증가시키고, 트랜지스터(Q3)는 이득이 증가된 영상신호를 증폭시켜 콘덴서(C1)로 출력한다 .

그리고, 상기 콘덴서(C1)는 입력되는 영상신호를 플라이백 펄스(F/B)의 입력에 따른 트랜지스터(Q5)의 스위칭동작에 따라 충방전하여 CDT부(3)의 캐소드 단자로 출력함으로서, CDT를 통해 소정의 영상이 출력되는 것이다.

상기 설명에서 트랜지스터(Q1, Q2)의 이득은 'R1/R2'에 의해 결정된다.

한편, 상기 설명과 같이 CDT부(3)를 통해 정상적으로 영상신호가 출력될때 동기 판별부(4)는 동기신호가 정상적으로 입력되는지를 판별하고, 동기신호가 정상적으로 입력되지 않을시에는 하이신호를 출력하게 된다.

동기신호의 판별은 모니터가 오프되거나 화면보호 동작시 수평 또는 수직 동기신호중 어느하나의 동기신호가 입력되지 않거나, 아니면 수평 ,수직 동기신호 모두가 입력되지 않기 때문에 입력동기신호가 비정상적일 경우 하이신호를 출력하여 스포트 제거동작을 수행시키기 위함이다.

여기서 , 스포트 제거동작을 설명하면, 동기판별부(4)는 입력되는 수평, 수직 동기신호중 어느 하나라도 정상적으로 입력되지 않으면 2중 적분부(5)로 하이신호를 출력하고, 상기 2중 적분부(5)는 입력되는 하이신호를 2중 적분하여 스포트 제거신호 출력부(6)로 출력한다.

상기 2중 적분부(5)는 제4(a)도에 도시된 바와 같은 구형파를 제4(c)도에서와 같이 DC 전압화하고자 하는 것으로, 상기 동기판별부(4)로 부터 입력되는 제4(a)도와 같은 구형파를 저항(Rl4) 및 콘덴서(C5)에 의해 구성되는 적분회로에 의해 적분하여 제4(b)도와 같은 파형을 구성하고, 이후, 제4(b)도의 전압을 입력받아 저항(Rl3) 및 콘덴서(C4)에 의해 구성되는 적분회로에 의해 다시 적분하여 제4(c)도에서와 같은 DC 전 압파형을 얻어내게 되는 것이다.

이때, 스포트 게거신호 출력부(6)는 마이컴으로 부터 입력되는 제어펄스에 따라 2중 적분부(5)로 부터 입력되는 전압을 가변시켜 영상입력부(1)의 트랜지스터(Q4)조 출력하므로서, 트랜지스터(Q4)가 온동작하여 R1/R2에 의한 영상신호의 이득이 조절되어, CDT부(3)의 캐소드 단자로 공급되는 영상신호의 이득이 줄게됨과 동시에 제1 그리드 단자(G1)에 부전압이 인가됨으로서, 스포트 현상이 제거되는 것이다.

상기 설명에서 동기 판별부(4)와 스포트제거신호 판별부(6)의 동작을 좀더 자세히 설명하면 다음과 같다.

먼저, 동기 판별부(4)의 동작을 설명하면, 동기 판별부(4)의 트랜지스터(Q9)는 수평동기신호(Hsync)가 정상적으로 입력 될때 온동작하여 하이신호를 출력하고, 트랜지스터(Q7)는 상기 트랜지스터(Q9)로 부터 하이신호가 입력될때 온동작한다.

그리고, 트랜지스터(Q10)는 수직도니기신호(Vsync)가 정상적으로 입력될때 온동작하여 하이신호를 출력하고, 트랜지스터(Q8)는 상기 트랜지스터(Q10)로 부터 하이신호가 입력될때 온동작하여 상기 트랜지스터(Q7)가 온동작이 가능하도록 한다.

즉, 수평 및 수직 동기신호(Hsync,Vsync) 정상적으로 입력되는 트랜지스터(Q7, Q8)가 모두 온동작할때에 2중적분부(5)로 로우신호가 출력되는 것이고, 수평 및 수직 수직동기신호(Hsync,Vsync)중 어느하나라도 비정상적으로 입력되면 트랜지스터 (Q7, Q8)가 오프되어 2중적분부(5)로 하이신호 즉, B⁺전압이 출력되는 것이다.

제3도는 상기 동기 판별부(4)의 동기신호 입력에 대한 출력신호를 도시한 것이다.

한편, 상기 설명과 같은 판별부(4)의 동작에 의해 2중 적분부(5)를 통해 소정의 전압(B⁺)이 출력될때, 미도시된 마이컴에서는 트랜지스터로 스포트 제거를 위한 제오ㅓ신호를 트랜지스터(Q6)로 출력하여 가변저항(VR1)의 저항값을 가변시켜 2중 적분부(5)로 부터 입력된 전압이 가변되도록 한다.

상기와 같이 마이컴에서 출력되는 스포트 제거를 위한 제어신호는 제2도에 도시된 바와 같이, 전원 온/오프, DPM 모드 절환 등 과도상태에서는 제2(a)도의 정상상태보다 제2(b)도에서와 같이, 일정비율(1/n)로 DC 전압이 줄어든 제어 펄스 전압을 트랜지스터(Q6)로 출력하도록 함으로써, 트랜지스터(Q6)의 동작에 따라 가변저항(VR1)의 값을 변화시키게 되는 것으로, 상기에서와 같이 수평 및 수직도이기신호(Hsync,Vsync)중 어느하나라도 정상적으로 입력되지 않을 경우와 같은 과도상태에 이르면, 제어신호 펄스 전압을 변화시켜 가변저항(VR1)의 전압을 강하시켜 , 2중 적분부(5)를 통해 입력되는 전압의 레벨을 변화시켜 , 트랜지스터(Q4)의 베이스 전압을 변화시키도록 하는 것으로, 상기 가변저항(VR1)에 의해 가변된 전압은 영상입력부(1)의 트랜지스터(Q4)로 공급되고, 트랜지스터(Q4)의 온동작에 의해 영상 이득이 감소됨과 동시에 제1 그리드 단자로 부전압이 걸리게되는 것이다.

도면 제2(a)도는 정상적인 경우 CDT의 캐소드 단자로 공급되는 영상신호와 제1 그리드 단자로 공급되는 전압을 보인 것이고, 제2(b)도는 전원오프시 CDT의 캐소드 단자로 공급되는 영상신호와 제1 그리드 단자로 공급되는 전압을 보인 것으로서 , 전원오프시에는 CDT의 캐소드 단자로 공급되는 영상신호의 이득이 현저히 감소되었고, 제 1 그리드 단자에 높은 부전압이 인가되는 것을 알 수 있다.

이상에서 설명한 바와같이 본 발명은 정상상태/과도상태에 따른 마이컴에서 출력되는 제어신호를 이용해서 CDT의 그리드 단자에 부전압을 걸어줌과 동시에 캐소우드단자로 입력되는 영상신호의 이득을 줄여줌으로서, 전원오프 또는 모드 전환 등의 과도상태에서 발생하는 스포트 현상을 제거하여 CDT의 수명연장을 추구하는 동시에 브라운관의 동작에 대한 신뢰도를 향상시킬 수 있도록 한 영상표시기기의 스포트 제거회로 이다.

Claims (2)

1. 입력되는 영상신호의 이득을 증가시켜 출력하는 영상 입력부(1)와, 입력되는 플라이백 펄스(F/B)에 따라 상기 영상 입력부(1)에서 출력된 영상신호를 CDT부(3)로 공급하는 영상 출력부(2)와, 상기 영상출력부(2)로 부터 입력되는 영상 신호를 화상출력하는 CDT부(3)와, 입력되는 수평 및 수직 동기신호중 어느 하나라도 비정상적으로 입력될때 하이신호를 출력하는 동기 판별부(4)와, 동기 판별신호를 2중 적분부(5)와, 정상상태 또는 과도상태에 따라 마이컴으로 부터 입력되는 제어펄스 전압에 따라서 상기 2중 적분부(5)로 부터 입력되는 전압의 레벨을 변화시켜 상기 영상입력부(1)로 소정의 제어전압을 인가하여 영상신호의 이득이 감소되도록 하는 스포트 제거신호 출력부(6)로 구성된것을 특징으로 하는 영상 표시기기에서의 스포트 제거회로
2. 제1항에 있어서, 상기 영상입력부(1)는 입력되는 영상신호의 이득을 저항(Rl, R2)에 의해 설정된 값에 따라 증가시키는 트랜지스터(Q1, Q2)와, 상기 트랜지스터(Q1, Q2)에서 이득이 증가된 영상신호를 증폭하여 영상 출력부(2)로 출력 하는 트랜지스터(Q3)와, 스포트 제거신호 출력부(6)로 부터 입력되는 신호에 따라 상기 트래지스터(Q1,Q2)의 영상신호 이득 증가동작을 제어하는 트랜지스터(Q4)로 구성되며 , 상기 동기 판별부(4)는 수평동기신호(Hsync)가 입력될때 온동작하여 하이신호를 출력하는 트랜지스터(Q9)와, 상기 트랜지스터(Q9)의 하이신호 출력시 온동작하는 트랜지스터(Q7)와, 수직동기신호(Vsync)의 입력시 온동작하여 하이신호를 출력하는 트랜지스터(Q10)와, 상기 트랜지스터(Q10)으로 부터 하이신호가 출력될때 온동작하여 트랜지스터(Q7)의 온동작이 가능하게 하는 트랜지스터(Q8)로 구성되며, 상기 스포트제거신호 출력부(6)는 상기 2중 적분부(5)를 통해 입력되는 전압을 가변시켜 영상 입력부(1)의 트랜지스터(Q4)로 출력하는 가변저항(VR1)과, 마이컴 제어신호에 따라 상기 자변저항(VR1)의 전압 레벨을 변화시키는 트랜지스터(Q6)로 구성된것을 특징으로하는 영상표시기기에서의 스포트 제거회로.