KR100223931B1 - Solid state image sensing device - Google Patents

Solid state image sensing device Download PDF

Info

Publication number
KR100223931B1
KR100223931B1 KR1019970008816A KR19970008816A KR100223931B1 KR 100223931 B1 KR100223931 B1 KR 100223931B1 KR 1019970008816 A KR1019970008816 A KR 1019970008816A KR 19970008816 A KR19970008816 A KR 19970008816A KR 100223931 B1 KR100223931 B1 KR 100223931B1
Authority
KR
South Korea
Prior art keywords
region
charge transfer
trench
photoelectric conversion
type well
Prior art date
Application number
KR1019970008816A
Other languages
Korean (ko)
Other versions
KR19980073506A (en
Inventor
권경국
문상호
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019970008816A priority Critical patent/KR100223931B1/en
Publication of KR19980073506A publication Critical patent/KR19980073506A/en
Application granted granted Critical
Publication of KR100223931B1 publication Critical patent/KR100223931B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Abstract

고체촬상소자에 관한 것으로 특히, 트랜스퍼 게이트의 온/오프 동작 특성을 향상시키고, 전하 전송 효율을 향상시킨 고체 촬상 소자 및 그 제조방법에 관한 것이다. 이와 같은 고체촬상소자는 양측 에지부 및 중앙부가 라운드진 트랜치를 상측에 갖는 제 1 도전형의 반도체기판, 상기 반도체기판내에 형성되는 제 2 도전형 웰 영역, 상기 제 2 도전형 웰 영역내에 일정간격 분리되어 상기 트랜치의 에치부를 제외한 상기 트랜치 하부에 형성되는 복수개의 전하 전송 영역, 상기 전하 전송 영역 사이에서 상기 전하 전송 영역에 소정간격 이격되어 형성되는 복수개의 광전 변환 영역, 상기 광전 변환 영역의 둘레에 부분적으로 형성되는 채널 스톱층, 상기 반도체기판의 전면에 형성되는 절연막, 상기 전하 전송 영역 상측의 상기 절연막에 형성되며, 상기 광전 변환 영역에 소정간격 오버랩되어 형성되는 트랜스퍼 게이트를 포함한다.TECHNICAL FIELD The present invention relates to a solid state image pickup device, and more particularly, to a solid state image pickup device having improved on / off operation characteristics of a transfer gate and an improved charge transfer efficiency, and a method of manufacturing the same. Such a solid state image pickup device includes a first conductive semiconductor substrate having a trench with rounded edges at both edges and a central portion thereof, a second conductive well region formed in the semiconductor substrate, and a predetermined interval in the second conductive well region. A plurality of charge transfer regions separated and formed under the trench except for the etch portion of the trench, a plurality of photoelectric conversion regions formed at a predetermined interval between the charge transfer regions, and a circumference of the photoelectric conversion region And a channel stop layer partially formed on the insulating film, an insulating film formed on the front surface of the semiconductor substrate, and a transfer gate formed on the insulating film above the charge transfer region and overlapping the photoelectric conversion region by a predetermined interval.

Description

고체 촬상 소자 및 그 제조방법Solid state imaging device and method for manufacturing same

본 발명은 고체 촬상 소자에 관한 것으로 특히, 트랜스퍼 게이트의 온/오프 동작 특성을 향상시키고, 전하 전송 효율을 향상시킨 고체 촬상 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid state image pickup device, and more particularly, to a solid state image pickup device having improved on / off operation characteristics of a transfer gate and an improved charge transfer efficiency and a method of manufacturing the same.

이하, 첨부된 도면을 참조하여 종래 고체 촬상 소자 및 그 제조방법을 설명하기로 한다.Hereinafter, a conventional solid-state imaging device and a method of manufacturing the same will be described with reference to the accompanying drawings.

도 1은 종래 고체 촬상 소자의 단면 구조도이다.1 is a cross-sectional structural view of a conventional solid-state imaging device.

종래 고체 촬상 소자는 반도체기판(1)의 표면 아래에 형성되는 p형 웰(2)과, 상기 p형 웰(2) 영역내에 일정간격 분리되어 형성되는 매몰(Buried) 전하 전송 영역(BCCD)(4)과, 상기 매몰 전하 전송 영역(4)이 형성되지 않은 p형 웰(2)영역내에 형성되는 PD-N영역(7)과, 상기 PD-N 영역(7)의 주변 영역에 형성되는 채널 스톱층(3)과, 상기 PD-N 영역(7)의 상측에 형성되는 PD-P 영역(8)과, 상기 PD-N 영역(7)과 PD-P 영역(8)으로 이루어진 포토다이오드 영역과 매몰 전하 전송 영역(4)을 포함하는 전면에 형성되는 절연막(5)과, 상기 매몰 전하 전송 영역(4)의 상측 절연막(5)상에 형성되는 트랜스퍼 게이트(6)를 포함하여 이루어진다.Conventional solid-state imaging devices have a p-type well (2) formed under the surface of the semiconductor substrate 1, and a buried charge transfer region (BCCD) formed at a predetermined interval within the p-type well (2) region ( 4), a PD-N region 7 formed in a p-type well 2 region in which the buried charge transfer region 4 is not formed, and a channel formed in a peripheral region of the PD-N region 7 A photodiode region comprising a stop layer 3, a PD-P region 8 formed above the PD-N region 7, and a PD-N region 7 and a PD-P region 8; And an insulating film 5 formed on the entire surface including the buried charge transfer region 4, and a transfer gate 6 formed on the upper insulating film 5 of the buried charge transfer region 4.

이와 같은 종래 고체 촬상 소자에 있어서, 상기 매몰 전하 전송 영역(4)은 수직 전하 전송 영역(VCCD)을 나타낸 것으로 상기한 바와 같은 구조의 특징중의 하나는 트랜스퍼 게이트(6)에 바이어스 인가시 포토다이오드 영역의 전하가 매몰 전하 전송 영역(4)으로 전하를 트랜스퍼하기 쉽도록 트랜스퍼 게이트(6)가 포토다이오드 영역에 소정간격 오버랩(overlap)되어 있다는 것과, 트랜스퍼 게이트의 바이어스 오프시의 포텐셜 베리어를 위하여 포토다이오드 영역과 전하 전송 영역(4)이 소정간격(D) 이격되어 있다는 것이다. 이때, 상기 전하 전송 영역(4)은 신호의 전송 효율을 위하여 일정한 폭(W) 이상을 갖고 형성되어야 한다. 또한, 상기 전하 전송 역영(4)의 일측 에지부에서 상기 포토다이오드 영역 상측의 트랜스퍼 게이트(6)의 에지부까지도 일정길이(S)이상되어야 우수한 특성을 지닌 고체 촬상 소자라 할 것이다.In such a conventional solid-state imaging device, the buried charge transfer region 4 represents a vertical charge transfer region (VCCD), one of the characteristics of the structure as described above is a photodiode when bias applied to the transfer gate (6) The transfer gate 6 overlaps the photodiode region by a predetermined interval so that the charge in the region is easy to transfer the charge to the buried charge transfer region 4 and the photodiode for the potential barrier at the bias-off of the transfer gate. The diode region and the charge transfer region 4 are spaced apart from each other by a predetermined interval (D). In this case, the charge transfer region 4 should be formed with a predetermined width (W) or more for the signal transfer efficiency. In addition, the edge portion of the transfer gate 6 above the photodiode region from one side edge portion of the charge transfer region 4 also has to be a certain length (S) or more to be a solid-state imaging device having excellent characteristics.

이와 같은 종래 고체 촬상 소자의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.A method of manufacturing such a conventional solid-state imaging device will be described with reference to the accompanying drawings.

도 2a 내지 도 2d는 종래 고체 촬상 소자의 제조공정 단면도이다.2A to 2D are sectional views of the manufacturing process of the conventional solid-state imaging device.

먼저, 도 2a에 나타낸 바와 같이, n형 반도체기판(1)에 p형 불순물 이온 주입공정으로 p형 웰(2)을 형성한다.First, as shown in FIG. 2A, the p-type well 2 is formed in the n-type semiconductor substrate 1 by a p-type impurity ion implantation process.

도 2b에 나타낸 바와 같이, 상기 p형 웰(2)에 선택적인 p형 불순물 이온 주입공정으로 소정간격을 갖도록 채널 스톱층(3)을 형성한다. 이어서, 상기 채널 스톱층(3)의 일측으로 n형 불순물 이온을 주입하여 매몰(buried) 전하 전송 영역(BCCD)(4)을 형성한다. 그다음, 상기 기판 전면에 절연막(5)을 형성한다.As shown in FIG. 2B, the channel stop layer 3 is formed in the p-type well 2 so as to have a predetermined interval by an optional p-type impurity ion implantation process. Subsequently, n-type impurity ions are implanted into one side of the channel stop layer 3 to form a buried charge transfer region (BCCD) 4. Then, the insulating film 5 is formed on the entire surface of the substrate.

도 2c에 나타낸 바와 같이, 상기 절연막(5)상에 폴리실리콘층을 형성한후 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 상기 채널 스톱층(3)의 상측에서부터 채널 스톱층(3)의 일측으로 확장되는 트랜스퍼 게이트(6)를 형성한다. 이때, 상기 채널 스톱층(3) 일측의 매몰 전하 전송 영역(4)보다 더 확장되도록 형성한다.As shown in FIG. 2C, a polysilicon layer is formed on the insulating film 5 and then selectively patterned (photolithography process + etching process) to form the channel stop layer 3 from above the channel stop layer 3. A transfer gate 6 extending to one side is formed. At this time, it is formed to extend more than the buried charge transfer region 4 on one side of the channel stop layer 3.

도 2d에 나타낸 바와 같이, 상기 트랜스퍼 게이트(6) 측면 하부의 노출된 p형 웰(2)의 벌크(bulk)에는 PD-N 영역(7)을 형성하고, PD-N 영역(7) 상측의 표면에는 PD-P 영역(8)을 형성하여 포토다이오드를 완성한다.As shown in FIG. 2D, a PD-N region 7 is formed in the bulk of the exposed p-type well 2 below the side of the transfer gate 6, and above the PD-N region 7. A PD-P region 8 is formed on the surface to complete the photodiode.

상기와 같은 종래 고체 촬상 소자의 동작은 다음과 같다.The operation of the conventional solid-state imaging device as described above is as follows.

포토다이어드 영역에서 축적된 신호 전하가 트랜스퍼 게이트(8)에 인가되는 클럭 신호에 의해 매몰 전하 전송 영역(4)으로 트랜스퍼되어 수직방향으로 이동하게 된다. 이와 같은 종래 고체 촬상 소자는 트랜스퍼 게이트(6) 하측에 매몰 채널이 없기 때문에 MOSFET와 동작이 흡사하다.The signal charge accumulated in the photodiode region is transferred to the buried charge transfer region 4 by a clock signal applied to the transfer gate 8 to move in the vertical direction. Such a conventional solid-state imaging device is similar in operation to a MOSFET because there is no buried channel under the transfer gate 6.

소오스에 해당하는 PD-N은 원래 플로우팅되어 있는데 트랜스퍼 게이트(6)에 하이(HIGH)의 클럭 신호가 인가되면 PD-N(7) 영역의 신호전하가 매몰 전하 전송 영역(4)으로 트랜스퍼되어 전자를 모두 잃어 버렸기 때문에 PD-N 영역(7)은 핀치-오프(pinch-off)상태로 된다.The PD-N corresponding to the source is originally floated. When a high clock signal is applied to the transfer gate 6, the signal charges in the PD-N 7 region are transferred to the buried charge transfer region 4. Since all the electrons are lost, the PD-N region 7 is in the pinch-off state.

상기와 같은 핀치-오프 상태에서 다시 신호 전하가 발생하면 PD-N영역(7)의 전위가 올라가지만 p형 웰(2)의 Vsdl(saddle potential)이상 올라가지 못한다.When the signal charge is generated again in the pinch-off state as described above, the potential of the PD-N region 7 rises but does not rise above the saddle potential (Vsdl) of the p-type well 2.

드레인에 해당하는 매몰 전하 전송 영역(4)은 매몰 전하 전송 영역(3)의 핀치-오프 전위에 트랜스퍼 게이트(6)의 전위가 더해지므로 상당히 높은 전위가 된다. 이때, 트랜스퍼 게이트(6)는 높은 전압이 인가되는데, 이는 소자가 딥 디플리션 모드(Deep Depletion Mode)로 동작하기 때문이다.The buried charge transfer region 4 corresponding to the drain becomes a substantially high potential since the potential of the transfer gate 6 is added to the pinch-off potential of the buried charge transfer region 3. In this case, a high voltage is applied to the transfer gate 6 because the device operates in a deep depletion mode.

종래 고체 촬상 소자에 있어서는 전하 전송 영역의 일측 에지부에서 포토다이오드까지의 거리(D)가 짧을 경우에는 트랜스퍼 게이트의 온(on)시 포토다이오드에서 전하 전송 영역까지의 전하이송이 쉽지만, 트랜스퍼 게이트의 오프(off)시 베리어로서의 역할이 문제가 되고, 그 거리(D)가 길경우에는 트랜스퍼 게이트 온(on)시에도 전하 전송 효율이 떨어지는 문제점이 있었다.In the conventional solid-state imaging device, when the distance (D) from one edge portion of the charge transfer region to the photodiode is short, charge transfer from the photodiode to the charge transfer region is easy when the transfer gate is on. The role as a barrier when off is a problem, and when the distance D is long, there is a problem that the charge transfer efficiency is lowered even when the transfer gate is on.

본 발명은 상기한 바와 같은 종래 고체 촬상 소자의 문제점들을 해결하기 위하여 안출한 것으로 광전 변환 영역과 전하 전송 영역 사이의 p형 웰 영역을 라운드 형상으로 형성하여 트랜스퍼 게이트의 온/오프 특성을 향상시키고, 전하 전송 효율 또한 증대시킨 고체 촬상 소자 및 그 제조방법을 제공하는데 그 목적이 있다The present invention has been made to solve the problems of the conventional solid-state imaging device as described above to improve the on / off characteristics of the transfer gate by forming a p-type well region between the photoelectric conversion region and the charge transfer region in a round shape, It is an object of the present invention to provide a solid-state imaging device and a method of manufacturing the same, which also increase charge transfer efficiency.

도 1은 종래 고체 촬상 소자의 단면 구조도1 is a cross-sectional structural view of a conventional solid-state imaging device

도 2a 내지 도 2d는 종래 고체 촬상 소자의 제조공정 단면도2A to 2D are cross-sectional views of a manufacturing process of a conventional solid-state imaging device.

도 3은 본 발명 고체 촬상 소자의 단면 구조도3 is a cross-sectional structural view of the solid-state imaging device of the present invention

도 4a 내지 도 4f는 본 발명 고체 촬상 소자의 제조공정 단면도4A to 4F are cross-sectional views of the manufacturing process of the solid-state imaging device of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 반도체기판 11 : p형 웰10 semiconductor substrate 11: p-type well

12 : 트랜치 13 : 채널 스톱층12: trench 13: channel stop layer

14 : 전하 전송 영역 15 : 절연막14 charge transfer region 15 insulating film

16 : 트랜스퍼 게이트 17 : PD-N 영역16 transfer gate 17 PD-N region

18 : PD-P 영역 19 : 산화막18: PD-P region 19: oxide film

20 : 질화막 21 : 필드 산화막20 nitride film 21 field oxide film

본 발명에 따른 고체 촬상 소자는 양측 에지부 및 중앙부가 라운드진 트랜치를 상측에 갖는 제 1 도전형의 반도체기판, 상기 반도체기판내에 형성되는 제 2 도전형 웰 영역, 상기 제 2 도전형 웰 영역내에 일정간격 분리되어 상기 트랜치의 에치부를 제외한 상기 트랜치 하부에 형성되는 복수개의 전하 전송 영역, 상기 전하 전송 영역 사이에서 상기 전하 전송 영역과 소정간격 이격되어 형성되는 복수개의 광전 변환 영역, 상기 광전 변환 영역의 둘레에 부분적으로 형성되는 채널 스톱층, 상기 반도체기판의 전면에 형성되는 절연막, 상기 전하 전송 영역 상측의 상기 절연막에 형성되며, 상기 광전 변환 영역에 소정간격 오버랩되어 형성되는 트랜스퍼 게이트를 포함하여 구성된다. 그리고, 상기한 바와 같은 고체 촬상 소자의 제조방법은 제 1 도전형의 반도체기판 표면내에 제 2 도전형 웰을 형성하는 단계, 매몰 전하 전송 영역을 정의하여 매몰 전하 전송 영역의 제 2 도전형 웰 영역에 필드 산화막을 형성하는 단계, 상기 필드 산화막을 제거하여 양측 에지부 및 중앙부가 라운드진 형상의 트랜치를 노출시키는 단계, 상기 트랜치를 포함한 제 2 도전형 웰 상측 전면에 절연막을 형성하는 단계, 상기 트랜치의 일측 에지부분 하부의 제 2 도전형 웰 영역에 채널 스톱층을 형성하는 단계, 상기 채널 스톱층 일측의 트랜치 중앙부분 하부의 제 2 도전형 웰에 제 1 도전형 불순물 이온을 주입하여 매몰 전하 전송 영역을 형성하는 단계, 상기 절연막 전면에 폴리실리콘층을 형성한후 선택적으로 제거하여 상기 트랜치 및 트랜치에 인접한 절연막상에 트랜스퍼 게이트를 형성하는 단계, 상기 채널 스톱층 타측 및 트랜스퍼 게이트 사이의 제 2 도전형 웰에 광전 변환 영역을 형성하는 단계를 포함한다.A solid-state imaging device according to the present invention includes a first conductive semiconductor substrate having a rounded trench at both edges and a central portion thereof, a second conductive well region formed in the semiconductor substrate, and a second conductive well region. A plurality of charge transfer regions separated by a predetermined interval and formed under the trench except for the etch portion of the trench, a plurality of photoelectric conversion regions formed at a predetermined interval between the charge transfer regions and the photoelectric conversion region And a channel stop layer formed partially around the insulating film, an insulating film formed on the front surface of the semiconductor substrate, and a transfer gate formed on the insulating film above the charge transfer region and overlapping the photoelectric conversion region by a predetermined interval. do. In the method of manufacturing a solid-state imaging device as described above, forming a second conductivity type well in a surface of a first conductivity type semiconductor substrate, and defining a buried charge transfer region to define a second conductivity type well region of the buried charge transfer region. Forming a field oxide film in the trench, removing the field oxide film to expose trenches having rounded edges at both edges and at the center thereof, forming an insulating film on the entire upper surface of the second conductivity type well including the trench, and forming the trench. Forming a channel stop layer in a second conductivity type well region under one edge portion of the second implant type, and implanting a first conductivity type impurity ion into a second conductivity type well under the center portion of the trench in one channel stop layer Forming a region, forming a polysilicon layer on the entire surface of the insulating film, and then selectively removing the trench and a region adjacent to the trench Forming a transfer gate in the film, and a second step of forming a photoelectric conversion region in the second conductivity-type well between the channel stop layer and the other transfer gate.

이와 같은 본 발명 고체 촬상 소자 및 그 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.Such a solid-state imaging device of the present invention and a method of manufacturing the same will be described with reference to the accompanying drawings.

도 3은 본 발명 고체 촬상 소자의 단면 구조도이다.3 is a cross-sectional structural view of the solid-state imaging device of the present invention.

본 발명의 고체 촬상 소자는 양측 에지부(E1)(E2) 및 중앙부분(C)이 라운드진 트랜치(trench)(12)를 상측에 갖는 제 1 도전형의 반도체기판(10)과, 상기 반도체기판(10)내에 형성되는 제 2 도전형 웰(11) 영역과, 상기 제 2 도전형 웰(11) 영역내에 일정간격 분리되어 상기 트랜치(12)의 양측 에치부(E1)(E2)를 제외한 상기 트랜치(12) 중앙부분(C) 하부에 형성되는 복수개의 매몰(buried) 전하 전송 영역(BCCD)(14)과, PD-N 영역(17)과 PD-P 영역(18)으로 이루어져 상기 매몰 전하 전송 영역(14) 사이에 형성되며, 상기 매몰 전하 전송 영역(14)에 소정간격 이격되어 형성되는 복수개의 광전 변환 영역과, 상기 광전 변환 영역의 둘레에 부분적으로 형성되는 채널 스톱층(13)과, 상기 반도체기판(10)의 전면에 형성되는 절연막(15)과, 상기 전하 전송 영역(14) 상측의 상기 절연막(15)에 형성되며, 상기 광전 변환 영역에 소정간격 오버랩되어 형성되는 트랜스퍼 게이트(18)를 포함하여 이루어진다.The solid-state imaging device of the present invention comprises a semiconductor substrate 10 of a first conductivity type having both edge portions E 1 (E 2 ) and a central portion C having rounded trenches 12 thereon; The second conductive well 11 region formed in the semiconductor substrate 10 and the second conductive well 11 region are separated by a predetermined interval so that both side etching portions E 1 (E 1 ) of the trench 12 are separated. A plurality of buried charge transfer regions (BCCDs) 14, PD-N regions 17 and PD-P regions 18 formed below the central portion C of the trench 12 except for 2 ). A plurality of photoelectric conversion regions formed between the buried charge transfer regions 14 and spaced apart from the buried charge transfer region 14 by a predetermined interval, and a channel stop partially formed around the photoelectric conversion regions. A layer 13, an insulating film 15 formed on the entire surface of the semiconductor substrate 10, and an insulating film 15 above the charge transfer region 14. And, it comprises a transfer gate (18) formed with a predetermined interval overlapping with the photoelectric conversion region.

이와 같은 본 발명 고체 촬상 소자에 있어서, 상기 매몰 전하 전송 영역(14)은 수직 전하 전송 영역(VCCD)을 나타낸 것으로 상기한 바와 같은 구조의 특징을 설명하면 첫째, 상기 매몰 전하 전송 영역(14) 및 트랜스퍼 게이트(16) 형성영역이 라운드 형상으로 형성되어 기본적으로 동일한 면적에서 전하 전송 영역(14)의 폭(W')이 라운드 형태로 되어 직선 형태의 폭(W'')보다 넓다는 것이다. 둘째, 광전 변환 영역과 전하 전송 영역(14) 사이의 거리이다. 즉, 트랜스퍼 게이트(16)_오프시 광전 변환 영역과 전하 전송 영역(14) 의 거리는 소정간격(D) 만큼 이격되어 형성되어야 한다고 했을 때 소정간격(D)의 거리는 광전 변환 영역으로부터 전하 전송 영역(14)의 직선거리(D')가 아닌 곡선거리(D)이다. 하지만, 트랜스퍼 게이트(16) 온(on)시의 광전 변환 영역으로부터 전하 전송 영역(14) 전위 레벨의 강하는 직선거리(D')만큼인 것을 알 수 있다. 결국, 종래 고체 촬상 소자의 경우에 상기 전하 전송 역영(14)의 일측 에지부에서 상기 광전 변환 영역 상측 트랜스퍼 게이트(16) 에지부까지의 거리를 S라 하고(도 1에서 도시함), 본 발명에 따른 전하 전송 역영(14)의 일측 에지부에서 상기 광전 변환 영역 상측 트랜스퍼 게이트(16) 에지부까지의 거리를 S'라 한다음, S와 S'의 거리를 동일하게 하면 종래에 비해 본 발명 고체 촬상 소자에서 상기 광전 변환 영역의 상측에 소정간격 오버랩되는 트랜스퍼 게이트(16)의 오버랩 범위가 증가될수 있음을 알 수 있다. 즉, 트랜스퍼 게이트(16)의 바이어스 온(on)시 포텐셜 베리어를 더 낮게 할 수 있는 것이다.In the solid-state imaging device of the present invention, the buried charge transfer region 14 represents a vertical charge transfer region (VCCD). First, the features of the structure described above will be described. The transfer gate 16 forming region is formed in a round shape, so that the width W 'of the charge transfer region 14 is round in the same area and is wider than the straight width W ″. Second is the distance between the photoelectric conversion region and the charge transfer region 14. That is, when the distance between the photoelectric conversion region and the charge transfer region 14 should be formed by a predetermined distance D when the transfer gate 16_off is turned off, the distance of the predetermined interval D is determined from the charge transfer region ( 14 is a curved distance D, not a straight line D '. However, it can be seen that the drop in the potential level of the charge transfer region 14 from the photoelectric conversion region when the transfer gate 16 is on is as much as the linear distance D '. As a result, in the case of the conventional solid-state imaging device, the distance from one side edge portion of the charge transfer region 14 to the edge portion of the upper transfer gate 16 upper side of the photoelectric conversion region is referred to as S (shown in FIG. 1), and the present invention. The distance from the one edge portion of the charge transfer region 14 to the edge portion of the upper transfer gate 16 of the photoelectric conversion region is referred to as S ', and the distance between S and S' is equal to that of the present invention. In the solid-state imaging device, it can be seen that the overlap range of the transfer gate 16 overlapping a predetermined interval on the photoelectric conversion region can be increased. In other words, the potential barrier can be lowered when the transfer gate 16 is biased on.

도 4a 내지 도 4f는 본 발명 고체 촬상 소자의 제조공정 단면도이다.4A to 4F are sectional views of the manufacturing process of the solid-state imaging device of the present invention.

먼저, 도 4a에 나타낸 바와 같이, n형 반도체기판(10)에 p형 불순물 이온 주입공정으로 p형 웰(11)을 형성한다.First, as shown in FIG. 4A, the p-type well 11 is formed in the n-type semiconductor substrate 10 by a p-type impurity ion implantation process.

도 4b에 나타낸 바와 같이, 상기 p형 웰(11)이 형성된 반도체기판(10)상에 산화막(19) 및 질화막(20)을 차례로 형성한다음 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 수직 전하 전송 영역(VCCD)을 형성할 만큼의 질화막(20) 및 산화막(19)을 제거하여 p형 웰(11)의 표면을 선택적으로 노출시킨다. 이어서, 상기 노출된 p형 웰(11)에 통상의 로코스(LOCOS) 공정을 사용하여 필드 산화막(21)을 형성한다.As shown in FIG. 4B, an oxide film 19 and a nitride film 20 are sequentially formed on the semiconductor substrate 10 on which the p-type well 11 is formed, and then selectively patterned (photolithography process + etching process). The surface of the p-type well 11 is selectively exposed by removing the nitride film 20 and the oxide film 19 that are sufficient to form the charge transfer region VCCD. Subsequently, a field oxide film 21 is formed in the exposed p-type well 11 using a conventional LOCOS process.

도 4c에 나타낸 바와 같이, 상기 필드 산화막(21), 질화막(20) 및 산화막(19)을 제거하여 양측 에지부(E1)(E2) 및 중앙부(C)가 경사진 트랜치(12)를 형성한다. 이때, 상기 중앙부(C)는 전하 전송 영역을 형성할 부분이다.As shown in FIG. 4C, the field oxide film 21, the nitride film 20, and the oxide film 19 are removed to form a trench 12 in which both edge portions E 1 (E 2 ) and the center portion C are inclined. Form. In this case, the center portion C is a portion to form a charge transfer region.

도 4d에 나타낸 바와 같이, 상기 p형 웰(11)에 선택적인 p형 불순물 이온 주입공정으로 소정간격을 갖도록 채널 스톱층(13)을 형성한다. 이어서, 상기 채널 스톱층(13)의 일측으로 n형 불순물 이온을 주입하여 매몰(buried) 전하 전송 영역(BCCD)(14)을 형성한다. 그다음, 상기 트랜치(12)를 포함한 기판 전면에 절연막(15)을 형성한다. 이때, 상기 매몰 전하 전송 영역(14)은 트랜치(12)의 중앙부(C)에 형성하는데 그와 같은 공정으로 상기 매몰 전하 전송 영역(14)이 트랜치(12)의 중앙부(C)의 라운드진 형태를 따라 p형 웰(11)표면 아래에 라운드진 형상으로 형성됨을 알 수 있다. 그리고, 상기 채널 스톱층(13)은 트랜치(12)의 일측 에지부(E2) 및 그에 인접한 p형 웰(11)영역에 형성한다.As shown in FIG. 4D, the channel stop layer 13 is formed in the p-type well 11 so as to have a predetermined interval by an optional p-type impurity ion implantation process. Subsequently, n-type impurity ions are implanted into one side of the channel stop layer 13 to form a buried charge transfer region (BCCD) 14. Next, an insulating film 15 is formed on the entire surface of the substrate including the trench 12. In this case, the buried charge transfer region 14 is formed in the central portion C of the trench 12. In such a process, the buried charge transfer region 14 is rounded in the center portion C of the trench 12. It can be seen that the p-type well 11 is formed in a rounded shape below the surface. The channel stop layer 13 is formed in one side edge portion E 2 of the trench 12 and in the p-type well 11 region adjacent thereto.

도 4e에 나타낸 바와 같이, 상기 절연막(15)상에 폴리실리콘층을 형성한후 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 상기 트랜치(12)를 포함한 트랜치(12)보다 넓은 폭으로 트랜스퍼 게이트(16)를 형성한다.As shown in FIG. 4E, a polysilicon layer is formed on the insulating layer 15 and then selectively patterned (photolithography + etching) to transfer gates wider than the trench 12 including the trench 12. (16) is formed.

도 4f에 나타낸 바와 같이, 상기 트랜스퍼 게이트(16) 측면 하부의 노출된 p형 웰(11)의 벌크(bulk)에는 PD-N 영역(17)을 형성하고, PD-N 영역(17) 상측의 표면에는 PD-P 영역(18)을 형성하여 포토다이오드를 완성하여 광전 변환 영역을 형성한다.As shown in FIG. 4F, a PD-N region 17 is formed in the bulk of the exposed p-type well 11 below the side of the transfer gate 16, and is located above the PD-N region 17. A PD-P region 18 is formed on the surface to complete the photodiode to form a photoelectric conversion region.

본 발명에 따른 고체 촬상 소자 및 그 제조방법에 있어서는 다음과 같은 효과가 있다.In the solid-state imaging device and its manufacturing method according to the present invention, the following effects are obtained.

첫째, 광전 변환 영역과 전하 전송 영역 사이의 p형 웰 영역을 라운드 형상으로 형성하여 트랜스퍼 게이트의 온(on)시 감도의 특성저하 없이 포텐셜 베리어를 낮추므로 잔상(image lag) 특성을 개선시킨 고체 촬상 소자를 제공할 수 있다.First, the solid-state imaging which improves image lag characteristics by forming a p-type well region between the photoelectric conversion region and the charge transfer region in a round shape to lower the potential barrier without degrading the sensitivity of the transfer gate on. An element can be provided.

둘째, 전하 전송 영역이 라운드진 형상으로 형성되어 전하 전송 효율을 향상시킬수 있다.Second, the charge transfer region is formed in a rounded shape to improve the charge transfer efficiency.

Claims (4)

양측 에지부 및 중앙부가 라운드진 트랜치를 상측에 갖는 제 1 도전형의 반도체기판;A first conductive semiconductor substrate having a rounded trench at both edges and a central portion thereof; 상기 반도체기판내에 형성되는 제 2 도전형 웰 영역;A second conductivity type well region formed in the semiconductor substrate; 상기 제 2 도전형 웰 영역내에 일정간격 분리되어 상기 트랜치의 에치부를 제외한 상기 트랜치 하부에 형성되는 복수개의 전하 전송 영역;A plurality of charge transfer regions separated by a predetermined interval in the second conductivity type well region and formed under the trench except for an etch portion of the trench; 상기 전하 전송 영역 사이에서 상기 전하 전송 영역과 소정간격 이격되어 형성되는 복수개의 광전 변환 영역;A plurality of photoelectric conversion regions formed to be spaced apart from the charge transfer region by a predetermined interval between the charge transfer regions; 상기 광전 변환 영역의 둘레에 부분적으로 형성되는 채널 스톱층;A channel stop layer partially formed around the photoelectric conversion region; 상기 반도체기판의 전면에 형성되는 절연막;An insulating film formed on the entire surface of the semiconductor substrate; 상기 전하 전송 영역 상측의 상기 절연막에 형성되며, 상기 광전 변환 영역에 소정간격 오버랩되어 형성되는 트랜스퍼 게이트를 포함하여 이루어지는 것을 특징으로 하는 고체 촬상 소자.And a transfer gate formed on the insulating film above the charge transfer region and overlapping the photoelectric conversion region by a predetermined interval. 제 1 항에 있어서, 상기 트랜치는 상기 광전 변환 영역보다 낮은 깊이로 형성됨을 특징으로 하는 고체 촬상 소자.The solid-state imaging device as claimed in claim 1, wherein the trench is formed to a lower depth than the photoelectric conversion region. 제 1 항에 있어서, 상기 전하 전송 영역은 상기 트랜치의 라운드를 따라 형성됨을 특징으로 하는 고체 촬상 소자.The solid-state imaging device as claimed in claim 1, wherein the charge transfer region is formed along a round of the trench. 제 1 도전형의 반도체기판 표면내에 제 2 도전형 웰을 형성하는 단계;Forming a second conductive well in the surface of the first conductive semiconductor substrate; 매몰 전하 전송 영역을 정의하여 매몰 전하 전송 영역의 제 2 도전형 웰 영역에 필드 산화막을 형성하는 단계;Defining a buried charge transfer region to form a field oxide film in a second conductivity type well region of the buried charge transfer region; 상기 필드 산화막을 제거하여 양측 에지부 및 중앙부가 라운드진 형상의 트랜치를 노출시키는 단계;Removing the field oxide layer to expose trenches having rounded edges at both edges and at the center; 상기 트랜치를 포함한 제 2 도전형 웰 상측 전면에 절연막을 형성하는 단계;Forming an insulating film on the entire upper surface of the second conductivity type well including the trench; 상기 트랜치의 일측 에지부분 하부의 제 2 도전형 웰 영역에 채널 스톱층을 형성하는 단계;Forming a channel stop layer in a second conductivity type well region under one edge portion of the trench; 상기 채널 스톱층 일측의 트랜치 중앙부분 하부의 제 2 도전형 웰에 제 1 도전형 불순물 이온을 주입하여 매몰 전하 전송 영역을 형성하는 단계;Implanting first conductivity type impurity ions into a second conductivity type well below a central portion of the trench on one side of the channel stop layer to form a buried charge transfer region; 상기 절연막 전면에 폴리실리콘층을 형성한후 선택적으로 제거하여 상기 트랜치 및 트랜치에 인접한 절연막상에 트랜스퍼 게이트를 형성하는 단계;Forming a polysilicon layer over the insulating film and selectively removing the polysilicon layer to form a transfer gate on the trench and the insulating film adjacent to the trench; 상기 채널 스톱층 타측 및 트랜스퍼 게이트 사이의 제 2 도전형 웰에 광전 변환 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 고체 촬상 소자의 제조방법.And forming a photoelectric conversion region in the second conductivity type well between the other side of the channel stop layer and the transfer gate.
KR1019970008816A 1997-03-14 1997-03-14 Solid state image sensing device KR100223931B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970008816A KR100223931B1 (en) 1997-03-14 1997-03-14 Solid state image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970008816A KR100223931B1 (en) 1997-03-14 1997-03-14 Solid state image sensing device

Publications (2)

Publication Number Publication Date
KR19980073506A KR19980073506A (en) 1998-11-05
KR100223931B1 true KR100223931B1 (en) 1999-10-15

Family

ID=19499820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970008816A KR100223931B1 (en) 1997-03-14 1997-03-14 Solid state image sensing device

Country Status (1)

Country Link
KR (1) KR100223931B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041073B2 (en) 2012-07-13 2015-05-26 Samsung Electronics Co., Ltd. Image sensors including channel stop regions surrounding photodiodes and methods of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041073B2 (en) 2012-07-13 2015-05-26 Samsung Electronics Co., Ltd. Image sensors including channel stop regions surrounding photodiodes and methods of fabricating the same

Also Published As

Publication number Publication date
KR19980073506A (en) 1998-11-05

Similar Documents

Publication Publication Date Title
KR100699849B1 (en) CMOS image device with local impurity region and method of manufacturing the same
KR980012585A (en) Solid-state image pickup device having vertical transfer gate and method of manufacturing the same
US7939859B2 (en) Solid state imaging device and method for manufacturing the same
KR100255411B1 (en) Bipolar-based active pixel sensor cell with poly contact and increased capacitive coupling to the base region
KR100815941B1 (en) Cmos image sensor and method of forming the same
KR100223931B1 (en) Solid state image sensing device
KR100282424B1 (en) Method for manufacturing horizontal charge coupled device the same
KR100790210B1 (en) Image sensor and fabricating method of thesame
KR100893054B1 (en) Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof
KR100748323B1 (en) A fabricating method of image sensor
JP3247163B2 (en) Solid-state imaging device and manufacturing method thereof
KR20060108017A (en) Cmos image sensor and method of fabricating the same
US20070023803A1 (en) CMOS image sensor and method of fabricating the same
KR20070071018A (en) Image sensor and method for manufacturing the same
KR100290883B1 (en) Method for manufacturing of solide state image sensor
KR100359767B1 (en) Method for manufacturing solid state image sensor
US6043523A (en) Charge coupled device and method of fabricating the same
KR100677045B1 (en) Fabricating method of Image sensor
KR100459209B1 (en) Solid state image sensor and method for fabricating the same
KR20060059553A (en) Image sensor having a floating diffusion and methods of forming the same
KR100790286B1 (en) Fabricating method of image sensor
KR100269636B1 (en) Solid state image pick-up device
KR100301799B1 (en) Method for fabricating ccd
KR950010532B1 (en) Ccd structure
JP2555888B2 (en) Method of manufacturing solid-state image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee