KR100221763B1

KR100221763B1 - Digital demodulator

Info

Publication number: KR100221763B1
Application number: KR1019970017286A
Authority: KR
Inventors: 강병주; 박규현; 전경훈; 최권휴; 정민수
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1997-05-06
Filing date: 1997-05-06
Publication date: 1999-09-15
Also published as: KR19980082389A

Abstract

본 발명은 GA방식 HDTV와 같은 디지탈 수신기의 복조기에 복합 표본화 기술을 이용하여 복조기의 ASIC화가 간편하도록 한 디지탈 복조기를 제공한다.The present invention provides a digital demodulator for simplifying ASIC of a demodulator by using a complex sampling technique in a demodulator of a digital receiver such as a GA type HDTV.

본 발명은 IF신호와 국부 발진신호를 곱하는 믹서(61), 상기 믹서(61)의 동작으로 발생하는 이미지 주파수 성분을 제거하기 위한 저역통과필터(62), 상기 저역통과필터(62)의 출력을 디지탈 신호로 변환하는 A/D변환기(63), 상기 A/D변환기(63)의 출력 데이터와 복소 혼합 신호인 cos

t, sin

t를 곱하여 기저대역신호로 주파수 변환해주는 곱셈기(64), 기저대역의 디지털 데이터를 I신호 성분과 Q신호성분으로 분리하기 위한 디멀티플렉서(65), 상기 과정의 신호 처리를 수행한 후 검출되는 주파수 및 위상차를 보상하는 주파수/위상 오차 검출기(66), 상기 주파수/위상 오차 검출기(66)의 출력을 여과하는 아날로그 저역통과필터(67), 상기 아날로그 저역통과필터(67)에 의해 여과된 주파수/위상 오차를 보상하여 입력되는 IF신호와 동기가 된 발진 주파수를 상기 믹서(61)에 제공하는 국부 발진기(68)로 구성된다.The present invention provides a mixer 61 for multiplying an IF signal and a local oscillation signal, a low pass filter 62 for removing an image frequency component generated by the operation of the mixer 61, and an output of the low pass filter 62. A / D converter 63 converting into a digital signal, cos which is a complex mixed signal with the output data of the A / D converter 63

t, sin

a multiplier 64 for multiplying the frequency into a baseband signal by multiplying t, a demultiplexer 65 for separating the baseband digital data into an I signal component and a Q signal component, a frequency detected after performing the signal processing of the above process, and Frequency / phase error detector 66 for compensating for the phase difference, analog lowpass filter 67 for filtering the output of the frequency / phase error detector 66, frequency / phase filtered by the analog lowpass filter 67 It consists of a local oscillator 68 which provides the mixer 61 with an oscillation frequency synchronized with an IF signal input by compensating for an error.

Description

Digital demodulator

본 발명은 GA(Grand Alliance)방식 고화질 텔레비젼(HDTV)과 같은 디지탈 수신기의 복조기에 관한 것으로, 더욱 상세하게는 복합 표본화 기술을 이용하여 복조부의 에이직(이하, ASIC이라 칭함)화가 간편하도록 한 디지탈 복조기에 관한 것이다.The present invention relates to a demodulator for a digital receiver such as a GA (Grand Alliance) type high definition television (HDTV), and more particularly, to simplify the demodulation of the demodulator by using a complex sampling technique. It is about a demodulator.

GA방식 HDTV 수신기는 제1도에 도시한 바와 같이 안테나(1)로 수신된 신호로부터 중간주파수(이하, IF라 칭함)신호를 출력하는 IF출력부(10), 상기 IF출력부910)의 출력으로부터 반송파 복조를 행하는 반송파 복조부(20), 상기 반송파 복조부(20)의 출력으로부터 세그먼트/필드 동기화, 타이밍 복원, 채널등화등을 행하는 출력부(30)로 구성되며, 각부(10-30)의 동작은 다음과 같다.As shown in FIG. 1, the GA type HDTV receiver outputs an IF output unit 10 and an IF output unit 910 for outputting an intermediate frequency (hereinafter, referred to as IF) signal from the signal received by the antenna 1. Carrier demodulation unit 20 for performing carrier demodulation, and an output unit 30 for performing segment / field synchronization, timing restoration, channel equalization, etc. from the output of the carrier demodulation unit 20, and each unit 10-30. The operation of is as follows.

안테나(1)로 수신된 신호는 튜너(11)내에서 1차 국부 발진기(12)에 의하여 1차 IF로 변환되며, 일부 존재하는 주파수 드리프트나 변동은 VCO(Voltage Controlled Oscillator)인 2차 국부 발진기(28)에서 보상된다.The signal received by the antenna 1 is converted into a primary IF by the primary local oscillator 12 in the tuner 11, and some existing frequency drift or variation is a secondary local oscillator which is a voltage controlled oscillator (VCO). Is compensated at 28.

상기 2차 국부 발진기(28)는 주파수 및 위상 보상 루프에 의해 제어된다.The secondary local oscillator 28 is controlled by a frequency and phase compensation loop.

그리고 상기 튜너(11)의 출력신호는 소우(SAW) 필터(13)를 통과하여 주변 채널의 잡음 영향이 최소화되며, 소우 필터(13)의 출력은 저잡음 중간 주파수 증폭기(14)를 거쳐 충분히 증폭된 후, 믹서(21), (22)로 입력된다.The output signal of the tuner 11 passes through the SAW filter 13 to minimize the noise effect of the surrounding channel, and the output of the saw filter 13 is sufficiently amplified through the low noise intermediate frequency amplifier 14. After that, they are input to the mixers 21 and 22.

믹서(21)는 저잡음 중간 주파수 증폭기(14)의 출력과 고정된 주파수의 3차국부 발진기(23)의 발진 주파수의 코싸인 항을 곱하여 I신호 성분을 검출한다.The mixer 21 detects the I signal component by multiplying the output of the low noise intermediate frequency amplifier 14 by the cosine term of the oscillation frequency of the tertiary local oscillator 23 of fixed frequency.

그리고 믹서(22)는 저잡음 중간 주파수 증폭기(14)의 출력과 3차 국부 발진기(23)의 발진 주파수의 싸인(Sin) 항을 곱하여 Q신호 성분을 검출한다.The mixer 22 then multiplies the output of the low noise intermediate frequency amplifier 14 by the sign term of the oscillation frequency of the tertiary local oscillator 23 to detect the Q signal component.

GA방식 HDTV는 VSB(Vestigial Sideband) 변조방식이므로 모든 데이터 처리시에는 I신호 성분만이 필요하지만 주파수 획득을 위해서는 I신호 성분과 Q신호 성분이 모두 필요하다.GA-type HDTV is VSB (Vestigial Sideband) modulation, so all data processing requires only I signal components, but both I and Q signal components are required for frequency acquisition.

텔레비젼의 채널의 변하는 것과 같은 조건에서 위상의 동기가 이루어지기 전에 먼저 입력되는 파일럿 신호와 2차 국부 발진기(28)와의 주파수 차이에의해 AFC 저역통과필터(24)가 동작된다.The AFC low pass filter 24 is operated by the frequency difference between the pilot signal that is input first and the secondary local oscillator 28 before the phase is synchronized under the same conditions as the channel of the television.

여기서, 파일럿 신호를 제외한 잡음이나 간섭과 같은 고주파 성분이 제거된다.Here, high frequency components such as noise or interference except for the pilot signal are removed.

파일럿 신호는 ±1의 값을 갖는 리미터(25)에서 제한되고 Q신호와 믹서(26)에서 곱하여진다.The pilot signal is limited at the limiter 25 with a value of ± 1 and multiplied by the Q signal at the mixer 26.

여기서, 전형적인 S-커브를 갖는 AFC 특성 곡선이 얻어진다.Here, an AFC characteristic curve with a typical S-curve is obtained.

S-커브 에러신호의 극성은 2차 국부 발진기(28)의 주파수 입력 IF신호보다 높은가 혹은 낮은가에 의해 결정된다.The polarity of the S-curve error signal is determined by whether it is higher or lower than the frequency input IF signal of the secondary local oscillator 28.

상기 리미터(25)에서 DC화된 신호는 APC 저역통과필터(27)에서 정류되어 주파수 오차가 감소되도록 2차 국부 발진기(28)를 제어한다.The signal DCized at the limiter 25 is rectified by the APC low pass filter 27 to control the secondary local oscillator 28 to reduce the frequency error.

주파수 오차가 제로에 가까워지면 반송파 복조부(20)의 입력 IF신호와 3차 국부 발진기(23)는 위상이 동기된다.When the frequency error approaches zero, the input IF signal of the carrier demodulator 20 and the tertiary local oscillator 23 are out of phase.

위상이 동기되면 검출된 파일럿 신호는 +1로 일정하게 믹서(26)에 입력된다.When the phases are synchronized, the detected pilot signal is input to the mixer 26 at a constant of +1.

그리고 파일럿 신호가 검출된 I신호는 아날로그/디지탈(이하, A/D라 칭함)변환기(31)에서 디지탈 데이터로 변환된다.The I signal from which the pilot signal is detected is converted into digital data by the analog / digital (hereinafter referred to as A / D) converter 31.

그리고 세그먼트 동기 검출기(32)는 수신 데이터에 존재하는 반복적인 세그먼트 데이터에 의해 동기를 획득하며, PLL(33)에 의해 적절히 동기된 심벌 클럭인 10.76MHz를 획득한다.The segment synchronization detector 32 then acquires synchronization by repetitive segment data present in the received data, and acquires 10.76 MHz, which is a symbol clock properly synchronized by the PLL 33.

또한, 자동이득조절기(34)는 저잡음 중간 주파수 증폭기(14)와 튜너(11)로 크기 조절 신호인 AGC신호를 출력하여 입력신호가 적당한 크기의 레벨을 유지할 수 있도록 한다.In addition, the automatic gain controller 34 outputs the AGC signal, which is a scaling signal, to the low noise intermediate frequency amplifier 14 and the tuner 11 so that the input signal can maintain a level of an appropriate magnitude.

상기 A/D변환기(31)의 출력 데이터는 세그먼트 동기 검출기(32) 뿐만아니라 도시하지 않은 후단의 필드 동기 신호 검출단으로 보내져 필드 동기를 검출하고 NTSC 공존 채널과의 간섭의 강약에 따라 NTSC 간섭 제거 필터이 사용 유무를 결정할 수 있도록 한다.The output data of the A / D converter 31 is sent not only to the segment sync detector 32 but also to the field sync signal detection stage of a later stage (not shown) to detect field sync and to remove NTSC interference according to the strength of the interference with the NTSC coexistence channel. Allows the filter to determine whether or not to use it.

그리고 제2도는 GA방식 HDTV 수신기의 반송파 복조부의 일반적인 구성도로써, IF신호의 기저대역신호로의 변환시 아날로그 방식으로 구성한 경우를 도시한 것이다.FIG. 2 is a general configuration diagram of a carrier demodulation unit of a GA type HDTV receiver, and illustrates a case where an analog method is used to convert an IF signal to a baseband signal.

이는 I신호 성분을 검출하기 위해서는 믹서(41a)에서 입력된 IF신호에 cos

t가 곱해지고, Q신호 검출에는 믹서(41b)에서 sin

t가 곱해진다.In order to detect the I signal component, it is cos to the IF signal input from the mixer 41a.

t is multiplied, and the Q signal is detected by the mixer 41b.

t is multiplied.

즉, 최적인 I, Q신호를 얻기 위해서는 각 표본화 시점에서 입력 IF신호가 각각cos

t, sin

t와 곱해져야 함을 알 수 있다.That is, in order to obtain the optimal I and Q signals, the input IF signal is cos at each sampling point.

t, sin

It can be seen that it should be multiplied by t.

그리고 상기 믹서(41a), (41b)의 출력은 저역통과필터(42a), (42b)를 거쳐 A/D변환기(43a), (43b)에서 디지탈 신호로 변환되어 각각 I, Q신호로 출력된다.The outputs of the mixers 41a and 41b are converted into digital signals by the A / D converters 43a and 43b through the low pass filters 42a and 42b and output as I and Q signals, respectively. .

즉, GA방식 HDTV 수신기의 반송파 복조부(20)는 아날로그 신호 처리 과정을 거치도록 되어 있고, 이 반송파 복조부(20) 후단은 A/D변환되어 디지탈 처리 과정을 거치도록 되어 있어 ASIC화시 디지탈과 아날로그 회로가 혼합된 형태의 ASIC이 이루어져하므로 ASIC화에 어려움이 따랐다.That is, the carrier demodulator 20 of the GA type HDTV receiver undergoes an analog signal processing process, and the rear end of the carrier demodulator 20 undergoes an A / D conversion and undergoes a digital processing process. The ASIC was mixed with analog circuits, which made it difficult to make ASIC.

본 발명은 이러한 점을 감안한 것으로, 반송파 복조부가 디지탈 신호 처리과정을 거치도도록 함으로써 디지탈 신호 처리 과정을 거치도록 되어 있는 반송파 복조부의 후단과의 ASIC화가 용이토록 한 디지탈 복조기를 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of this point, and an object thereof is to provide a digital demodulator for facilitating ASIC with a rear end of a carrier demodulator which undergoes a digital signal processing by allowing the carrier demodulator to undergo a digital signal processing. .

이러한 목적을 달성하기 위한 본 발명에 따른 디지탈 복조기는 반송파 복조부에 입력되는 아날로그의 IF신호를 A/D변환기에 의해 디지탈 신호로 변환하고, 곱셈기에서 +1, +1, -1, -1과 순차적으로 곱한 후, 디멀티플렉서에 의해 I, Q신호로 분리하여 후단으로 출력하는 디지탈 신호 처리 과정을 거치도록 함으로써 후단과의 ASIC화가 용이토록 함을 특징으로 한다.The digital demodulator according to the present invention for achieving this purpose converts the analog IF signal input to the carrier demodulator into a digital signal by an A / D converter, and +1, +1, -1, -1 and After multiplying sequentially, a digital signal processing process is performed by separating the I and Q signals by a demultiplexer and outputting them to the rear stage, thereby facilitating ASIC with the rear stage.

제1도는 일반적인 GA방식 HDTV 수신기의 블록 구성도.1 is a block diagram of a typical GA HDTV receiver.

제2도는 IF신호의 기저대역신호로의 변환시 아날로그 방식의 구현예도.2 is an exemplary implementation of the analog method in converting an IF signal into a baseband signal.

제3도는 IF신호의 기저대역신호로의 변환시 디지탈 방식의 구현예도.3 is a diagram illustrating an implementation of a digital method in converting an IF signal into a baseband signal.

제4도는 본 발명에 따른 디지탈 복조기의 블록 구성도.4 is a block diagram of a digital demodulator according to the present invention.

제5a∼e도는 제4도의 각부의 스펙트럼도.5A to 5E are spectral diagrams of respective parts of FIG.

제6도는 제4도의 곱셈기에 사용되는 신호예도.6 is a signal example used for the multiplier of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : IF출력부 11 : 튜너10: IF output section 11: tuner

12 : 1차 국부 발진기 13 : 소우 필터12: primary local oscillator 13: saw filter

14 : 저잡음 중간 주파수 증폭기 20 : 반송파 복조부14 low noise intermediate frequency amplifier 20 carrier demodulator

21, 22, 26, 41a, 41b, 61 : 믹서 23 : 3차 국부 발진기21, 22, 26, 41a, 41b, 61: mixer 23: tertiary local oscillator

24 : AFC 저역통과필터 25 : 리미터24: AFC low pass filter 25: limiter

27 : APC 저역통과필터 28 : 2차 국부 발진기27: APC low pass filter 28: 2nd local oscillator

30 : 출력부 31, 43a, 43b, 51, 63 : A/D변환기30: output part 31, 43a, 43b, 51, 63: A / D converter

32 : 세그먼트 동기 검출기 33 : PLL32: segment sync detector 33: PLL

34 : 자동이득 조절기 42a, 42b, 62 : 저역통과필터34: automatic gain regulator 42a, 42b, 62: low pass filter

52, 64 : 곱셈기 53, 65 : 디멀티플렉서52, 64: multiplier 53, 65: demultiplexer

66 : 주파수/위상 오차 검출기 67 : 아날로그 저역통과필터66: frequency / phase error detector 67: analog low pass filter

68 : 국부 발진기68: local oscillator

제3도는 본 발명의 기본 개념인 IF신호를 기저대역신호로 변환시 디지탈 방식으로 구현한 경우를 도시한 것으로, IF신호는 표본화주파수(

_IF)의 약 4배의 주파수로 A/D변환기(51)에 의해 표본화되어 +1, +1, -1, -1의 값을 갖는 곱셈기(52)에 곱해지고 디멀티플렉서(53)에 의해 기저대역신호로 주파수 변환되는 원리를 나타낸 것이다.3 illustrates a case where the IF signal, which is a basic concept of the present invention, is digitally implemented when converted into a baseband signal.

_IF is about four times the frequency, sampled by the A / D converter 51, multiplied by a multiplier 52 with values of +1, +1, -1, -1 and baseband by the demultiplexer 53. It shows the principle of frequency conversion to a signal.

제4도는 제3도를 이용한 본 발명에 따른 디지탈 복조기의 구성 블록도를 도시한 것으로, 입력되는 IF신호와 국부 발진신호를 곱하는 믹서(61), 상기 믹서(61)의 동작으로 발생하는 이미지 주파수 성분을 제거하기 이한 저역통과필터(62), 상기 저역통과필터(62)의 출력을 디지탈 신호로 변환하는 A/D변환기(63), 상기 A/D변환기(63)의 출력 데이터와 복소 혼합 신호인 cos

t, sin

t를 곱하여 기저대역신호로 주파수 변환해주는 곱셈기(64), 기저대역의 디지털 데이터를 I신호 성분과 Q신호 성분으로 분리하기 위한 디멀티플렉서(65), 상기 과정이 신호 처리를 수행한 후 검출되는 주파수 및 위상차를 보상하는 주파수/위상 오차 검출기(66), 상기 주파수/위상 오차 검출기(66)의 출력을 여과하는 아날로그 저역통과필터(67), 상기 아날로그 저역통과필터(67)에 의해 여과된 주파수/위상 오차를 보상하여 입력되는 IF신호와 동기가 된 발진 주파수를 상기 믹서(61)에 제공하는 VCO인 국부 발진기(68)로 구성되며, 종래와 동일부분에 대한 부호는 종래와 동일하게 사용한다.4 is a block diagram illustrating a digital demodulator according to the present invention using FIG. 3, wherein the image frequency generated by the operation of the mixer 61 and the mixer 61 to multiply the input IF signal with the local oscillation signal. Low pass filter 62 for removing components, A / D converter 63 for converting the output of the low pass filter 62 into a digital signal, and output data and complex mixed signal of the A / D converter 63 Cos

t, sin

a multiplier 64 for multiplying the frequency into a baseband signal by multiplying by t, a demultiplexer 65 for separating the baseband digital data into I and Q signal components, a frequency detected by the process after signal processing, and Frequency / phase error detector 66 for compensating for the phase difference, analog lowpass filter 67 for filtering the output of the frequency / phase error detector 66, frequency / phase filtered by the analog lowpass filter 67 It consists of a local oscillator 68, which is a VCO that provides the mixer 61 with an oscillation frequency synchronized with an input IF signal by compensating for an error, and the same reference numerals are used as in the prior art.

상기와 같이 구성된 본 발명은 안테나에서 수신된 신호가 저잡음 중간 주파수 증폭기(14)에서 증폭되기까지는 제1도의 GA방식 HDTV 수신기와 동일한 처리 과정을 거치며, 이후의 동작은 다음과 같다.The present invention configured as described above undergoes the same processing as the GA type HDTV receiver of FIG. 1 until the signal received from the antenna is amplified by the low noise intermediate frequency amplifier 14, and the following operations are as follows.

동기가 획득된 후의 디지탈 데이터 처리를 심벌율로 하기 위하여 저잡음 중간 주파수 증폭기(14)를 통과한 IF신호(제5a도)와 국부 발진기(68)의 출력 주파수가 곱해진 믹서(61)의 출력(fin)은 제5b도와 같이 파일럿 신호가 5.38MHz에 위치한다.Output of the mixer 61 multiplied by the output frequency of the local oscillator 68 and the IF signal (FIG. 5a) passed through the low noise intermediate frequency amplifier 14 in order to make the digital data processing after the synchronization is obtained as the symbol rate. fin), the pilot signal is located at 5.38MHz as shown in FIG.

상기 믹서(61)의 출력은 제5c도와 같은 스펙트럼을 갖도록 저역통과필터(62)로 여과된 후, PLL(33)에서 제공되는 4fin(fin : 표본화주파수)인 21.52MHz로 A/D변화기(63)에서 표본화된다. A/D변환기(63)의 출력 스펙트럼은 제5D도와 같다.The output of the mixer 61 is filtered by the low pass filter 62 to have a spectrum as shown in FIG. 5c, and then the A / D converter 63 at 21.52 MHz, which is 4fin (fin: sampling frequency) provided by the PLL 33. Is sampled in The output spectrum of the A / D converter 63 is shown in FIG. 5D.

A/D변환기(63)에서 복합 표본화된 디지탈 데이터는 반복적으로 곱셈기(64)에서 +1, +1, -1, -1의 값과 곱해진다.The complex sampled digital data in the A / D converter 63 is repeatedly multiplied by the values of +1, +1, -1, -1 in the multiplier 64.

상기 곱셈기(64)에 사용되는 신호 예를 도시한 도6에서 알 수 있듯이 표본화 시점이 t=0이면 cos

t=+1, sin

t=0이므로 I신호는 입력신호와 같고, Q신호는 0이 된다.As shown in FIG. 6 showing an example of a signal used in the multiplier 64, when the sampling time is t = 0, cos

t = + 1, sin

Since t = 0, the I signal is equal to the input signal and the Q signal is zero.

따라서 표본화된 입력 데이터는 그대로 I신호가 된다.Therefore, the sampled input data becomes an I signal as it is.

또한, t=T/4이면 cos

t=0, sin

t=+1이므로 표본화된 입력 데이터는 그대로 Q신호가 된다.Also, if t = T / 4, cos

t = 0, sin

Since t = + 1, the sampled input data becomes a Q signal as it is.

마찬가지로 t=T/2의 시점에서 I신호는 표본화된 입력 데이터에 -1이 곱해진 즉 표본화된 입력 데이터가 인버팅된 것과 같다.Similarly, at time t = T / 2, the I signal is equal to the sampled input data multiplied by -1, i.e., the sampled input data is inverted.

t=3T/4에서는 인버팅된 표본화 입력 데이터가 Q신호가 된다.At t = 3T / 4, the inverted sampling input data becomes a Q signal.

이러한 방법으로 t=T, t=5T/4,…인 표본화 시점으로 확장하면 앞에서와 같이 반복적인 I, Q스트림이 나타남을 알 수 있다.In this way t = T, t = 5T / 4,... If we expand to the point of sampling, we can see that the repetitive I and Q streams appear as before.

따라서 I, Q신호가 각각 0인 값을 갖는 시점의 표본 샘플을 건너뛰는 아래와 같은 데시메이션 효과를 얻을 수 있다.Therefore, the following decimation effect can be obtained by skipping the sample sample at the point where the I and Q signals each have a value of zero.

I1, Q1, I2, Q2, I3, Q3,…I1, Q1, I2, Q2, I3, Q3,...

결국, 곱셈기(64)는 순차적으로 입력되는 표본샘플에 반복적인 +1, +1, -1, -1 값을 곱함으로써 제2도의 저역통과필터(42a), (42b)와 같은 효과를 낼 수 있다.As a result, the multiplier 64 can produce the same effects as those of the low pass filters 42a and 42b of FIG. 2 by multiplying the sequentially input sample samples by +1, +1, -1, -1. have.

그리고 상기 곱셈기(64)의 출력은 I1, Q1, I2, Q2, I3, Q3,…와 같으므로 적절한 시점에서 디멀티플렉서(65)의 입력 데이터를 교대로 선택하는 것으로 I신호와 Q신호를 다음과 같이 각각 분리할 수 있다.The output of the multiplier 64 is I1, Q1, I2, Q2, I3, Q3,... Since the input signal of the demultiplexer 65 is alternately selected at an appropriate time point, the I and Q signals can be separated as follows.

I1, I2, I3, I4,…I1, I2, I3, I4,...

Q1, Q2, Q3, Q4,…Q1, Q2, Q3, Q4,...

이와 같이 분리된 디지털 I, Q신호는 주파수/위상 오차를 포함하고 있으므로 주파수/위상 오차 검출기(66)에서 이를 검출한다.Since the separated digital I and Q signals include frequency / phase error, the frequency / phase error detector 66 detects them.

그리고 후단의 세그먼트/필드 동기화, 심벌 타이밍 복원, 채널 등화 등의 디지털 복조에서는 I신호만으로 처리한다.In the digital demodulation such as segment / field synchronization, symbol timing recovery, channel equalization, etc., only the I signal is processed.

상기 주파수/위상 오차 검출기(66)는 오차신호를 펄스폭 변조(PWM)시켜 아날로그 저역통과필터(67)로 출력한다.The frequency / phase error detector 66 outputs an error signal to the analog low pass filter 67 by pulse width modulation (PWM).

상기 아날로그 저역통과필터(67)는 PWM신호를 여과한 후, 믹서(61)가 제5a도와 같은 IF신호를 취하여 제5b도와 같은 스펙트럼을 출력할 수 있도록 국부발진기(68)를 조절한다.After filtering the PWM signal, the analog low pass filter 67 adjusts the local oscillator 68 so that the mixer 61 can take the IF signal as shown in FIG. 5a and output the spectrum as shown in FIG. 5b.

또한, 국부 발진기(68)의 출력 주파수는 수신된 신호의 주파수/위상 오차를 보상하도록 동작한다.In addition, the output frequency of the local oscillator 68 operates to compensate for the frequency / phase error of the received signal.

상기와 같은 본 발명은 HDTV외에 디지탈 수신기인 디지탈 위성방송,디지탈케이블 텔레비젼 등에 적용 가능하다.The present invention as described above can be applied to digital satellite broadcasting, digital cable television, and the like which are digital receivers in addition to HDTV.

이상에서 살펴본 바와 같이 본 발명은 A/D변환후에 반송파를 복원하도록 구현함으로써 디지털 복조기의 ASIC화가 용이해지며, 디지탈 수신기를 간단하고 저렴한 가격으로 구현할 수 있게 된다.As described above, the present invention facilitates ASIC of a digital demodulator by reconstructing a carrier after A / D conversion, and enables a digital receiver to be implemented at a simple and low cost.

또한, 종래 반송파 복조를 아날로그로 처리하는 것에 비해 수신 신호의 복조에 보다 뛰어난 성능을 발휘할 수 있게 된다.In addition, it is possible to exhibit more excellent performance in demodulation of a received signal than processing analog carrier demodulation conventionally.

Claims

An IF output unit 10 for outputting an IF signal from the signal received by the antenna 1, a carrier demodulator 20 for performing carrier demodulation from the output of the IF output unit 10, and the carrier demodulator 20 In the digital receiver comprising an output unit 30 for performing segment / field synchronization, timing recovery, channel equalization, etc. from the output of the PDP, the carrier demodulator 20 is an IF input from the IF output unit 10. A digital signal is output to the mixer 61 multiplying the signal with the local oscillation signal, a low pass filter 62 for removing image frequency components generated by the operation of the mixer 61, and an output of the low pass filter 62. Cos which is an A / D converter 63 for converting to < RTI ID = 0.0 > and < / RTI >

t, sin

a multiplier 64 for multiplying the frequency into a baseband signal by multiplying t, a demultiplexer 65 for separating the baseband digital data into an I signal component and a Q signal component, and performing signal processing of the above process A frequency / phase error detector 66 for compensating for frequency and phase difference, an analog lowpass filter 67 for filtering the output of the frequency / phase error detector 66, and filtration by the analog lowpass filter 67 And a local oscillator (68) for compensating for the frequency / phase error that is provided to the mixer (61) to provide the oscillation frequency synchronized with the IF signal input from the IF output unit (10). .

The digital demodulator according to claim 1, wherein the A / D converter (63) samples the output of the low pass filter (62) at 4fin (fin sampling frequency).

The digital demodulator according to claim 1, wherein the multiplier (64) multiplies the sample samples sequentially input from the A / D converter (63) by +1, +1, -1, -1.

2. The digital demodulator according to claim 1, wherein the frequency / phase error detector (66) modulates the pulse width modulation of the frequency / phase error.