KR100220980B1 - 비디오 신호 처리 장치 - Google Patents

비디오 신호 처리 장치 Download PDF

Info

Publication number
KR100220980B1
KR100220980B1 KR1019910006642A KR910006642A KR100220980B1 KR 100220980 B1 KR100220980 B1 KR 100220980B1 KR 1019910006642 A KR1019910006642 A KR 1019910006642A KR 910006642 A KR910006642 A KR 910006642A KR 100220980 B1 KR100220980 B1 KR 100220980B1
Authority
KR
South Korea
Prior art keywords
signal
luminance signal
interval
color difference
image
Prior art date
Application number
KR1019910006642A
Other languages
English (en)
Other versions
KR910019401A (ko
Inventor
에덤슨 라고니 윌리암
Original Assignee
크리트먼 어윈 엠
톰슨 콘슈머 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리트먼 어윈 엠, 톰슨 콘슈머 일렉트로닉스 인코포레이티드 filed Critical 크리트먼 어윈 엠
Publication of KR910019401A publication Critical patent/KR910019401A/ko
Application granted granted Critical
Publication of KR100220980B1 publication Critical patent/KR100220980B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/72—Circuits for processing colour signals for reinsertion of DC and slowly varying components of colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/74—Circuits for processing colour signals for obtaining special effects
    • H04N9/76—Circuits for processing colour signals for obtaining special effects for mixing of colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Synchronizing For Television (AREA)
  • Picture Signal Circuits (AREA)

Abstract

비디오 신호 처리 장치는 정기적으로 회귀하는 동기화 신호 성분에 의해 분리된 영상-표시 성분을 포함하는 합성휘도 신호원(10,11)과; 상기 휘도 신호원에 결합되고 상기 합성 휘도신호의 백 포치 간격을 설정된 직류 전압 레벨로 클램프하는 백 포치 키잉 펄스에 응답하며, 상기 직류 전압 레벨에 응답하고 상기 합성 성분으로부터 동기화 신호 성분을 제거하는 상기 클램프된 합성 휘도신호에 응답하는 전압 감지 신호 클리핑 회로(36)를 포함하는 키 클램프(24) 및 신호 클리핑 수단(26)과; 다수의 칼라 차이신호를 생성하도록 칼라 서브캐리어를 복조하는 색도신호 처리 수단과; 상기 동기화 신호 간격동안 회귀하는 키잉 펄스 신호원(45) 및; 상기 동기화 신호 간격 키잉 펄스에 각각 응답하고 각각의 상기 칼라 차이 신호 및 영상-표시 휘도 신호를 공통 전압기준 레벨로 클램핑하기 위해 상기 영상-표시 휘도신호 및 상기 복조된 칼라 차이 신호중 하나에 분리하여 각기 응답하는 다수의 키 클램프 수단(46)을 포함한다.

Description

비디오 신호 처리 장치
제1도는 본 발명을 통합한 칼라 텔레비젼 영상 디스플레이 신호 처리 회로 부분의 블럭도.
제2도는 본 발명의 한 영상에 따라 구성된 키 클램프 및 관련 신호 클리퍼 회로의 개략적인 회로도.
제3(a)도 내지 제3(f)도는 제1도에 도시된 시스템으로 제2도의 회로의 전형적인 동작을 설명하는 일련의 파형도.
제4(a)도 및 제4(b)도는 제2도의 클리퍼 회로의 전형적인 이동 특성도.
* 도면의 주요부분에 대한 부호의 설명
10 : 단일 칩 처리기 11 : 콤 필터
12,13,14 : 캐패시터 18 : 매트릭스 칩
21 : 휘도-sync 분리기 회로 26 : sync 스트리퍼 회로
30 : NPN키 클램프 트랜지스터 36 : 클리퍼 회로
표준 텔레비젼 비디오 신호는 가변 진폭을 가진 영상 광도-표시(휘도)비디오 신호가 특정한 영상 주사 라인과 관련하여 발생하는 비교적 짧은 지속기간의 고정된 진폭으로 부-진행하는 라인(수평)동기화 펄스로 이루어졌다. 상기 수평 동기화 펄스가 상기 동기화 펄스외에도, "백 포치(back porch)" 또는 비교적 고정된 진폭부분을 포함하는 블랭킹 간격을 사용하는데, 상기 간격의 진폭이 상기 영상의 기준 블랙 레벨로서 규정되었다. 상기 동기화 펄스가 상기 비디오 신호의 블랙보다 더 블랙의 진폭 영역으로 확장된다.
칼라 텔레비젼 신호의 경우에, 칼라 서브캐리어의 연속한 파형 샘플(예를 들어, 3.58)이 합성 비디오 파형의 상기 백 포치상에 겹쳐놓인다. 억압된 서브캐리어 파형의 변조 성분으로서 생성되는 칼라 차이 신호가 라인 주사 간격동안 주기적인 버스트 신호 간에 또한 이격된다.
상기 텔레비젼 합성 비디오 신호의 처리에 있어서, 다양한 상태가 발생하는데, 여기서 신호 처리 시스템의 특정 부분에 적당한 특정 d-c 전압 레벨에서 복조된 휘도신호의 상기 기준 블랙 레벨을 고정시키는 것이 필요하다. 게다가, 상기 복조된 칼라 차이신호가 관련된 디스플레이 장치에 응용을 위해 희망 적(R), 녹(G) 및 청(B)색 구동신호를 발생하도록 휘도 신호와 재결합되기 전에, 상기 복조된 칼라 차이신호를 적당한 d-c 레벨로 d-c 재생하는 것이 종종 필요하다.
신호 처리의 명백한 세그멘트가 집적 회로 칩을 존재하게 하는데 실행되어질 경우에 특정 문제가 발생한다. 이 경우, 신호가 칩의 경계내에서 변조되고 제한된 수의 억세스 포인트가 임의의 단일 칩내로 특정신호를 가져오고 상기 칩의 외부로 상기 특정 신호를 가져가기 위해 제공되기 때문에, 유일한 방법으로 상기 칩의 외부에서 신호의 조작이 필요로 될 수도 있다. 게다가 신호가 칩 외부에서 처리되거나 또는 칩에서 칩으로 결합되는데, 보통 a-c 결합이 필요로되므로, 영상 재생장치에서의 궁극적인 응용전에 d-c 재생을 수반한다.
예로서, 특정한 단일 칩 TV 처리기(예를 들어, 도시바사로부터 입수할 수 있는 TA8680 형)은 검출에 앞서 변조된 칼라 차이신호로부터 칼라 버스트 신호를 봉쇄 또는 제거하기 위한 설비를 포함하지 않는다. 결과로서, 상기 칼라 차이신호가 상기 처리기 칩내에서 복조될시에, d-c "버스트 오프셋"이 상기 백포치 간격동안 상기 복조된 칼라 차이 신호의 기준 레벨이상으로 생성된다. 상기 버스트 오프셋의 존재가 상기 언급된 백 포치 간격동안 상기 칼라 차이신호의 d-c 재생을 저하시키는데, 이는 상기 레벨이 상기 버스트 오프셋의 존재에 의해 더럽혀지기 때문이다. 이 경우, 바로 접하여 인접한 sync 펄스 간격동안, 상기 칼라 차이신호의 d-c 재생이 요청될 것이다. 그러나, 수반한 휘도신호가 sync 간격동안 블랙보다 더 블랙의 sync 끝을 포함하고, sync 간격 클램프가 상기 휘도 및 복조된 칼라차이 신호 양자와 관련하여 사용된다면, 상기 sync 끝의 존재가 상기 휘도 및 색도 d-c 레벨간에 발생할 것이다. 동일한 시간 간격동안(즉, 단일 칩 단자에 인가된 단일 게이팅 펄스에 의한) 상기 복조된 휘도 및 색도신호 양자의 d-c 재생을 허용하기 위해, 상기 휘도신호 또는 상기 칼라 차이신호의 부가적인 특수처리가 필요로 된다.
결합된 휘도 및 sync 신호를 둘로 분리하기 위한 처리용 회로 및 시스템이 공지되었고 그로인해 sync가 스트리퍼 휘도 신호를 발생시킨다(예를 들어, 1986년 12월 9일에 샘 안드레아스씨에게 허여된 명칭이 "비디오 동기화 신호 분리기"라 명명된 미합중국 특허 제 4,628,361호를 참조하라). 이러한 회로가 일반적으로 상기 sync 끝을 제거하고 휘도정보를 통과시키도록 바이어스되는 단방향으로 도전하는 장치를 포함한다.
상기 백 포치 간격동안 발생하는 상기 기준 블랙 레벨을 희망 d-c 레벨로 클램핑하여, 클램프된 휘도로부터 상기 sync 펄스를 분리시키는 부가적인 회로가 공지되었다(예를 들어, 1984년 6월 3일 J.A. 카르톡씨 등에게 허여된 명칭이 "비디오 회로"인 미합중국 특허 제 4,424,528호를 참조하라).
상기 sync 끝을 그라운드와 같은 기준 전압으로 클램핑하여 비디오로부터 sync 펄스를 분리시켜 또 다른 처리를 위해 상기 sync 펄스만을 분리하도록 설정된 레벨 이상으로 모든 진폭성분을 클리퍼하는 것이 또한 공지되었다(예를 들어, 1978년 3월 28일자로 H. 아끼야마 씨에게 허여된 명칭이 "비디오 신호 처리용 동기화 신호 분리회로"라 명명된 미합중국 특허 제 4,081,833호와, 1981년 10월 20일자로 M.F.A.M 게으르쯔씨에게 허여된 명칭이 "비디오 신호용 클램핑 회로"라 명명된 미합중국 특허 제 4,296,437호 및, 1984년 12월 18일자로 T. 오까다씨에게 허여된 명칭이 "비디오 광도 제어회로"라 명명된 미합중국 특허 제4,489,349호를 참조하라).
전술한 장치에도 불구하고, sync 간격 d-c 재생기를 포함하는 후속 처리회로에 a-c 결합될 수도 있는 sync 와 무관하게 정밀하게 기준 비디오 신호를 제공하는 단순하고, 정밀하며 신뢰성이 있는 결합 비디오 클램프 및 sync 분리기 회로가 여전히 필요하다.
게다가, sync 와 무관하게 전술한 비디오 신호를 제공하고 회로 파라미터 또는 전압 레벨의 조정이 필요치 않고도 비디오와 무관하게 분리 출력의 sync를 제공하는 단일 회로가 특히 바람직하다.
본 발명의 한 양상에 따라, 합성휘도 신호의 영상-표시 성분으로부터 동기화 신호성분을 분리하는 장치를 포함하는 텔레비젼 신호처리 시스템에 있어서, 비디오 신호처리 장치는 정기적으로 회귀하는 동기화 신호 성분에 의해 분리되는 영상-표시 성분을 포함하는 합성휘도 신호원과; 상기 휘도 신호원에 결합되고 상기 합성 휘도신호의 백 포치 간격을 설정된 직류 전압 레벨로 클램프하는 백 포치 키잉 펄스에 응답하며, 상기 직류 전압 레벨에 응답하고 상기 합성 성분으로부터 동기화 신호성분을 제거하는 클램프된 합성 휘도신호에 응답하는 전압 감지신호 클리핑 회로를 포함하는 키 클램프 및 신호 클리핑 수단과; 다수의 칼라 차이 신호 생성하도록 칼라 서브캐리어 신호를 복조하는 색도신호 처리 수단과; 상기 동기화 신호 간격동안 회귀하는 키잉 펄스윈 및; 상기 동기화 신호 간격 키잉 펄스에 각각 응답하고 각각의 칼라 차이 및 영상-표시 휘도신호를 공통 전압 기준 레벨로 클램프하기 위해 영상-표시 휘도신호 및 상기 복조된 칼라 차이 신호중 하나에 분리하여 각기 응답하는 다수의 키 클램프 수단을 포함한다.
제1도에서, 특정한 "오프-칩" 주문 회로 또는 장치와 관련하여 비교적 복잡하나 표준이며, 상업적으로 입수가능한 신호 처리 집적회로 또는 칩을 사용하는 칼라 텔레비젼 수상기와 같은 칼라 텔레비젼 영상 디스플레이 시스템의 일부가 도시되었다. 특히, 수상기의 도시된 부분에서, 도시바 주식회사로부터 입수가능한 TA8680N 형과 같은 소위 "원-칩"(또는 단일 칩) NTSC 칼라 TV 신호처리기(10)가 도시되었다. 상기 단일 칩 처리기(10)는 화상 I-F(중간 주파수) 증폭기 회로와, 음향 I.F 증폭기 회로, 각각의 화상 및 음향 신호용 전용 검출기 뿐만 아니라, 전용 주파수 및 이득 제어회로와, 비디오(휘도)신호 처리 회로와, 색도(칼라)신호 처리 회로 및, 동기화(sync) 신호 분리기 부분을 포함한다.
단일 칩 처리기(10)의 전형적인 응용에 있어서, 검출된 합성 색도 및 휘도(합성 비디오)신호 (제3(a)도의 파형참조)가 단자(45)를 통하여 검출된 휘도 성분과 끼워넣어진 색도 신호 성분을 서로 분리하도록 배열된 콤 필터(11)에 결합된다. 상기 합성 색도(칼라 차이) 신호 성분(제3(c)도 파형 참조)이 또 다른 처리를 위해 각각의 출력 단자(15,16 및 17)에서 칼라 차이 신호 성분(R-Y, G-Y, B-Y)을 분리 구동하기 위해 단자(31)를 통해 단일 칩 처리기(10)내로 역 결합된다. 단자(15,16,17)로부터의 칼라 차이 신호 출력(제3(d)도, 파형 참조)이 개개의 캐패시터(12,13,14)를 통하여 예를 들어, 도시바 주식회사로부터 또한 입수가능한 시판용 TA7730 형 일 수도 있는 신호 결합 또는 매트릭스 칩(18)의 대응 입력단자(참조부호가 붙지않은)에 결합된다.
상기 콤 필터(11)가 영상-표시 부분 및 정기적으로 순환하는 동기화(sync) 신호성분(제3(b)도 파형 참조)을 포함하는 분리된 기저대 휘도신호를 또한 발생한다. 상기 콤화된 휘도신호는 단일 칩 처리기(10)의 특정 응용에 바람직할 수도 있을 시에, 휘도신호 성분 및/또는 비디오로부터의 sync의 분리의 또다른 처리를 위해 캐패시터(101) 및 단자(43)를 통하여 단일 칩 프로세서(10)내로 역 결합된다.
콤 필터(11)로부터 콤화된 휘도신호 출력(제3(b)도의 파형)이 캐패시터(20)를 통하여 외부 또는 참조부호 문자(21)내로 표시된 "오프-칩" 휘도 sync 분리기회로에 결합된다. 이하 보다 상세히 설명될 바와 같이, 휘도-sync 분리기 회로(21)가 휘도 처리기(22)내의 휘도신호의 후속 처리를 허용하기 위해 상기 휘도 신호로부터 동기화 신호성분을 제거하도록 배열되며, 상기 처리기(22)의 출력이 캐패시터(23)를 통하여 매트릭스 칩(18)의 휘도(Y)신호 입력단자에 결합된다. "sync 키잉 펄스"로서 표시된 제1키잉 펄스(제3(e)도 파형 참조)는 칼라 화상 관 또는 키네스코프(도시되지 않음)와 같은 칼라 영상 재생장치에 응용을 위해 희망 칼라 출력신호(R,G,B)를 생성하도록 결합되어지기 전에 매트릭스 칩(18)내의 키 클램프 회로(46)에 의해 칼라 차이 신호(R-Y, G-Y, B-Y)와 휘도신호(Y)의 d-c 재생을 제공하기 위해 sync 키 펄스 원(45)로부터 매트릭스 칩(18)에 또한 결합된다.
휘도-sync 분리기(21)는 고정된 전압원 또는 바테리(25)로서 개략적으로 도시된 기준 전압으로 휘도신호(제3(b)도 파형)를 클램프하기 위해 "백 포치 키잉 펄스원"(47, 제3(f)도 파형 참조)에 의해 공급된 제2키잉 펄스에 응답하여 동작하는 키 클램프 회로(24)의 결합을 포함한다. 상기 키 클램프(24)는 이하 설명될 바와 같이 희망 기준 전압으로 휘도 신호의 백 포치 간격을 클램프하도록 결합 캐패시터(20)와 관련하여 동작한다. 덧붙여, 고정된 전압원(25)이 sync 성분과 관계없이 휘도(Y)를 처리하도록 휘도 및 sync 신호 성분을 분리하기 위해, 캐패시터(20)와 휘도신호 처리기(22)간에 결합된 sync 스트리퍼 회로(26)에 결합된다.
이제 제2도를 참조하면, 상기 휘도-sync 분리기 회로(21)에 적합한 특수한 회로장치가 도시되었다. 동일한 기준 숫자가 대응하는 성분을 표시하기 위해 제1도 및 제2도에 사용된다. 상기 회로(21)가 본 특허와 동일한 양수인에게 양도된 동시에 출원된 미합중국 특허 제(RCA 85831)호의 내용이다.
고정된 전압원(25)이 제2도에 도시되는데, 정 동작 전압원(+12 볼트)양단에 결합된 저항기(27 및 28)를 포함하는 저항기 전압 분배기를 포함한다. 저항기(27 및 28)를 포함하는 저항기 전압 분배기를 포함한다. 저항기(27 및 28)간의 접합점이 그라운드 전위로 리턴되는 필터 캐패시터(29)에 의해 실제로 일정한 기준 레벨로 유지된다. NPN 키 클램프 트랜지스터(30)가 제공되는데 캐패시터(29) 양단의 기준 전압에 연결된 에미터 전극과, 충전 저항기(35)를 통하여 동작 전압원(+12V)에 결합된 콜렉터 전극 및, 봉쇄 다이오드(33)를 통해 키잉 펄스원(32)에 결합되고 베이스 구동 저항기(34)에 또한 결합되는 베이스 전극을 포함한다. 클램프 트랜지스터(30)의 콜렉터는 이하 설명될 바와 같은 캐패시터(20)를 통하여 결합된 휘도신호의 희망 클램핑을 제공하기 위해 합성휘도 신호 결합된 캐패시터(20)의 한 단자에 또한 결합된다. 캐패시터(20)와 상기 클램프 트랜지스터(30)의 콜렉터 전극의 접합이 상대적인 정 신호 클리퍼 신호(36)와 상대적인 부 신호 클리퍼 회로(37)에 또한 직접 결합된다.
정 신호 클리퍼 회로(36)가 기준(그라운드) 전위로 리턴된 콜렉터 전극과, 함께 결합되고 에미터 부하 저항기(40)를 통하여 동작 전압원(+12V)으로 리턴되는 에미터 전극을 가진 제1도 전형(PNP)의 제1 및 제2트랜지스터(38,39)를 포함한다.
부 신호 클리퍼 회로(37)가 동작 전압원(+12V)에 함께 결합된 콜렉터 전극과, 함께 결합되고 단일 에미터 부하 저항기(44)를 통하여 기준 전위에 연결되는 에미터 전극을 가진 제2도전형(NPN)의 제1 및 제2트랜지스터(41,42)를 포함한다.
상기 클리퍼 회로의 각각의 제1트랜지스터(38,41)의 베이스 전극이 클리퍼 트랜지스터(30)의 콜렉터에 직접 연결되는 반면에, 상기 클리퍼 회로의 각각의 제2트랜지스터(39,42)의 베이스 전극이 필터 캐패시터(29) 양단의 클램프 기준 전압원에 직접 결합된다.
키잉 펄스원(32)이 백 포치 간격(제3(f)도)동안 키잉 펄스를 제공하도록 배열된다.
제2도의 휘도신호-sync 분리기 회로의 동작시, 클램프 트랜지스터(30)의 콜렉터에서의 직류 전압 레벨은 필터 캐패시터(29) 양단의 기준 전압에서 각각의 백 포치 간격동안 세트된다. 즉, 정-진행 백 포치 키잉 펄스(제3(f)도)가 클램프 트랜지스터(30)를 스위치온하여, 휘도신호 결합 트랜지스터(20)가 필터 캐패시터(29) 양단의 상기 기준 전압의 레벨로 방전시킨다. 트랜지스터(30)가 상기 백 포치 간격의 끝에서 스위치 오프될 시에, 충전 저항기(35)가 결합 캐패시터(20)에 비교적 낮은 값의 충전 전류를 공급한다. 캐패시터(20)의 충전 및 방전의 평균 결과가 상기 기준 전압에 희망 교정 관계로 d-c 레벨을 유지한다. 캐패시터(20)의 충전은, 클램프 트랜지스터(30)가 턴온될 시에, 상기 트랜지스터의 콜렉터-베이스 접합이 역-바이어스되어 트랜지스터(30)가 정상 모드로 작동한다고 또한 가정하자. 저항기와 결합 캐패시터(20)의 시정수가 결합 신호의 임의의 "경사"를 기꺼이 받아들일 수 있게 낮은 값으로 제한하기 위해 클램프 펄스 주기에 비해 비교적 길어야 한다.
상기 키잉 펄스의 레벨은 클램프 트랜지스터(30)의 베이스-에미터 순방향 바이어스시키기 위해 캐패시터(29) 양단의 기준 전압에 1Vbe(0.7 볼트)를 더한 합계보다 더 커야한다.
비-클램핑 시간 간격동안, 상기 키잉 펄스 입력 레벨이 캐패시터(29) 양단의 상기 기준 전압이하로 유지되야 하며 따라서, 클램프 트랜지스터(30)의 베이스-에미터가 역 방향 바이어스를 유지한다.
따라서, 결합 캐패시터(20)에 공급된 합성 휘도신호가 각각의 백 포치 간격동안 클램프되며 따라서, 신호 봉쇄 레벨이 필터 캐패시터(29) 양단에 설정된 클램프 기준 전압과 실제로 동일하게 dc-재생된다. d-c 재생되어진 휘도신호가 정 클리퍼 회로(36)와 부 클리퍼 회로(37)에 병렬로 인가된다.
앞서 안지된 바와 같이, 각각의 정 클리퍼(36) 및 부 클리퍼(37)는, 상기 정 클리퍼 회로(36)가 클램프 기준 전압(즉, 신호 봉쇄 레벨 이하)이하의 모든 신호 레벨을 통과시키도록, 상기 클램핑 회로(24)와 동일한 기준전압을 사용하여, 상기 부 클리퍼 회로(37)가 상기 신호 봉쇄 레벨 즉, 휘도신호 성분이상의 모든 신호 레벨을 통과시킬동안, sync 끝만을 통과시킨다.
제4(a)도 및 제4(b)도가 전술한 이행을 초래하는 클리퍼 회로의 이송기능을 설명한다.
각각의 상기 정 및 부 클리퍼 회로가 포함된 트랜지스터의 베이스-에미터 접합의 비-선형 상태특징을 의지한다. 각각의 경우에, 에미터 플로워 트랜지스터(38,41)가 동일 도전 바이어싱 또는 임계 트랜지스터(39,42)의 대응 접합과 병렬인 베이스-에미터를 갖는다. 상기 바이어싱 트랜지스터의 베이스가 상기 휘도신호의 클램프된 봉쇄 레벨 전압에 역 관련된다.
정 신호 클리퍼(36)의 경우에, 클램프 트랜지스터(30)의 콜렉터에서 클램프된 휘도신호와 플로워 트랜지스터(38)의 베이스 전압이 상기 기준 봉쇄 레벨 기준 이하일시에(즉, sync간격동안), 트랜지스터(38)의 베이스-에미터가 순방향 바이어스되고, 트랜지스터(39)의 베이스-에미터가 역방향 바이어스되고 트랜지스터(38)가 상기 sync 신호를 통과시키기 위해 에미터 플로워로서 작용할 것이다. 저항기(40) 양단에 발생된 상기 sync 신호가 인입 sync 신호를 따를 것이나 플로워 트랜지스터(39)의 베이스-에미터 전압에 의해 오프셋 될 것이다. 상기 휘도신호가 상기 기준 전압보다 더 클시에, 트랜지스터(38)의 베이스-에미터가 역방향 바이어스 될 것이고 상기 기준전압에 1Vbe를 더한값이 저항기(40) 양단에 나타날 것이다. 상기 입력 신호와 기준 전압이 동일할 시에, 각각의 트랜지스터(38,39)가 출력에 상기 기준 전압에 Vbe를 더한 값을 제공하도록 도전된다. 각각의 경우에, 상기 출력 신호가 트랜지스터(30)의 콜렉터에서 상기 기준 전압 및 상기 더 낮은 합성 휘도신호 이상의 1Vbe인 저 임피던스에 의해 저항기(40)양단에 발생된다.
상기 부 신호 클리퍼(37)는 상기 트랜지스터(41,42)가 트랜지스터(38,39)에 비해 역으로 도전한다는 점을 제외하곤 유사한 방법으로 동작한다. 그러므로, 인가된 휘도신호가 상기 기준 전압이하 일시에, 상기 NPN 플로워 트랜지스터(41)가 역 방향 바이어스될 것이고(sync 끝 동안) 상기 인가된 휘도신호가 상기 기준 전압이상일 시에, 상기 NPN 플로워 트랜지스터(41)가 순방향 바이어스 되어, 상기 휘도신호를 통과시킨다. sync 신호가 없는 상기 결과로서 발생한 휘도신호 출력이 에미터 부하 저항기(44) 양단에 유도되고 캐패시터(29) 양단의 더 높은 합성 휘도 및 클램프 기준 전압이하인 1Vbe이다.
제1도의 시스템에 제2도의 회로의 사용은 sync가 스트리퍼된 휘도신호의 희망 결과를 제공하여, 각각의 신호 R-Y, G-Y, B-Y, 및 Y와 관련된 키 클램프 회로(40)에 분리하여 인가되는 sync 간격 클램핑 펄스(제3(e)도)에 의해 매트릭스 회로(18)에서 상기 휘도 신호 및 수반한 복조된 칼라 차이 신호(R-Y, G-Y, B-Y)의 후속 클램핑을 손쉽게 한다. 그래서 각각의 결합 캐패시터(12,13,14 및 23)의 출력측에서의 상기 d-c 레벨이 각각의 전술한 신호의 sync 간격과 무관한 신호동안 적당히 세트된다. 사어기 장치가 상기 칼라 차이 신호로부터 복조된 버스트 오프셋을 제거하기 위한 시도에 양호한데, 왜냐하면 상기 오프셋이 관련신호의 진폭의 중앙에 있고 진폭 판별기(클리퍼 같은)에 의해서는 제거되지 않을 수도 있다.
비록 본 발명이 양호한 실시예에 관하여 설명되었다. 하더라도, 다양한 변경이 상기 기술에 숙련된 사람에 의해 행해질 수도 있는데, 상기 변경이 이하 청구범위에 의해 보호하려고 하였다.

Claims (8)

  1. 합성 휘도신호의 영상-표시 성분으로부터 동기화 신호를 분리하는 장치를 포함하는 텔레비젼 신호 처리 시스템으로, 정기적으로 회귀하는 동기화 신호 성분에 의해 분리된 영상-표시 성분을 포함하는 합성 휘도 신호원(10,11)과, 다수의 칼라 차이 신호를 생성하도록 칼라 서브캐리어를 복조하는 색도신호 처리 수단을 포함하는 비디오 신호 처리 장치에 있어서, 상기 휘도 신호원에 결합되고 상기 합성 휘도 신호의 백포치 간격을 설정된 직류 전압 레벨로 클램프하는 백 포치 키잉 펄스에 응답하며, 상기 직류 전압 레벨에 응답하고 상기 합성 성분으로부터 동기화 신호 성분을 제거하는 상기 클램프된 합성 휘도 신호에 응답하는 전압 감지 신호 클리핑 회로(36)를 포함하는 키 클램프(24) 및 신호 클리핑 수단(26)과; 상기 동기화 신호 간격동안 회귀하는 키잉 펄스원(45) 및; 상기 동기화 신호 간격 키잉 펄스에 각각 응답하고 각각의 상기 칼라 차이 신호 및 영상-표시 휘도신호를 공통 전압 기준 레벨로 클램핑하기 위해 상기 영상-표시 휘도신호 및 상기 복조된 칼라 차이 신호중 하나에 분리하여 각기 응답하는 다수의 키 클램프 수단(46)을 포함하는 것을 특징으로 하는 비디오 신호 처리장치.
  2. 제1항에 있어서, 각각의 상기 칼라 차이 신호, 상기 합성 휘도신호 및 상기 영상-표시 휘도신호가 결합 캐패시터(12,13,14,23)에 의해 각각의 키 클램프 수단(46)에 결합되는데, 상기 복합 휘도신호와 관련된 상기 키 클램프 수단(46)이 백 포치 간격동안 임의로 도전되어지고 상기 칼라 차이 및 영상-표시 신호와 관련된 상기 키 클램프 수단(46)이 블랙 레벨 기준 전압의 발생동안 상기 신호와 관련된 각각의 직류 전압 레벨을 세트시키도록 sync 간격동안 임의로 도전 되어지는 것을 특징으로 하는 비디오 신호 처리장치.
  3. 제2항에 있어서, 각각의 상기 칼라 차이 신호가 백 포치 간격동안 버스트오프셋 전압을 포함하는 것을 특징으로 하는 비디오 신호 처리장치.
  4. 제2항에 있어서, 상기 키 클램프(24) 및 신호 클리핑 수단(26)이 전압 플로워 증폭기 수단(36,37) 및 sync 펄스의 발생동안 상기 플로워 증폭기 수단(36)을 차단 상태로 유지하고 상기 플로워 증폭기 수단(37)이 sync 펄스와 무관하게 영상-표시 휘도신호 성분을 통과시키는 바이어싱 수단(25)을 포함하는 것을 특징으로 하는 비디오 신호 처리장치.
  5. 제4항에 있어서, 상기 합성 휘도신호와 관련된 상기 바이어싱 수단(25) 및 상기 키 클램프 수단(24)이 상기 sync 간격동안 상기 전압 플로워 증폭기 수단(31)의 차단을 보장하도록 공통 직류 전압 기준 공급(25)과 관계되는 것을 특징으로 하는 비디오 신호 처리장치.
  6. 제5항에 있어서, 각각의 상기 칼라 차이 신호가 상기 백 포치 간격동안 버스트 오프셋 전압을 포함하는 것을 특징으로 하는 비디오 신호 처리장치.
  7. 제5항에 있어서, 상기 클리핑 수단(28)이 에미터 플로워 트랜지스터(41)와; 상기 트랜지스터와 동일한 도전형이며 상기 직류 기준전압공급(25)에 연결된 베이스 전극 및 상기 에미터 플로워 트랜지스터(41)의 에미터 전극에 연결된 에미터 전극을 가진 바이어싱 트랜지스터(42)를 포함하는 것을 특징으로 하는 비디오 신호 처리장치.
  8. 제7항에 있어서, 상기 합성 휘도신호와 관련된 상기 키 클램프 수단(24)이 백 포치 간격동안 관련 결합 캐패시터(20)를 방전하는 메인 도전통로와 백 포치 간격간에 상기 결합 캐패시터를 충전하는 충전 저항기(35)를 가진 클램핑 트랜지스터(30)를 포함하는 것을 특징으로 하는 비디오 신호 처리장치.
KR1019910006642A 1990-04-30 1991-04-25 비디오 신호 처리 장치 KR100220980B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US513,477 1990-04-30
US07/513,477 US5272522A (en) 1990-04-30 1990-04-30 Video signal processing circuits

Publications (2)

Publication Number Publication Date
KR910019401A KR910019401A (ko) 1991-11-30
KR100220980B1 true KR100220980B1 (ko) 1999-09-15

Family

ID=24043451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910006642A KR100220980B1 (ko) 1990-04-30 1991-04-25 비디오 신호 처리 장치

Country Status (6)

Country Link
US (1) US5272522A (ko)
JP (1) JP2515636B2 (ko)
KR (1) KR100220980B1 (ko)
CN (1) CN1029903C (ko)
DE (1) DE4113482C2 (ko)
MY (1) MY105318A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69604107T2 (de) * 1995-03-29 2000-04-13 Sanyo Electric Co., Ltd. Farbsignaldemodulator geeignet für PAL- und SECAM-Fernsehempfänger
US5999221A (en) * 1997-05-08 1999-12-07 Sony Corporation Horizontal synchronization pulse generation circuit
US5864371A (en) * 1997-05-08 1999-01-26 Sony Corporation Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation
US6141064A (en) * 1997-05-08 2000-10-31 Sony Corporation Luminance signal generation circuit with single clamp in closed loop configuration
US7250985B2 (en) * 2003-09-17 2007-07-31 Matsushita Electric Industrial Co., Ltd. Color demodulation circuit
CN101256745B (zh) * 2007-02-28 2010-05-26 群康科技(深圳)有限公司 公共电压产生电路及其液晶显示器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1225862A (ko) * 1968-07-04 1971-03-24
DE2223908C3 (de) * 1972-05-17 1981-05-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schaltung zur Beseitigung der Synchronimpulse S in einem BAS-Videosignal
JPS6014553B2 (ja) * 1975-02-17 1985-04-13 日本電気株式会社 テレビジヨン同期信号分離回路
DE2625775A1 (de) * 1976-06-09 1977-12-15 Ted Bildplatten Synchronimpuls-abtrennschaltung fuer ein bas-fernsehsignal, insbesondere fuer einen videorecorder
US4135200A (en) * 1977-05-12 1979-01-16 Rca Corporation Brightness control circuit with predictable brightness control range
CA1089981A (en) * 1977-06-29 1980-11-18 Takao Tsuchiya Clamping circuit for color television signals
NL7901722A (nl) * 1979-03-05 1980-09-09 Philips Nv Klemschakeling voor een videosignaal.
JPS56107674A (en) * 1980-01-31 1981-08-26 Sony Corp Gradation correcting device of video signal
NL8100604A (nl) * 1981-02-09 1982-09-01 Philips Nv Videosignaalverwerkingsschakeling voor een kleurentelevisie-ontvanger.
US4424528A (en) * 1981-11-30 1984-01-03 Vidicraft, Inc. Video circuit
US4628361A (en) * 1985-01-08 1986-12-09 Recoton Corporation Video synchronizing signal separator
JPH01248783A (ja) * 1988-03-29 1989-10-04 Sony Corp 映像信号処理回路
US5010395A (en) * 1988-04-20 1991-04-23 Olympus Optical Co., Ltd. Solid state imaging apparatus
GB2217546A (en) * 1988-04-25 1989-10-25 Philips Electronic Associated Apparatus for processing a video signal

Also Published As

Publication number Publication date
MY105318A (en) 1994-09-30
JP2515636B2 (ja) 1996-07-10
DE4113482C2 (de) 1993-10-07
DE4113482A1 (de) 1991-10-31
JPH04229781A (ja) 1992-08-19
KR910019401A (ko) 1991-11-30
US5272522A (en) 1993-12-21
CN1029903C (zh) 1995-09-27
CN1056202A (zh) 1991-11-13

Similar Documents

Publication Publication Date Title
US4263610A (en) Controlled output composite keying signal generator for a television receiver
JPH0566076B2 (ko)
KR100220980B1 (ko) 비디오 신호 처리 장치
US5162909A (en) Television signal processing circuits
US4148058A (en) PAL switching control circuit
US4295161A (en) Keyed noise filter in a television receiver
CA1163360A (en) Keying signal generator with false output immunity
US4316214A (en) Keying signal generator with input control for false output immunity
US4173023A (en) Burst gate circuit
US4072983A (en) SECAM identification circuit
US4612577A (en) Video signal processor with selective clamp
US4337478A (en) Composite timing signal generator with predictable output level
US4291336A (en) Composite keying signal generator for a television receiver
US4133002A (en) Pal identification circuit
EP0512332B1 (en) A television system having an ultrablack video signal blanking level for an on-screen character display
US4555722A (en) Tri-level sandcastle pulse decoder
US4183049A (en) Tint control signal generator for color television receiver
JPH01192283A (ja) 映像表示装置
US5101265A (en) Secam color signal processing device
KR820002379B1 (ko) 컬러 텔레비전 수상기의 색상제어신호 발생회로
JPH031694A (ja) 色信号除去回路
JPS5838033B2 (ja) カラ−テレビ受像機
JPH0231547B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090609

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee