KR100219588B1 - 디지탈 신호의 동기화 장치 - Google Patents

Abstract

영상 및 오디오 디지탈 신호의 동기화 장치를 공개한다. 그 장치는 임의의 제1 및 2신호의 비트 스트림들을 입력받아 주클럭의 시작을 지시하는 제1정보를 발생하고, 비트 스트림들을 제1 및 2신호의 각각에 대응하는 제1 및 2 비트 스트림으로 분류하는 입력수단과, 주클럭의 게수값을 지시하는 제2정보를 출력하고, 제1정보와 제2정보를 비교하여 주클럭을 정확하게 발생하고, 제1 및 2 보정값들을 이용하여 주클럭의 잘못된 동기를 보정하는 클럭발생수단과, 입력수단으로부터 분류된 제1 및 2 비트 스트림을 입력받아 복호화하여 제1 및 제2신호가 출력될 시점을 표시하는 제3 및 4 정보를 추출하고, 제1 및 2신호의 동기화를 위해서 제3 및 4정보와 제2정보를 비교하여 그 결과가 임계값이하이면 신호복호 및 출력수단이 복호화를 시작하도록 제어하고, 결과가 임계값이상이면 주클럭의 정확한 동기화를 위해 제1 및 2보정값을 발생하여 클럭발생수단에 공급하고, 신호복호 및 출력수단이 제1 및 2신호를 출력하도록 제어하는 동기 신호제어수단을 구비하는 것을 특징으로 하고, 제3도에 제안하는 방식으로 복호부들에서 영상신호 및 오디오신호의 동기화를 행할 때 제1신호복호부 및 제2신호복호부의 출력단에 별도의 버퍼 메모리를 둘 필요가 없고, 제1신호복호부 및 제2신호복호부를 직접 제어할 수 있으므로 정확한 동기화 및 시스템 전반의 안정적인 동작을 보장할 수 있고, 또한 제1 및 2 신호복호부에 상용의 복호기 칩(Chip)을 사용할 경우에도 적용이 용이한 효과가 있다.

Description

디지탈 신호의 동기화 장치

제1도는 종래의 디지탈 영상 및 오디오 신호의 동기화 장치를 설명하기 위한 블럭도이다.

제2도는 본 발명에 따른 디지탈 영상 및 오디오 신호의 동기화 장치를 설명하기 위한 블럭도이다.

제3도는 제2도에 도시된 디지탈 영상 및 오디오 신호의 동기화 장치의 세부적인 블럭도이다.

제4도는 국제 표준기구(ISO) 11172 비트 스트림(Bit Stream)의 전체구성도이다.

제5도는 제4도에 도시된 비트 스트림에서 펙(Pack)1의 세부적인 구성도이다.

제6도 제5도에 도시된 펙1에서 다른 헤더 데이터(Header Data)의 세부적인 구성도이다.

본 발명은 MPEG(Moving Picture Expert Group) 시스템 층(Sustem Layer) 형태로 전송되는 부호화된 비트 스트림을 디지탈 영상신호 및 오디오 신호로 복호화 하는 복호화시스템에 관한것으로서, 특히 복호화 시스템에서 동기화 장치에 관한 것이다.

디지탈 신호처리 기술이 발전됨에 따라 영상 신호 및 음성 신호에 대한 압축 및 복원에 관한 연구가 활발히 진행되고 있으며, 압축 알고리즘에 의해 압축된 디지탈 영상 및 음성 데이터의 전송시 전송채널의 효율적인 이용을 위해 단일 채널로 다중 처리하는 기술 또한 활발히 연구되고 있다.

제1도는 종래의 디지탈 영상 및 오디오 신호의 동기화 장치를 위한 블럭도로서, 시스템 층 파서(System Layer Parser)부(200), 시스템 시간 클럭(System Time Clock)부(202), 영상 복호부(204), 오디오 복호부(206), 제1프레즌트 및 시간 조절(Present Timing Control)부(208), 제2프레즌트 및 시간 조절(Presint Timing Control) qn(210)로 구성된다.

상기 제1도의 구성을 통한 종랭의 디지탈 영상 및 오디오 동기화 장치의 동작은 다음과 같이 설명된다.

제1도에 도시된 바와 같이 시스템 층 파서부(200)는 비트 스트림을 입력하여 영상 비트 스트림과 오디오(Audio) 비트 스트림으로 구분하고, 이를 영상 복호부(204)와 오디오 보고부(206)로 전송하는 형태를 취하고 있으며, 각 복호부에서 출력되는 영상 신호와 오디오 신호는 각각 프레즌트 및 시간 조절부들(208 및 210)에서 동기화 되어 출력된다. 이때 시스템 시간 클럭부(202)는 복호화 시스템의 기준 클럭을 생성해내고, 시스템 층 파서부(200)에서 추출한 부호화측의 기준 클럭정보인 시스템 클럭 기준(SCR: System Clock Reference)에 동기화된 복호기 기준 클럭을 만들어서, 영상 및 오디오 복호부들(204 및 206)과 제1 및 2프레즌트 및 시간 조절부들(208 및 210)에 공급한다. 프레즌트 및 시간 조절부들(208 및 210)에서는 복호화된 영상신호 또는 오디오 신호를 입력받아 영상 신호 또는 오디오 신호가 출력될 시점을 표시하는 표시 시간 스템프(PTS: Presentation Time Stamp) 와 기준 클럭을 비교하여 정확한 시점에 영상과 오디오신호들을 출력함으로써 동기화를 이루게 된다.

그러나 위와 같은 종래의 방식에 있어서는 프레즌트 및 시간 조절부들(208 및 210)내에 동기화를 위한 별도의 버퍼 메모리를 두어야 하며 영상 복호부(204)와 오디오 복호부(206)를 직접 제어할 수단이 모호함으로 출력단에서 영상 및 오디오 데이터의 오우버 플로우(Over flow)나 언더 플로우(Underflow) 현상을 일으킬 가능성이 있다.

본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 동기화를 위한 별도의 메모리가 필요하지 않고, 각 복호부를 제어하여 신호의 출력을 조절할 수 있는 디지탈 신호의 동기화 장치를 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명에 의한 디지탈 신호의 동기화 장치는 임의의 제1 및 2신호의 비트 스트림들을 입력받아 주클럭의 시작을 지시하는 제1정보를 발생하고, 상기 비트 스트림들을 상기 제1 및 2신호의 각각에 대응하는 제1 및 2 비트 스트림으로 분류하는 입력수단과, 상기 주클럭의 계수값을 지시하는 제2정보를 출력하고, 상기 제1정보와 상기 제2정보를 비교하여 상기 주클럭을 정확하게 발생하고, 상기 제1 및 2 보정값들을 이용하여 상기 주클럭의 잘못된 동기를 보정하는 클럭발생수단과, 상기 입력수단으로부터 분류된 상기 제1 및 2비트 스트림을 입력받아 복호화하여 상기 제1 및 제2신호를 출력하는 신호복호 및 출력수단과, 상기 신호복호 및 출력수단의 초기화를 제어하고, 상기 신호복호 및 출력수단으로부터 상기 제1 및 2신호가 출력될 시점을 표시하는 제3 및 4정보를 추출하고, 상기 제1 및 2신호의 동기화를 위해서 상기 제3 및 4정보와 상기 제2정보를 비교하여 그 결과가 임계값이하이면 상기 신호복호 및 출력수단이 복호화를 시작하도록 제어하고, 상기 결과가 상기 임계값이상이면 상기 주클럭의 정확한 동기화를 위해 제1 및 2보정값을 발생하여 상기 클럭발생수단에 공급하고, 상기 신호복호 및 출력수단이 상기 제1 및 2신호를 출력하도록 제어하는 동기 신호제어수단을 구비하는 것을 특징으로 한다.

제2도는 본 발명에 따른 디지탈 영상 및 오디오 신호의 동기화 장치를 설명하기 위한 블럭도로서, 입력부(400), 클럭 발생부(402), 동기 신호제어부(404), 신호복호 및 출력부(406)로 구성되어 있다.

제3도는 제2도에 도시된 디지탈 영상 및 오디오 신호의 동기화 장치의 세부적인 블럭도로서, 입력부(600), 클럭 발생부(602), 제2도에 도시된 동기 신호제어부(404)를 구성하는 제1제어부(610), 제2제어부(612), 정보 추출부(608) 및 제2도에 도시된 신호복호 및 출력부(406)를 구성하는 제1신호복호부(604) 및 제2신호복호부(606)로 구성되어 있다.

제4도는 ISO 11172 비트 스트림의 전체 구성도로서, 4바이트(Byte)로 된 펙 시작코드(Pack Start Code)1과 펙(Pack)1, 펙 시작코드(Pack Start Code)2과 펙(Pack)2 및 펙시작코드와 펙의 그룹으로 계속적으로 구성된다.

제5도는 제4도에 도시된 펙층(Pack Layer)의 세부적인 구성도로서, 8바이트로 된 시스템 클럭 기준(System Clock Reference), 시스템헤더(Systim Header)와 여러개의 펙킷들로 구성되는데 상기 각 펙킷은, 펙킷 시작 코드머리(Packet Start Code Prefix), 스트림 확인(Stream ID), 펙킷 길이(Packet Lenhth), 다른 헤더 데이터(Other Header Data) 및 펙킷 데이터(Packet Data)로 구성되어 있다.

제6도는 제5도에 도시된 다른 헤더 데이터의 세부적인 구성도로서, 스터핑 바이트(Stuffing Byte), STD 버퍼 스케일(Byffer Scale), STD 버퍼 크기(Buffer Size) 및 시간 스템프(Time Stamps)로 구성되어 있다.

상기 제2, 3, 4, 5 및 6도의 구성을 통한 본 발명에 따른 영상 및 오디오 동기화 회호의 동작을 다음과 같이 세부적으로 설명한다.

제3도에 도시된 입력부(600)로 들어오는 엠팩(MPEG:Moving Picture Expert Group)시스템 층 비트 스트림(Sustem Layer Bit Stream)의 구성은 제4, 5 및 6도에 도시된 바와 같이 여러 개의 펙(Pack)으로 구성되어 있다.

제5도에 도시된 펙 층의 시스템 헤더에는 시스템 클럭 기준(SCR: System Clock Reference)이라는 기준 클럭 정보가 포함되어 있으며, 제6도에 도시된 시간 스템프에는 해당 펙킷의 영상 또는 오디오 출력시간을 표시하고, 주 클럭의 시작점을 제시하여 주는 표시 시간 스템프(PTS: Presentation Time Stamp)라는 정보가 포함되어 있어서, 본 발명에 따른 동기화 회로가 포함되는 시스템의 동기화를 위한 기준이 된다. 제4도와 같은 비트 스트림이 입력되면 제3도의 입력부(600)는 비트 스트림에 포함된 각종 헤더 정보를 참조하여 시스템 클럭 기준값을 추출한 후 클럭 발생부(602)로 보내주고, 영상 펙킷과 오디오 펙킷을 구분하여 각각을 제3도에 도시된 제1신호복호부(604)와 제2신호복호부(606)로 전송한다.

한편 클럭 발생부(602)는 추출된 시스템 클럭 기준값과 클럭 발생부(602) 내부의 계수기 값을 비교하여 그 차이에 해당하는 만큼을 전압조절발진기(VCO: Voltage Controlled Oscillator)에 입력함으로써 기준 주파수를 중심으로 위상 오차를 보정해주는 페이즈 락루프(PLL: Phase Locked Loop)회로로 구성되어 있어 정확한 기준클럭을 생성하는 역할을 하며, 제1신호복호부(604)와 제2신호복호부(606)는 상기 기준 클럭을 입력하여 주클럭으로 사용한다. 또한 클럭 발생부(602)는 내부의 게수기값을 제1제어부(610)와 제2제어부(612)로 출력하고, 제1제어부(610)와 제2제어부(6120로부터 출력되는 영상 및 오디오 보정값들을 입력받아 제1 및 2신호복호부들의 주 클럭 주파수를 각각 보정해 준다.

제1신호복호부(604)는 입력부(600)로부터 출력되는 영상 비트 스트림을 복호화하여 영상 데이터를 출력하는 역할을 하며, 오디오 복호부는 오디오 비트 스트림을 복호화하여 오디오 데이터를 출력하는 역할을 하는데 이들은 각각 제1제어부(610)와 제2제어부(612)로부터 영상 표시시간 스템프값과 제2신호복호부(606)로부터 오디오 표시 시간 스템프값을 추출하여 각각을 제1제어부(610)와 제2제어부(612)로 출력한다. 제1제어부(610)는 제1신호복호부(604)를 초기화하고, 정보 추출부(608)에서 출력되는 영상 표시 시간 스템프값과 클럭 발생부(602)에서 출력되는 내부계수기 값을 비교하여 두값의 차이가 일정 임계값 이하일때, 제1신호복호부(604)로 '복호화 시작'에 해당하는 제어신호를 출력한다. 마찬가지로 제2제어부(612)는 제2신호복호부(606)를 초기화시키고, 정보추출부(608)에서 출력되는 오디오 표시 시간 스템프값과 클럭 발생부(602)에서 출력되는 내부게수기의 값을 비교하여 두값의 차이가 일정 임계값 이하 일때 제2신호복호부(606)로 '복호화 시작'에 해당하는 제어신호를 출력한다. 이와 같이 표시 시간 스템프값을 이용하여 정확한 시간에 복화화를 시작하도록 제어함으로써 영상 신호와 오디오 신호의 동기화를 이루게 된다.

한편 정확한 시점에 제1신호복호부(604)와 제2신호복호부(602)를 각각 동작개시 하였으므로 이론적으로는 시간에 관계없이 계속적인 동기화가 이루어져야 하나 실제 구현상에 있어서는 비트 스트림을 만들어낸 부호기와 복호기의 상황이 정확히 일치하지 않으므로 시간이 지날수록 영상신호와 오디오신호의 동기가 어긋나게 된다. 따라서, 제1제어부(610)에서는 정보추출부(608)에서 출력하는 영상 표시 시간 스템프값과 클럭 발생부(602)에서 출력하는 내부 계수기의 값을 비교하여 두값의 차이가 일정 임계값 이상이 되면 클럭 발생부(602)로 차이만큼에 해당하는 영상보정장치를 출력함으로써 동기가 어긋나는 것을 보정하도록 한다. 제2제어부(612)에서도 정보추출부(608)에서 출력하는 내부계수기의 값가 비교하여 두값의 차이가 일정 임계값 이상이 되면 클럭 발생부(602)로 오디오 클럭 보정치를 출력함으로써 동기가 어긋나는 것을 보정한다. 이와같이 주기적으로 현재의 표시 시간 스템프값과 기준 클럭을 비교하여 그 차이만큼을 보정해줌으로써 영상 신호와 오디오 신호의 연속적인 동기화를 이루게 된다.

본 발명에 따른 영상 및 오디오 디지탈신호 동기화 장치는, 제3도에 제안하는 방식으로 복호부들에서 영상신호 및 오디오신호의 동기화를 행할 때 제1신호복호부(604) 및 제2신호복호부(606)의 출력단에 별도의 버퍼 메모리를 둘 필요가 없고, 제1신호복호부(604) 및 제2신호복호부(606)를 직접 제어할 수 있으므로 정확한 동기화 및 시스템 전반의 안정적인 동작을 보장할 수 있고, 또한 제1 및 2 신호복호부에 상용의 복호기 칩(Chip)을 사용할 경우에도 적용이 용이한 효과가 있다.

Claims (3)

1. 임의의 제1 및 2신호의 비트 스트림들을 입력받아 주클럭의 시작을 지시하는 제1정보를 발생하고, 상기 비트 스트림들을 상기 제1 및 2신호의 각각에 대응하는 제1 및 2비트 스트림으로 분류하는 입력수단;

   상기 주클럭의 계수값을 지시하는 제2정보를 출력하고, 상기 제1정보와 상기 제2정보를 비교하여 상기 주클럭을 정확하게 발생하고, 제1 및 2 보정값들을 이용하여 상기 주클럭의 잘못된 동기를 보정하는 클럭발생수단;

   상기 입력수단으로부터 분류된 상기 제1 및 2 비트 스트림을 입력받아 복호화하여 상기 제1 및 제2신호를 출력하는 신호복호 및 출력수단;

   상기 신호복호 및 출력수단의 초기화를 제어하고, 상기 신호복호 및 출력수단으로부터 상기 제1 및 2신호가 출력될 시점을 표시하는 제3 및 4정보를 추출하고, 상기 제1 및 2신호의 동기화를 위해서 상기 제3 및 4정보와 상기 제2정보를 비교하여 그 결과가 임계값이하이면 상기 신호복호 및 출력수단이 복호화를 시작하도록 제어하고, 상기 결과가 상기 임계값이상이면 상기 주클럭의 정확한 동기화를 위해 상기 제1 및 2보정값을 발생하여 상기 클럭발생수단에 공급하고, 상기 신호복호 및 출력수단이 상기 제1 및 2신호를 출력하도록 제어하는 동기 신호제어수단을 구비하는 것을 특징으로 하는 디지탈 신호의 동기화 장치
2. 제1항에 있어서, 상기 신호복호 및 출력수단은

   상기 동기 신호제어수단에 의해 제어되어 상기 입력수단으로부터 분류된 상기 제1비트 스트림을 상기 제1신호로 복호화하여 출력하는 제1신호복호수단;

   상기 동기 신호제어수단에 의해 제어되어 상기 입력수단으로부터 분류된 상기 제2비트 스트림을 상기 제2신호로 복호화하여 출력하는 제2신호복호수단을 구비하는 것을 특징으로 하는 디지탈 신호의 동기화 장치.
3. 제1항에 있어서, 상기 동기신호제어수단은

   상기 제1신호복호수단으로부터 상기 제3정보를 추출하고, 상기 제2신호복호 수단으로부터 상기 제4정보를 추출하는 정보추출수단;

   상기 클럭발생수단으로부터 입력받은 제2정보와 상기 제3정보를 비교하여 상기 제1보정값을 발생하고, 상기 제1신호복호수단을 초기화하고, 상기 제1신호복호수단이 복호화를 시작하도록 제어하고, 상기 제1신호복호수단이 상기 제1신호를 출력하도록 제어하는 제1제어수단;

   상기 클럭발생수단으로부터 입력받은 제2정보와 상기 제4정보를 비교하여 상기 제2보정값을 발생하고, 상기 제2신호복호수단을 초기화하고, 상기 제2신호복호수단이 복호화를 시작하도록 제어하고, 상기 제2신호복호수단이 상기 제2신호를 출력하도록 제어하는 제2제어 수단을 구비하는 것을 특징으로 하는 디지탈 신호의 동기화 장치.