KR100219556B1 - 밀착형 이미지 센서 - Google Patents

Abstract

본 발명의 밀착형 이미지 센서(Contact Image Sensor:CIS)는 CIS를 구성하는 다수의 포토센싱 칩중 각각 독립적인 출력신호를 발생하는 제1 포토센싱 칩과 제2 포토센싱 칩간의 센서도트들이 서로 겹치지 않도록 일정간격 이격된 배열을 갖는다.

따라서 본 발명은 한 칩에서 센서도트의 밀도를 높이는 결과가 되어 센서도트의 피치가 좁게되므로 CIS의 분해능을 2배이상으로 높일 수 있다. 또한, 칩간의 간격이 일정간격 이격되어 있고 상기와 같은 배열을 이루는 칩들은 서로 독립적으로 출력신호가 처리되므로 인식대상물의 이동속도를 조절하여 고속구동 즉, 인식대상물에서 일정 간격 이격된 위치에 있는 인식내용을 동시에 인식할 수 있으므로 인식속도를 빠르게 할 수 있다.

Description

밀착형 이미지 센서{Contact Image Sensor}

본 발명은 밀착형 이미지 센서(Contact Image Sensor:이하, CIS라 한다)에 관한 것으로 특히, 종래의 포토센싱 IC칩내의 센서 도트의 배열을 달리하여 이미지의 분해능과 인식속도을 배가시킬 수 있는 CIS에 관한 것이다.

CIS의 구성은 광학구조물과 광전변환 신호처리 기판모듈(module)로 크게 나눌 수 있다. 여기서 광전변환 신호처리 기판모듈은 포토센싱 IC와 기타 부품으로 구성된다.

CIS의 분해능과 인식속도는 포토센싱 IC 칩을 구성하는 센서 도트에 의해 직접적으로 결정된다. 구체적으로, 분해능은 물리학적으로 인접한 두점을 구분하는 능력이다. 따라서 CIS에서 문자나 도형의 분해능을 높이기 위해서는 직접 대상 문자나 도형같은 이미지를 인식하는 센서 도트열의 피치(pitch)의 간격을 좁게 해야 한다. 센서 도트의 피치간격이 좁아지면, 각 도트는 인식대상 이미지를 더 세분화하여 인식할 수 있으므로 분해능은 자연히 높아지게 된다.

CIS의 인식속도 즉, 단위시간당 인식대상이 되는 문자나 도형을 얼마나 많이 처리하는가인데, 이를 위해서는 단위센서가 커버할 수 있는 인식영역이 넓어야 한다. 따라서 CIS의 인식속도를 증가시키기 위해서는 센서 면적을 넓게 해야한다. 그러나 이러한 경우에는 센서의 도트 피치의 간격이 넓어져서 분해능이 저하된다. 이와 같이 종래 기술에 의한 CIS의 경우는 분해능과 인식속도가 연계되어 있어 하나가 개선되면, 다른 하나는 기능이 저하되는 식으로 상호 보완적인 관계가 아니라 상호 침해관계에 있다.

일반적으로 CIS의 분해능과 인식속도를 배가시키기 위해서는 CIS의 포토센싱 IC칩에 내재되는 센서 도트의 밀도를 높여서 도트의 피치를 작게 하고 고속 구동시킬 수 있는 고가의 포토센싱 IC를 사용하여야 하지만 이렇게 할 경우 CIS의 제조단가가 높아진다. 뿐만 아니라 고속구동이 가능하도록 CIS의 인식회로 부분을 보완시켜야 한다.

본 발명의 목적은 이와 같은 종래의 CIS기술이 갖는 문제점을 해결하기 위한 것으로 기존의 센서를 이용하여 분해능과 인식속도를 다 함께 또는 선택적으로 개선시킬 수 있는 CIS를 제공함에 있다.

도 1은 다수의 센서 도트를 구비하는 본 발명에 의한 포토센싱 칩의 평면도이다.

도면의 주요부분에 대한 부호설명

40:제1 포토센싱 칩(Chip). 42:제2 포토센싱 칩(Chip).

44:제1 센서도트. 46:제2 센서도트.

상기 목적을 달성하기 위하여 본 발명에 의한 CIS는 각각 다수의 센서도트가 형성된 다수의 포토센싱 칩을 구비하는 밀착형 이미지 센서(Contact Image Sensor:이하, CIS)에 있어서, 상기 다수의 포토센싱 칩중 각각 독립적인 출력신호를 발생하는 어느 한 칩(이하, 제1 포토센싱 칩이라 한다)과 다른 칩(이하, 제2 포토센싱 칩이라 한다)간의 센서 도트들은 서로 겹치지 않도록 일정간격 이격되게 배열되어 해상도 및 인식속도를 배가시키는 것을 특징으로 하는 배열된 것을 특징으로 한다.

상기 제1 및 제2 포토센싱 칩간의 센서 도트들은 인식된 내용을 서로 반대로 출력하도록 배열되어 있다.

상기 제1 포토센싱 칩의 센서 도트들은 인식대상물에서 인식내용을 인식하는 것과 인식내용을 출력하는 것이 반대가 되도록 배열되어 있다.

상기 센서 도트의 배열은 상기 제1 및 제2 포토센싱 칩 자체가 이동되어 이루어진 것을 특징으로 한다.

이와 같은 센서 도트배열은 종래에 비해 단위 열당 센서 도트의 밀도를 높이는 결과를 가져온다. 따라서 CIS의 분해능을 높일 수 있다. 그리고 상기 칩들 사이는 일정간격 이격되어 있으므로 상기 도트간의 피치를 좁게 하면서도 인식면적은 작아지지 않는다. 상기와 같은 배열상태에서 해당 칩에서 나오는 출력신호의 처리방식에 따라 분해능과 인식속도를 개선시킬 수 있을 뿐만 아니라 분해능과 인식속도를 선택적으로도 개선시킬 수 있다.

이하, 본 발명에 의한 CIS를 첨부된 도면을 참조하여 상세하게 설명한다.

도 1은 다수의 센서 도트를 구비하는 본 발명에 의한 포토센싱 IC 칩의 평면도이다. 도 1에서 참조번호 8과 10은 그라운드(ground) 단자이다. 도 1을 참조하면, 본 발명에 의한 CIS는 구체적으로, 제1 포토센싱 칩(40)과 상기 제1 포토센싱 칩(40)과 일정한 배열관계를 갖는 제2 포토센싱 칩(42)을 구비하고 있다. 상기 제1 및 제2 포토센싱 칩(40)은 다수의 센서 도트(44, 46)을 구비하고 있다. 상기 제1 및 제2 포토센싱 칩(40)에 구비된 센서 도트(44, 46)의 신호처리 순서는 반대방향으로 처리된다. 즉, 상기 제1 포토센싱 칩(40) 내에서는 칩(40)내의 센서도트(44:이하, 제1 센서도트라 한다)의 경우는 도면기준으로 우측에서 좌측으로 신호처리가 되는 반면, 상기 제2 포토센싱 칩(44)내의 센서도트(46:이하 제2 센서도트라 한다)의 도면기준으로 좌측에서 우측으로 신호 처리된다. 상기 제1 및 제2 포토센싱 칩(40, 42)은 각각 전원(7)과 입력신호(5, 6)을 공유한다. 이 상태의 CIS를 이용하여 인식 대상물을 인식한다면, 상기 제1 및 제2 포토센싱 칩(40, 42)은 서로 반대로 신호를 출력하므로 사용할 수 없다. 따라서 상기 제1 포토센싱 칩(40)의 제1 센서 도트(44)의 신호처리는 첫번째 도트(1)에서 인식된 데이타를 제일나중에 처리하고 제일마지막 도트(n)에서 인식된 데이타를 제일 먼저 처리한다. 반면, 상기 제2 센서도트(46)의 경우에는 첫번째 도트(1a)에서 인식된 데이타를 제일 먼저 출력하고 제일 마지막 도트(na)에서 인식된 데이타는 제일 늦게 출력한다. 이와 같은 작업은 상기 제1 및 제2 포토센싱 칩(40, 42)의 출력신호를 서로 독립적으로 처리하게 때문에 가능하다. 이렇게 처리된 데이타를 저장한 후 상기 제1 포토센싱 칩(40)으로 부터 출력된 신호의 사이사이에 상기 제2 포토센싱 칩(42)의 출력신호를 대응시키면, 인식대상물에 있는 인식내용을 정상적으로 출력할 수 있게 된다. 이것을 수식으로 기술하면, 상기 제1 및 제2 포토센싱 칩(40, 42)으로부터 출력되는 신호를 편의상 각각 [S1](이하, 제1 출력신호라 한다). [S2](이하, 제2 출력신호라 한다)라 하면, [S1] = [S1(n)]+[S1(n-1)]+ . . . . +[S1(2)]+[S1(1)], [S2] = [S2(1)]+[S2(2)]+ . . . . +[S2(n-1)]+[S2(n)]이다.

상기 제1 및 제2 포토센싱 칩(40, 42)에 의해 인식되는 인식대상물의 인식내용 즉, 인식되는 데이타를 편의상 [DATA]라 하면, 상기 [DATA]는 [S1] + [S2]로 표현될 수 있는데 구체적으로는 다음과 같이 표현된다.

[DATA] = [S1(n)] + [S2(1)] + [S1(n-1)] + [S2(2)] + . . .[S1(2)] + [S2(n-1)] + [S1(1)] + [S2(n)].

상기 제1 및 제2 포토센싱 칩(40, 42)간의 센서 도트(44, 46)의 배열관계를 보면, 도면상 상기 제1 센서 도트(44)에 대해 상기 제2 센서도트(46)은 수평으로 일정거리(D1)만큼 이동되어 있다. 이 거리는 상기 제1 센서도트(44)와 상기 제1 센서도트(44) 사이의 상기 제2 센서도트(46)사이의 수평 이격거리이다. 이와 같이, 상기 제2 센서 도트(46)가 상기 제1 센서 도트(44) 사이에 있으므로, 상기 제1 센서 도트(44) 사이에 있기 때문에 상기 제1 센서 도트(44)에 의해 인식되지 못하는 내용은 상기 제2 센서 도트(46)에 의해 인식될 수 있다. 또한, 상기 제1 및 제2 센서 도트(44,46)를 기준으로하는 상기 제1 및 제2 포토센싱 칩(40, 42) 사이의 이격거리(D2)는 상기 제1 및 제2 센서 도트(44, 46)들이 동일한 부 주사위치에서 인식대상물을 읽을 수 있도록 해야하므로 인식대상물의 이동속도를 고려하여 결정하는 것이 바람직하다.

결과적으로 이러한 배열로 인해 상기 제1 및 제2 센서도트(46)중 어느 한 센서도트의 배열에 있어서, 단위길이당 센서도트의 밀도는 높아져서 센서도토간의 피치는 더욱 좁아지는 결과가 된다. 따라서 CIS의 분해능은 높아지게 된다. 즉, 종래에 비해 센서도트의 밀도가 두배정도가 되므로 이와 같은 배열을 갖는 CIS는 주 주사방향으로 2배의 분해능으로 인식대상물을 인식할 수 있다.

상기와 같은 제1 및 제2 센서도트(44, 46) 배열에서는 상기 제1 및 제2 출력신호(S1, S2)를 분리하여 처리하면, 동시에 부 주사방향으로 2개의 데이타라인을 인식할 수 있다. 이때, 주의할 것은 상기 제1 및 제2 포토센싱 칩(40, 42)이 동일한 인식대상물을 반복해서 인식하지 않도록 인식대상물의 이동속도를 정확히 조절해야 한다. 예를 들면, 한 위치에서 다음위치로의 부 주사 이동거리는 적어도 상기 제1 및 제2 센서 도트(44, 46)간의 수직 이격거리(D2)의 2배 이상이 되어야 한다. 그렇지 않으면, 상기 제2 센서 도트(46)가 읽은 인식대상물을 다시 상기 제1 센서 도트(44)가 읽게 되어 출력된 인식대상물의 내용은 반복되어 나타난다. 따라서 상기 인식대상물의 이동속도를 조절함으로써 상기 인식대상물에 있는 동일 라인에 있지 않은 인식내용을 동시에 인식할 수 있다. 따라서 인식속도가 기존의 인식속도보다 2배이상 빨라진다.

또한, 본 발명은 상기 제1 및 제2 출력신호를 처리하는 방식에 따라 고속 구동할 것인지 즉, 인식속도를 빠르게 할 것인지 아니면, 해상도를 높일 것이지를 선택할 수 있다. 구체적으로는 상기 제1 및 제2 출력신호(S1, S2)를 처리하는 방식을 절환방식으로 하면 CIS의 용도에 따라 선택적으로 분해능에 비중을 두던지 인식속도에 비중을 두고 사용할 수 있다.

본 발명에 의한 CIS는 다수의 칩간의 센서도트의 배열이 한 칩의 센서 도트사이에 다른 칩의 센서 도트가 대응하도록 서로 일정거리 어긋나게 배열되어 있다. 이와 같은 상기 센서 도트의 배열은 상기 제1 및 제2 포토센싱 칩(40, 42) 자체가 이동되어 이루어진 것이다.

따라서 본 발명은 한 칩에서 센서도트의 밀도를 높이는 결과가 되어 센서도트의 피치가 좁게되므로 CIS의 분해능을 2배이상으로 높일 수 있다. 또한, 칩간의 간격이 일정간격 이격되어 있고 상기와 같은 배열을 이루는 칩들은 서로 독립적으로 출력신호가 처리되므로 인식대상물의 이동속도를 조절하여 고속구동 즉, 인식대상물에서 일정 간격 이격된 위치에 있는 인식내용을 동시에 인식할 수 있으므로 인식속도를 빠르게 할 수 있다.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진자에 의하여 실시 가능함은 명백하다.

Claims (3)

1. 제1 센서도트를 구비하는 제1 포토센싱 칩과 제2 센서도트를 구비하는 제2 포토센싱 칩을 구비하는 밀착형 이미지 센서에 있어서,

   상기 제1 포토센싱 칩은 상기 제1 센서 도트가 상기 제2 센서 도트 사이에 대응하도록 구비되어 있는 것을 특징으로 하는 밀착형 이미지 센서.
2. 제1항에 있어서, 상기 제1 및 제2 포토센싱 칩간의 센서도트들은 인식된 내용을 서로 반대로 출력하도록 배열된 것을 특징으로 하는 밀착형 이미지 센서.
3. 제2항에 있어서, 상기 제1 포토센싱 칩의 센서 도트들은 인식대상물에서 인식내용을 인식하는 것과 인식내용을 출력하는 것이 반대가 되도록 배열된 것을 특징으로 하는 밀착형 이미지 센서.