KR100219041B1 - 롬을 자체 테스트하기 위한 방법 - Google Patents

롬을 자체 테스트하기 위한 방법 Download PDF

Info

Publication number
KR100219041B1
KR100219041B1 KR1019960051603A KR19960051603A KR100219041B1 KR 100219041 B1 KR100219041 B1 KR 100219041B1 KR 1019960051603 A KR1019960051603 A KR 1019960051603A KR 19960051603 A KR19960051603 A KR 19960051603A KR 100219041 B1 KR100219041 B1 KR 100219041B1
Authority
KR
South Korea
Prior art keywords
rom
value
address
misr
counting
Prior art date
Application number
KR1019960051603A
Other languages
English (en)
Other versions
KR19980033826A (ko
Inventor
초대열
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960051603A priority Critical patent/KR100219041B1/ko
Publication of KR19980033826A publication Critical patent/KR19980033826A/ko
Application granted granted Critical
Publication of KR100219041B1 publication Critical patent/KR100219041B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31724Test controller, e.g. BIST state machine
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31723Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
롬을 자체 테스트하기 위한 방법
2. 발명이 해결하려고 하는 기술적 과제
패러티를 검사하는 방법은 에러나 폴트가 짝수 개만큼 있는 경우에는 그를 찾을 수 없고, 한 번의 카운팅을 하는 다중 입력 시그너쳐 레지스터(MISR)를 이요하는 방법은 폴트 커버리지(fault coverage)가 매우 낮은 문제점이 있었음.
3. 발명의 해결방법의 요지
카운터의 카운팅을 한 번이 아닌 여러 번 수행하므로써, 몇 개의 MISR의 원시궤한 다항식(Primitive Feedback Polynomial)을 사용하여 롬의 에러나 폴트를 찾을 수 있는 롬을 테스트하기 위한 방법을 제공하고자 함.
4. 발명의 중요한 용도
롬의 제조에 이용됨.

Description

롬의 자체 테스트 방법{A METHOD FOR TESTING ROM}
본 발명은 전자 회로 기술에 관한 것으로, 특히 롬(ROM, Read Only Memory)의 자체 테스트 방법에 관한 것으로, 더 자세히는 롬의 패키지 제작후 롬의 에러나 폴트를 뷜트-인 자체 테스트(Built-In Self Test, 이하 BIST라 함)하기 위한 방법에 관한 것이다.
집적 회로의 기술이 발달함에 따라 이를 테스트하기 위한 장치 및 방법도 발달하여 왔다. 이에 테스터의 비용과 테스트 시간을 줄이는 방향으로의 연구가 계속 되어지고 있다.
일반적으로, 패키지 제작후 롬의 이상 유무를 테스트하는 방법으로 두 가지를 들 수 있다.
첫째로, 패리티(parity)를 검사하는 방법이 있는데, 이 방법은 에러(error)나 폴트(fault)가 홀수 개만큼 있으면 그것을 찾을 수 있으나, 짝수 개만큼 있는 경우에는 그것을 찾을 수 없는 문제점이 있다. 즉, 그 신뢰성에 큰 문제점이 있다.
둘째로, 다중입력 시그너쳐 레지스터(Multiple Input Signature Register, 이하 MISR이라 함)를 이용하는 방법이 있다. MISR는 다수의 입력 데이터를 압축하는 소자로서 그 신뢰성에 있어서 패리티 검사법보다 우수하여 널리 사용되고 있다. 그러나, 종래에는 롬을 테스트함에 있어서 롬에 기록된 데이터를 MISR로 압축하고 이를 단 한 번의 카운팅을 통한 값과 비교·검사하기 때문에 여전히 폴트 커버리지(fault coverage)가 낮은 문제점을 안고 있었다.
본 발명은 MISR을 이용한 자체 테스트시 폴트 커버리지를 높일 수 있는 롬의 자체 테스트 방법을 제공하는데 그 목적이 있다.
도 1a는 다중입력 시그너쳐 레지스터(MISR)의 블록 구성도.
도 1b는 본 발명의 일 실시예에 따른 롬의 자체 테스트 로직의 블록 구성도.
도 1c는 본 발명의 다른 실시예에 따른 롬의 자체 테스트 로직의 블록 구성도.
* 도면의 주요 부분에 대한 부호의 설명
1 : XOR 게이트 10 : 카운터
20 : 롬(ROM) 30 : MISR
41, 42, 43, 45, 46, 47, 48 : 비교기
44 : 1 bit 레지스터
본 발명은 카운터의 카운팅을 한 번이 아닌 여러 번 수행함으로써, 몇 개의 MISR의 원시 궤환 다항식(Primitive Feedback Polynomial)을 사용하여 롬의 에러나 폴트를 찾을 수 있는 기술이다.
상기 목적을 달성하기 위하여 본 발명은, 각 주소에 시뮬레이션을 위한 특정값이 기록된 롬의 패키징 후 이상 유무를 검사하기 위한 롬의 자체 테스트 방법에 있어서, 상기 롬의 각 주소의 데이터를 순차적으로 읽어 압축하고 그 값을 상기 롬의 특정 주소에 저장하는 제1 단계; 상기 롬의 각 주소의 데이터를 상기 제1 단계와 역순으로 읽어 압축하고 그 값을 상기 롬의 다른 특정 주소에 저장하는 제2 단계; 상기 롬의 패키징 공정을 수행하는 제3 단계; 상기 제3 단계 수행 후, 상기 롬의 각 주소의 데이터를 순차적으로 읽어 압축한 값과 상기 제1 단계에서 특정 주소에 저장된 값을 비교하는 제4 단계; 상기 롬의 각 주소의 값을 역순으로 읽어 압축한 값과 상기 제2 단계에서 특정 주소에 저장된 값을 비교하는 제5 단계; 및 상기 제4 단계 및 상기 제5 단계의 비교 결과값을 다시 비교하는 제6 단계를 포함하여 이루어진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
우선, 첨부된 도면 도 1A는 MISR의 블록 구성을 도시한 것으로, MISR은 전체 롬의 데이터 값을 압축시키는 로직이다. 이를 살펴보면, 먼저, 롬의 출력 D1, D2, ....Dj는 MISR의 입력으로 들어간다. 이때, MISR의 값은 각 클럭마다 그 값이 바뀌면서, 마지막 단의 1bit 레지스터(Rj)의 결과값이 각 레지스터단 앞의 배타적 논리합(XOR) 게이트(1)의 입력으로 피드백(Feedback)된다. 마지막 단의 1bit 레지스터(Rj)의 출력값은 계수 Cj, Cj-1, .... C1과 곱해져 롬의 출력 D1, D2, ....Dj및 전단의 1bit 레지스터의 출력값과 함께 배타적 논리합된다. 이처럼 MISR은 매 클럭마다 피드백을 수행하면서 계속 롬의 값을 불러 연산을 수행한다. 즉, 롬의 모든 데이터를 압축시키는 동작을 한다.
첨부된 도면 도 1B는 본 발명의 일 실시예에 따른 롬의 자체 테스트 로직의 블록 구성을 도시한 것으로, 본 실시예에 따른 롬의 자체 테스트 로직은 도시된 바와 같이 칩의 시뮬레이션(simulation)을 위해 미리 정해진 정확한 값이 기록된 롬(20), 롬(20)의 어드레스를 발생시키기 위한 업/다운 카운터(10), 롬(20)에 저장된 값을 압축시키는 MISR(30), MISR(30)의 출력과 롬(20)에 저장된 값을 비교하기 위한 비교기(41, 42), 두 비교기(41, 42)의 출력을 비교하기 위한 비교기(43), 출력값을 순시적으로 저장하기 위한 1bit 레지스터(44)로 구성된다.
도시된 테스트 로직을 사용하여 BIST를 수행하기에 앞서 롬(20)에 BIST에 필요한 데이터를 미리 기록해야 하는데 우선, 미리 정해진 정확한 값을 롬(20)에 기록한 상태에서, 업/다운 카운터(10)가 000....0에서 n-2 번지까지의 업 카운팅(up counting)을 실시하고, 롬(20)에 저장된 값을 압축한 MISR(30)의 출력값을 롬(20)의 n-1 번지에 저장한다. 그리고, 이번에는 역으로 다운 카운팅(down counting)을 수행하여 MISR(30)의 출력값을 롬(20)의 n 번지에 저장한다. 이와 같이 어드레스가 카운팅되면서 그 어드레스에 해당하는 롬(20)의 데이터 값이 인에이블되어 어드레스가 변할 때마다 순차적으로 MISR(30)의 입력으로 들어가며, 앞서 살펴본 바와 같이 MISR(30)은 이들을 계속 피드백하면서 전체 입력 데이터를 압축하게 된다.
롬의 패키징 공정 수행 후, 외부로부터 BIST를 시작하라는 신호가 오면 카운터(10)의 업 카운팅이 시작된다. 000....0에서 n-2 번지까지의 업 카운팅이 끝난 시점에서, MISR(30)의 출력값과 시뮬레이션시 저장된 롬의 n-1 번지의 값을 비교기(41)를 사용하여 비교한다. 그리고, 다시 n-2에서 000...0 번지까지 다운 카운팅을 수행하고 다운 카운팅이 끝난 시점에서 MISR(30)의 최종값과 시뮬레이션시 저장된 롬(20)의 n 번지의 값을 비교기(42)를 사용하여 비교한다. 두 비교기(41, 42)의 출력값은 다시 다른 비교기(43)를 통해 비교되어 1 bit 레지스터(44)에 출력되므로써 롬(20)의 에러나 폴트를 체크할 수 있는 것이다. 가령, XOR 게이트를 비교기로 사용하는 경우 비교기를 통한 출력값이 '0'이면 에러나 폴트가 없는 것이고, 일치하지 않으면 즉, 에러나 폴트가 있으면 그 출력값은 '1'이 될 것이다.
전술한 본 실시예는 시뮬레이션시 2회의 카운팅을 통한 2개의 MISR(30)의 출력값을 롬(20)의 특정 어드레스에 각각 저장하고, 이를 다시 카운팅 값과 비교해서 롬(20)의 이상 유무를 테스트하는 것이다.
첨부된 도면 도 1C는 본 발명의 다른 실시예에 따른 테스트 로직을 도시한 것으로, 롬(20)을 몇 개의 블록 단위(예컨대, 워드라인 단위)로 나누어서 테스트하는 경우를 예시한 것이다. 즉, 미리 정해진 정확한 값이 기록된 롬(20)의 나뉘어진 블록 각각에 대하여 카운팅을 수행하여 각 블록의 데이터를 MISR(30)에 의해 압축하여 그 값을 롬(20)의 특정 주소에 저장한 상태에서 롬(20)을 테스트하는 것이다.
예를 들면, 시뮬레이션시 어드레스 000...0에서 p 번지까지 업 카운팅하고 난 후의 MISR(30)의 출력값을 롬(20)의 n-3 번지에 저장하고, 어드레스 q번지까지 업 카운팅하고 난 후의 MISR(30)의 출력값을 n-2 번지에 저장하고, 다시 어드레스 r번지까지 업 카운팅하고 난 후의 MISR(30)의 출력값을 어드레스 n-1번지에 저장한다. 이어서, r번지에서 000...0번지까지 다운 카운팅하고 난 후의 MISR(30)의 출력값은 어드레스 n 번지에 저장한다.
패키지 제작후 롬(20)을 테스트하기 위하여, n-3 번지에 압축되어 저장된 값과 p번지까지 업 카운팅하고 난 후의 MISR(30)의 출력값을 비교한다. 또한, n-2번지의 값과 q번지까지 업 카운팅하고 난 후의 MISR(30)의 출력값, n-1번지의 값과 r번지까지 업 카운팅하고 난 후의 MISR(30)의 출력값, n번지의 값과 r번지에서 000...0번지까지 다운 카운팅하고 난 후의 MISR(30)의 출력값을 각각 비교한다. 이때, 사용되는 비교기(45, 46, 47, 48)로 XOR 게이트를 사용할 수 있다. 여기서 출력되는 네 비교값은 다시 비교되어 1 bit 레지스터(44)로 출력된다. 이때 사용되는 비교기(49)로 OR 게이트를 사용할 수 있다. 즉, OR 게이트의 출력값이 '1' 이면 에러 또는 폴트가 발생한 것이다.
이상에서 설명한 본 실시예에 따른 롬의 테스트는 롬을 여러 개의 블록 단위로 나누어 카운팅함으로써 보다 정확한 테스트를 가능하게 한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 롬이 들어가는 모든 집적회로에 적용 가능하다. 일반적으로, 롬을 테스트하기 위해서는 테스트 장비와 많은 시간이 필요하다. 그러나, 본 발명은 다수 번의 카운팅을 통해 롬을 테스트하므로 롬의 어느 부분에서 폴트가 발생하더라도 이를 찾아낼 수 있는 효과가 있다.

Claims (2)

  1. (정정)
    각 주소에 시뮬레이션을 위한 특정값이 기록된 롬의 패키징 후 이상 유무를 검사하기 위한 롬의 자체 테스트 방법에 있어서,
    상기 롬의 각 주소의 데이터를 순차적으로 읽어 압축하고 그 값을 상기 롬의 특정 주소에 저장하는 제1 단계;
    상기 롬의 각 주소의 데이터를 상기 제1 단계와 역순으로 읽어 압축하고 그 값을 상기 롬의 다른 특정 주소에 저장하는 제2 단계;
    상기 롬의 패키징 공정을 수행하는 제3 단계;
    상기 제3 단계 수행 후, 상기 롬의 각 주소의 데이터를 순차적으로 읽어 압축한 값과 상기 제1 단계에서 특정 주소에 저장된 값을 비교하는 제4 단계;
    상기 롬의 각 주소의 값을 역순으로 읽어 압축한 값과 상기 제2 단계에서 특정 주소에 저장된 값을 비교하는 제5 단계; 및
    상기 제4 단계 및 상기 제5 단계의 비교 결과값을 다시 비교하는 제6 단계
    를 포함하여 이루어진 롬의 자체 테스트 방법.
  2. (정정)
    제1항에 있어서,
    상기 제1 단계 및 상기 제4 단계에서 상기 롬을 다수의 블록으로 나누어 각각의 블록에 대해 데이터를 순차적으로 읽어 각각 압축하는 것을 특징으로 하는 롬의 자체 테스트 방법.
KR1019960051603A 1996-11-01 1996-11-01 롬을 자체 테스트하기 위한 방법 KR100219041B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960051603A KR100219041B1 (ko) 1996-11-01 1996-11-01 롬을 자체 테스트하기 위한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960051603A KR100219041B1 (ko) 1996-11-01 1996-11-01 롬을 자체 테스트하기 위한 방법

Publications (2)

Publication Number Publication Date
KR19980033826A KR19980033826A (ko) 1998-08-05
KR100219041B1 true KR100219041B1 (ko) 1999-09-01

Family

ID=19480597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960051603A KR100219041B1 (ko) 1996-11-01 1996-11-01 롬을 자체 테스트하기 위한 방법

Country Status (1)

Country Link
KR (1) KR100219041B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603096B1 (ko) 2015-05-22 2016-03-14 현대체육산업(주) 개선된 탄성층을 갖는 마루운동매트

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349683B1 (ko) * 2000-08-18 2002-08-24 주식회사 하이닉스반도체 다수의 다중 입력 쉬프트 레지스터를 이용한 롬 테스트 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603096B1 (ko) 2015-05-22 2016-03-14 현대체육산업(주) 개선된 탄성층을 갖는 마루운동매트

Also Published As

Publication number Publication date
KR19980033826A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
US5258986A (en) Tightly coupled, low overhead RAM built-in self-test logic with particular applications for embedded memories
US5475694A (en) Fuzzy multiple signature compaction scheme for built-in self-testing of large scale digital integrated circuits
JPH04228199A (ja) 内容参照可能メモリの自己検査方法及び装置
JP3216449B2 (ja) 半導体メモリの故障自己診断装置
JP4031954B2 (ja) 集積回路の診断装置および診断方法
EP3428665B1 (en) Fault detection in registers
JP3645578B2 (ja) スマート・メモリの組込み自己検査のための装置と方法
US7398439B2 (en) Semiconductor device with memory and method for memory test
US5745500A (en) Built-in self testing for the identification of faulty integrated circuit chips in a multichip module
US7716547B2 (en) Circuit for compression and storage of circuit diagnosis data
US6199184B1 (en) Parallel signature compression circuit and method for designing the same
JP2001166009A (ja) 診断機能を有する半導体集積回路
US5425035A (en) Enhanced data analyzer for use in bist circuitry
US20030154426A1 (en) Method and apparatus for programmable BIST and an optional error counter
KR100219041B1 (ko) 롬을 자체 테스트하기 위한 방법
KR100200481B1 (ko) 테스트 회로
US20090094494A1 (en) Semiconductor integrated circuit and method of testing same
Leininger et al. Diagnosis of scan-chains by use of a configurable signature register and error-correcting codes
KR19990024827A (ko) 시그너츄어 압축 방법 및 회로
US20040255224A1 (en) Semiconductor storage device and evaluation method
TWI719841B (zh) 測試電路及電子裝置
KR101124282B1 (ko) 메모리 장치의 병렬 압축 테스트 장치
US6421810B1 (en) Scalable parallel test bus and testing method
EP0971362B1 (en) Data integrity checking apparatus
JP5359033B2 (ja) テスト装置、テスト方法および集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee