KR100217018B1 - 통로종속노드가 우선순위를 갖는 패킷버스장치 - Google Patents
통로종속노드가 우선순위를 갖는 패킷버스장치 Download PDFInfo
- Publication number
- KR100217018B1 KR100217018B1 KR1019970026313A KR19970026313A KR100217018B1 KR 100217018 B1 KR100217018 B1 KR 100217018B1 KR 1019970026313 A KR1019970026313 A KR 1019970026313A KR 19970026313 A KR19970026313 A KR 19970026313A KR 100217018 B1 KR100217018 B1 KR 100217018B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- packet
- data
- packet bus
- path
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40143—Bus networks involving priority mechanisms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
Abstract
본 발명은 데이타량에 따라 게이트웨이 노드의 우선권 레벨이 변화함으로 효율적인 데이타의 송수신이 가능하고, 패킷버스 제어부에서 동작속도를 조절하여 빠른 데이타의 송수신이가능하며, 패킷버스 제어부에서 내의 기능을 선택하여 간편하게 검사 알고리즘을 변경하여 우선순위 레벨을 변경할 수 있는 패킷버스회로에 관한 것으로, 외부로 부터의 데이타를 송수신하기 위한 3개의 수신 FIFO와 2개의 송신 FIFO로 구성된 통로종속노드부와, 상기 통로종속노드의 FIFO보다 얕은 깊이의 FIFO구조를 가지는 다수의 종속노드부와, 상기 통로종속노드와 종속노드를 연결하는 패킷버스의 데이타 전송속도 및 통로종속노드의 우선권 레벨을 결정하는 패킷버스 제어부와, 상기 각각의 종속노드가 전송하고자 하는 데이타가 있는지를 검사하기 위한 패킷검사부, 및 상기 패킷검사부의 요구에 의해 소스 노드로 부터 목적지 노드로 데이타를 전송하는 패킷이송부를 구비하여 구성된다.
Description
본 발명은 통로종속노드(Gateway Slave Node)가 우선권을 갖는 패킷버스회로에 관한 것으로, 특히 통로로 들어오는 데이타량이 다수의 종속노드를 갖는 패킷버스구조에 적당하도록 설계된 패킷버스회로에 관한 것이다.
본 발명은 데이타량에 따라 게이트웨이 노드의 우선권 레벨이 변화함으로 효율적인 데이타의 송수신이 가능하고, 패킷버스 제어부에서 동작속도를 조절하여 빠른 데이타의 송수신이가능하며, 패킷버스 제어부에서 내의 기능을 선택하여 간편하게 검사 알고리즘을 변경하여 우선순위 레벨을 변경할 수 있는 패킷버스회로를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 통로종속노드가 우선순위를 갖는 패킷버스장치는, 외부로 부터의 데이타를 송수신하기 위한 3개의 수신 FIFO와 2개의 송신 FIFO로 구성된 통로종속노드부와, 상기 통로종속노드의 FIFO보다 얕은 깊이의 FIFO구조를 가지는 다수의 종속노드부와, 상기 통로종속노드와 종속노드를 연결하는 패킷버스의 데이타 전송속도 및 통로종속노드의 우선권 레벨을 결정하는 패킷버스 제어부와, 상기 각각의 종속노드가 전송하고자 하는 데이타가 있는지를 검사하기 위한 패킷검사부, 및 상기 패킷검사부의 요구에 의해 소스 노드로 부터 목적지 노드로 데이타를 전송하는 패킷이송부를 구비하여 이루어진 것을 특징으로 한다.
도 1은 본 발명에 따른 통로종속노드가 우선순위를 갖는 패킷버스장치의 블럭구성도,
도 2는 본 발명에서 구현된 패킷검사부의 상태천이를 보여 주고 있는 도면,
도 3은 본 발명에 따른 통로종속노드가 우선순위를 갖는 패킷버스장치의 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
11,21,24 : 통로종속노드부 12 : 패킷버스
13 : 패킷검사부 14,27 : 패킷이송부
15,16,17,18,22,23,25,26 : 종속노드
이하, 첨부도면을 참조하여 본 발명에 따른 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명에 따른 통로종속노드가 우선순위를 갖는 패킷버스장치의 블럭구성도이고, 도 2는 본 발명에서 구현된 패킷검사부의 상태천이를 보여 주고 있는 도면이고, 도 3은 본 발명에 따른 통로종속노드가 우선순위를 갖는 패킷버스장치의 타이밍도이다.
본 발명의 구성은 도 1에 나타낸 바와 같이, 패킷버스 제어부(12), 패킷검사부(Packet Checker; 13), 페킷이송부(Packet Mover; 14), 통로종속노드부(Gateway Slave Node; 11), 그리고 N개의 종속노드부(Slave Node; 15,16,17,18)로 구성된다.
상기 구성요소들의 유기적인 연결관계를 중심으로 보다 상세히 설명하면, 외부로 부터의 데이타를 송수신하기 위한 3개의 수신 FIFO와 2개의 송신 FIFO로 구성된 통로종속노드부(11)와, 상기 통로종속노드(11)의 FIFO보다 얕은 깊이의 FIFO구조를 가지는 다수의 종속노드부(15,16,17,18)와, 상기 통로종속노드(11)와 종속노드(15,16,17,18)를 연결하는 패킷버스의 데이타 전송속도 및 통로종속노드의 우선권 레벨을 결정하는 패킷버스 제어부(12)와, 상기 각각의 종속노드(15,16,17,18)가 전송하고자 하는 데이타가 있는지를 검사하기 위한 패킷검사부(13), 및 상기 패킷검사부(13)의 요구에 의해 소스 노드로 부터 목적지 노드로 데이타를 전송하는 패킷이송부(14)로 구성된다.
상기 패킷버스 제어부(12)는 프로그램가능한 논리장치(PLD)로 이루어져 있으며, 패킷검사부(13)와 이송부(14)는 일종의 프로그램가능한 논리장치인 SAM(Stand Alone Micro- sequencer)으로 이루어져 일련의 시퀀스를 수행한다.
그리고, 통로종속노드부(11)는 외부로 부터의 데이타를 송수신하기 위하여 3개의 RX FIFO와 2개의 TX FIFO로 이루어져 있다. RX FIFO의 갯수가 하나 더 많은 것은 패킷버스 쪽의 데이타 전송속도가 외부로 부터의 데이타 전송속도보다 빠르기 때문에, 미처 한 프레임이 쌓이기 전에 읽어가는 것을 막기 위해 프레임 FIFO를 두고서 프레임을 읽어가는 시점을 알려주기 위함이다.
또한, N개로 구성된 종속노드부(15,16,17,18)도 통로종속노드부(11)와 같은 FIFO구조를 가지고 있으나, 통로종속노드부(11)의 FIFO보다는 얕은 깊이를 가진 FIFO로 구성되어 있다.
패킷버스는 8비트의 패킷데이타(Packet Data : PD) 버스, 중재 어드레스(Arbitration Address : AA), 패킷기입Packet Write : PWR), 페킷판독(Packet Read : PRD), 패킷소스 래치(Packet Source Latch : PSL), 패킷목적지 래치Packet Destination Latch : PDL), 패킷프레임 존재프래그(Packet Frame Exist Flag : PFEF), TAG 0, TAG 1으로 구성된다.
본 발명에 따른 패킷버스의 동작은 패킷검사부(13)가 중재어드레스 AA를 구동시킴으로써 시작된다. 버스 중재신호인 AA는 각 노드들간의 버스점유시 충돌을 피하고, 공평한 버스점유권을 할당해 주기 위한 기능을 수행하는 신호로써, AA의 상태천이는 검사부의 내용을 어떻게 선택하는가에 따라 달라진다.
도 2에는 본 발명에서 구현된 검사부의 상태천이를 보여 주고 있다. 통로종속노드(11)로 송수신되는 데이타량이 종속노드(15,16,17,18)에 비해 매우 많기때문에 통로종속노드(11)에 우선권을 주어서 종속노드(15,16,17,18)를 검사하는 횟수보다 통로종속노드(11)를 검사하는 횟수를 많이 두어서 데이타의 원활한 흐름을 갖게 한다.
이 우선순위 레벨은 시스템의 데이타량에 따라 패킷버스 제어부(12)에서 제어가능하다. 만일, AA가 가르키는 노드에 전송하고자 하는 데이타가 없을 경우, 즉, PFEF가 요청되지 않은 경우에는 다음 노드로 AA를 변화시켜, 그 노드의 전송데이타 유무를 검사한다.
그리고, 각 노드의 FIFO에 전송하고자 하는 프레임의 존재를 표시하는 버스 사용권을 요구하는 신호인 PFEF가 요청된 경우에 패킷검사부(13)는 패킷이송부(14)로 데이타의 전송을 요구하는 MOVEREQ신호를 보낸다.
상기 패킷이송부(14)는 이 MOVEREQ신호를 받아 PSL신호를 발생시켜 소스 어드레스를 고정시키고 패킷검사부(13)로 MOVEACK신호를 보낸다. 패킷검사부(13)는 인지신호인 MOVEACK신호를 받기전까지는 대기상태를 유지하고 있다가, 이 MOVEACK신호를 받고나서 패킷버스의 효율적인 사용을 위해 패킷이송부(14)가 데이타전송을 하는 동안, 다음 노드의 PFEF를 미리 검사한 뒤, 데이타가 있는 경우 MOVEREQ신호를 패킷이송부(14)로 보내고 인지신호를 기다린다.
상기 패킷이송부(14)는 MOVEACK신호를 보낸뒤, 소스노드로 부터 첫번째 데이타를 읽고 PDL신호를 고정시킨뒤 읽기와 쓰기를 반복한다.
패킷목적지 래치신호인 PDL은 소스노드에서 제공하는 프레임중의 목적주소가 패킷버스에 실려있을때 이를 각 노드에알려 해당되는 노드의 버퍼를 열어 현재의 프레임의 수신을 가능하게 해주기 위한 신호이다.
페킷이송부(14)가 데이타를 읽고 쓰기를 반복하는 도중에는 패킷검사부(13)로 부터의 MOVEREQ신호는 무시된다.
데이타 이송이끝난뒤, 패킷이송부는 검사부로 부터 이미 검사된 노드의 MOVEREQ신호를 받아서 위의 데이타 이송을 시작한다.
각 노드에 저장되는 프레임은 TAG 0, TAG 1 신호를 이용하여 프레임의 시작과 끝을 알 수 있다. 즉, TAG 0와 TAG 1의 신호가 0이면 프레임시작, 1이면 프레임 몸체, 10이면 프레임끝, 11이면 프레임 없음을 나타낸다.
상기한 과정에 의해 본 발명은 패킷버스, 통로종속노드 및 몇개의 종속노드 들로 그성된 패킷버스회로에서 데이타전송의 효율성을 갖도록 통로종속노드가 우선순위를 갖게 하는 것이다.
상술한 바의 본 발명에 따르면, 데이타량에 따라 게이트웨이 노드의 우선권 레벨이 변화함으로 효율적인 데이타의 송수신이 가능하고,패킷버스 제어부에서 동작속도를 조절하여 빠른 데이타의 송수신이가능하며, 패킷버스 제어부에서 내의 기능을 선택하여 간편하게 검사 알고리즘을 변경하여 우선순위 레벨을 변경할 수가 있다.
Claims (1)
- 외부로 부터의 데이타를 송수신하기 위한 3개의 수신 FIFO와 2개의 송신 FIFO로 구성된 통로종속노드부와, 상기 통로종속노드의 FIFO보다 얕은 깊이의 FIFO구조를 가지는 다수의 종속노드부와, 상기 통로종속노드와 종속노드를 연결하는 패킷버스의 데이타 전송속도 및 통로종속노드의 우선권 레벨을 결정하는 패킷버스 제어부와, 상기 각각의 종속노드가 전송하고자 하는 데이타가 있는지를 검사하기 위한 패킷검사부, 및 상기 패킷검사부의 요구에 의해 소스 노드로 부터 목적지 노드로 데이타를 전송하는 패킷이송부를 구비하여 이루어진 것을 특징으로 하는 통로종속노드가 우선순위를 갖는 패킷버스장치
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970026313A KR100217018B1 (ko) | 1997-06-20 | 1997-06-20 | 통로종속노드가 우선순위를 갖는 패킷버스장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970026313A KR100217018B1 (ko) | 1997-06-20 | 1997-06-20 | 통로종속노드가 우선순위를 갖는 패킷버스장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990002642A KR19990002642A (ko) | 1999-01-15 |
KR100217018B1 true KR100217018B1 (ko) | 1999-09-01 |
Family
ID=19510548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970026313A KR100217018B1 (ko) | 1997-06-20 | 1997-06-20 | 통로종속노드가 우선순위를 갖는 패킷버스장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100217018B1 (ko) |
-
1997
- 1997-06-20 KR KR1019970026313A patent/KR100217018B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990002642A (ko) | 1999-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4715030A (en) | Local area network bridge | |
TWI416334B (zh) | 在匯流排上以封包形式傳送來自複數個客戶的資料傳送請求之方法、匯流排介面裝置及處理器 | |
KR100210250B1 (ko) | 데이타 전송 시스템 | |
US6883045B1 (en) | Apparatus for reordering graphics responses in a peripheral interface circuit for an I/O node of a computer system | |
KR870006478A (ko) | 네트워크 인터페이스 장치 | |
KR970056273A (ko) | 데이타 교환 시스템에 있어서, 분산 경로 제어를 이용한 데이타 송수신 방법 | |
JP2009534979A (ja) | メッセージのエンドツーエンドフロー制御を有する電子デバイス | |
JP2005518578A (ja) | コンピュータ・システムの入出力ノードにおけるタグ付けおよび調停メカニズム | |
US7711787B2 (en) | On-chip network interfacing apparatus and method | |
JP4391819B2 (ja) | コンピュータ・システムの入出力ノード | |
KR100217018B1 (ko) | 통로종속노드가 우선순위를 갖는 패킷버스장치 | |
US20110029706A1 (en) | Electronic device and method for controlling an electronic device | |
US6101553A (en) | Communication network end station and adaptor card therefor eliminating on-board storage of operating control code in adaptor card | |
EP0952707A2 (en) | Serial data communication bus system | |
KR980013132A (ko) | 고 처리 능력의 주변 구성 요소 상호 접속 버스를 가진 데이터 처리 및 통신 시스템 | |
US20070206593A1 (en) | ATM cell/packet switch and communication control method using the same | |
JP2014204160A (ja) | ゲートウェイ装置 | |
US6857033B1 (en) | I/O node for a computer system including an integrated graphics engine and an integrated I/O hub | |
JP4708901B2 (ja) | データ処理モジュール及びそのメッセージの送信準備方法 | |
JP2008544623A (ja) | クロック・ドメインを使ったデータ送信の方法および装置 | |
EP1436709B1 (en) | A peripheral interface circuit for an i/o node of a computer system | |
KR101073479B1 (ko) | 분할 프로토콜 전송 방법 및 프로세싱 시스템 | |
JP3586603B2 (ja) | データ転送装置及びデータ転送方法 | |
KR0176078B1 (ko) | 전송 응답 회신 제어기 및 그 제어 방법 | |
KR20000013078A (ko) | 다중 프로세서 시스템의 프로세서간 통신 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030219 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |